Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
APPARATUS AND SYSTEM FOR CORRECTING CAPACITOR ON CHIP
Document Type and Number:
WIPO Patent Application WO/2014/131305
Kind Code:
A1
Abstract:
Embodiments of the present invention disclose an apparatus and a system for correcting a capacitor on chip. The apparatus comprises a corrected resistor, a switch capacitor array, a comparator circuit, a logic control circuit, and a switch. A compactor outputs a comparison result to the logic control circuit by comparing voltages passing through the corrected resistor and the switch capacitor array, and then outputs a correction end signal, or controls opening or closing of the switch, and controls charge, discharge and comparison of the switch capacitor array according to the comparison result. By means of the apparatus and the method, the complexity of a comparator circuit can be reduced and the required commissioning range of a capacitor array is decreased, thereby improving the accuracy and precision of the capacitor correction.

Inventors:
ZHOU, Dongliang (Keji Road South Hi-Tech Industrial Park, Nansha, Shenzhen Guangdong 7, 518057, CN)
LU, Jinghui (Keji Road South Hi-Tech Industrial Park, Nansha, Shenzhen Guangdong 7, 518057, CN)
LIU, Yongcai (Keji Road South Hi-Tech Industrial Park, Nansha, Shenzhen Guangdong 7, 518057, CN)
XIE, Haolv (Keji Road South Hi-Tech Industrial Park, Nansha, Shenzhen Guangdong 7, 518057, CN)
Application Number:
CN2013/089351
Publication Date:
September 04, 2014
Filing Date:
December 13, 2013
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
ZTE CORPORATION (ZTE Plaza, Keji Road South Hi-Tech Industrial Park, Nansha, Shenzhen Guangdong 7, 518057, CN)
International Classes:
H03H1/02
Foreign References:
CN102916679A
CN101887280A
US6262603B1
CN102710234A
CN202455320U
Attorney, Agent or Firm:
AFD CHINA INTELLECTUAL PROPERTY LAW OFFICE (Suite B 1601A, 8 Xue Qing Rd. Haidian, Beijing 2, 100192, CN)
Download PDF:
Claims:
权 利 要 求 书

1、 一种片上电容校正装置, 包括: 已校正电阻、 开关电容阵列、 比较器 电路、 逻辑控制电路、 以及开关, 所述开关一端接地, 另一端与所述开关电 容阵列相连;

输入电流 I流经所述已校正电阻, 产生电压 VI;

输入电流 kl对所述开关电容阵列充电 T时间, 产生电压 V2; 其中, k 为正整数;

所述比较器电路对 VI与 V2进行比较,并将比较结果输出至逻辑控制电 路; 以及

所述逻辑控制电路在 VI小于等于 V2时, 输出校正结束信号; 所述逻辑 控制电路在 VI大于 V2时, 控制所述开关闭合, 待所述开关电容阵列放电至 零后, 控制所述开关断开, 以及控制所述开关电容阵列减小设定量的电容值 后, 重复所述充电、 比较过程。

2、 如权利要求 1所述的装置, 其中, 所述装置还包括: 电流镜电路, 所 述电流 I和电流 kl为所述电流镜电路输出的电流。

3、 如权利要求 1或 2所述的装置, 其中, 所述比较器电路在所述开关电 容阵列充电 T时间后, 进行比较等待, 并在设定的比较停留时间到达时, 对 VI与 V2进行比较。

4、 如权利要求 3所述的装置, 其中, 所述充电时间 T、 比较停留时间、 以及放电时间之和为一个时钟周期。

5、 如权利要求 1或 2或 4所述的装置, 其中, 所述设定量的电容值为一 个单位电容值。

6、 一种应用权利要求 1所述装置进行片上电容校正的方法, 包括: 输入电流 I流经已校正电阻,产生电压 VI; 输入电流 kl对开关电容阵列 充电 T时间, 产生电压 V2; 其中, k为正整数;

比较器电路对 VI与 V2进行比较, 并将比较结果输出至逻辑控制电路; 以及

逻辑控制电路在 VI小于等于 V2时, 输出校正结束信号; 所述逻辑控制 电路在 VI大于 V2时, 控制开关闭合, 待所述开关电容阵列放电至零后, 控 制所述开关断开, 以及控制所述开关电容阵列减小设定量的电容值后, 输入 电流 I流经已校正电阻, 产生电压 VI; 输入电流 kl对开关电容阵列充电 T 时间, 产生电压 V2。

7、 如权利要求 6所述的方法, 其中, 所述输入电流 I流经已校正电阻, 产生电压 VI; 输入电流 kl对开关电容阵列充电 T时间, 产生电压 V2中, 电 流 I和电流 kl为电流镜电路输出的电流。

8、 如权利要求 6或 7所述的方法, 其中, 所述比较器电路对 VI与 V2 进行比较, 并将比较结果输出至逻辑控制电路中, 所述比较器电路在所述开 关电容阵列充电 T时间后,进行比较等待, 并在设定的比较停留时间到达时, 对 VI与 V2进行比较。

9、 如权利要求 8所述的方法, 其中, 所述充电时间 T、 比较停留时间、 以及放电时间之和为一个时钟周期。

10、 如权利要求 6或 7或 9所述的方法, 其中, 所述设定量的电容值为 一个单位电容值。

Description:
一种片上电容校正装置和方法

技术领域

本发明涉及移动通信领域, 尤其涉及一种片上电容校正装置和方法。 背景技术

在移动通信系统中, 如, 射频收发器( RF transceiver ) 中, 如图 1所示, 需要高精度的模数转换器( ADC )、接收链路 /发射链路滤波器( RX/TX Filter ) , 要想实现高精度的 ADC和 Filter, 需要有高精度的片上电容, 但是, 一般的 电容都会随着工艺、 温度等因素的变化有一个很大的误差变化, 如, TSMC 40匪工艺中的电容误差约为 ± 20%。 所以需要一个校正电路对电容进行自动 校正, 以达到一个很高的精度(例如, ± 1% ) 。

传统的校准电路的结构如图 2所示, 图中 1尸1 2 , 流过电阻产生电压 V l 1 2 对电容充电产生电压 V 2 , 通过比较器比较 V 2 的电压来调整电容, 从 而达到对滤波器进行调试的目的。 但是, 在该电路结构中, 电阻与电容类似, 也会随着工艺、 温度等因素的变化有一个很大的误差变化(误 差为 ± 20% ) , 因此, 产生的电压 V也是变化的。 这样就会增大两个电压比较的准确性和难 度, 同时也会增大电容阵列所需调试的范围, 从而减小了电容校正的精度。 发明内容

本发明实施例提供一种片上电容校正装置和方 法, 用以解决相关技术中 电容校准电路的准确性和精度较低, 不满足需求的问题。

本发明实施例釆用的技术方案如下:

一方面, 本发明实施例提供一种片上电容校正装置, 包括: 已校正电阻、 开关电容阵列、 比较器电路、 逻辑控制电路、 以及开关, 所述开关一端接地, 另一端与所述开关电容阵列相连;

输入电流 I流经所述已校正电阻, 产生电压 VI;

输入电流 kl对所述开关电容阵列充电 T时间, 产生电压 V2; 其中, k 为正整数;

所述比较器电路对 VI与 V2进行比较,并将比较结果输出至逻辑控制电 路; 以及

所述逻辑控制电路在 VI小于等于 V2时, 输出校正结束信号; 所述逻辑 控制电路在 VI大于 V2时, 控制所述开关闭合, 待所述开关电容阵列放电至 零后, 控制所述开关断开, 以及控制所述开关电容阵列减小设定量的电容 值 后, 重复所述充电、 比较过程。

可选地, 本发明实施例的所述装置还包括: 电流镜电路, 所述电流 I和 电流 kl为所述电流镜电路输出的电流。

可选地, 本发明实施例的所述装置中, 比较器电路在所述开关电容阵列 充电 T时间后,进行比较等待,并在设定的比较停 时间到达时,对 VI与 V2 进行比较。

可选地, 本发明实施例的所述装置中, 所述充电时间 T、 比较停留时间、 以及放电时间之和为一个时钟周期。

可选地, 本发明实施例的所述装置中, 所述设定量的电容值为一个单位 电容值。

另一方面, 本发明实施例提供一种片上电容校正方法, 应用于本发明实 施例的所述校正装置中, 包括:

输入电流 I流经已校正电阻,产生电压 VI; 输入电流 kl对开关电容阵列 充电 T时间, 产生电压 V2; 其中, k为正整数;

比较器电路对 VI与 V2进行比较, 并将比较结果输出至逻辑控制电路; 以及

逻辑控制电路在 VI小于等于 V2时, 输出校正结束信号; 所述逻辑控制 电路在 VI大于 V2时, 控制开关闭合, 待所述开关电容阵列放电至零后, 控 制所述开关断开, 以及控制所述开关电容阵列减小设定量的电容 值后, 输入 电流 I流经已校正电阻, 产生电压 VI; 输入电流 kl对开关电容阵列充电 T 时间, 产生电压 V2。

可选地, 本发明实施例的所述方法中, 所述输入电流 I流经已校正电阻 , 产生电压 VI ; 输入电流 kl对开关电容阵列充电 T时间, 产生电压 V2中, 电 流 I和电流 kl为电流镜电路输出的电流。

可选地, 本发明实施例的所述方法中, 所述比较器电路对 VI与 V2进行 比较, 并将比较结果输出至逻辑控制电路中, 所述比较器电路在所述开关电 容阵列充电 T时间后, 进行比较等待, 并在设定的比较停留时间到达时, 对 VI与 V2进行比较。

可选地, 本发明实施例的所述方法中, 所述充电时间 T、 比较停留时间、 以及放电时间之和为一个时钟周期。

可选地, 本发明实施例的所述方法中, 所述设定量的电容值为一个单位 电容值。

本发明实施例的有益效果如下:

本发明实施例的所述方法和装置, 通过釆用已经校正的电阻进行电容校 正, 不仅可以降低比较器电路的难度, 而且减小了电容阵列所需调试的范围, 提高了电容校正的精度。 附图概述

下面将对实施例或相关技术描述中所需要使用 的附图作一简单地介绍, 显然, 下面描述中的附图仅仅是本发明的一些实施例 , 对于本领域普通技术 人员来讲, 在不付出创造性劳动性的前提下, 还可以根据这些附图获得其他 的附图。

图 1为相关技术中片上电容应用场景图;

图 2为相关技术中电容校正电路的结构图;

图 3为本发明实施例一所述的片上电容校正装置 结构框图;

图 4为本发明实施例二所述的片上电容校正装置 结构框图;

图 5为本发明实施例二所述装置实现电容校正的 程图;

图 6为本发明实施例三提供的一种片上电容校正 法的流程图。 本发明的较佳实施方式

下面将结合本发明实施例中的附图, 对本发明实施例中的技术方案进行 清楚、 完整地描述, 显然, 所描述的实施例仅仅是本发明一部分实施例, 而 不是全部的实施例。 基于本发明中的实施例, 本领域普通技术人员在没有做 出创造性劳动前提下所获得的所有其他实施例 , 都属于本发明保护的范围。

本发明实施例提供一种片上电容校正装置和方 法。 所述装置釆用一个已 经校正的电阻 R— cal进行电容校正, 极大的提高了校正精度, 电阻的校正精 度越高, 电容的校正精度也随之增高, 本实施例中建议电阻的校正精度达到 ± 1%。 需要说明的是, 本实施例中, 对于如何校正电阻不作具体限定, 本领 域技术人员可以根据目前已有的任何校正技术 进行电阻校正, 校正精度越高 实施例一

本实施例提供一种片上电容校正装置, 如图 3所示, 包括: 已校正电阻 R— cal、开关电容阵列 Cap— switch,比较器电路、逻辑控制电路、以及开关 SW, 所述开关 SW—端接地, 另一端与所述开关电容阵列相连;

输入电流 I流经已校正电阻 R_cal, 产生电压 VI;

输入电流 kl对开关电容阵列 Cap— switch充电 T时间, 产生电压 V2; 其 中, k为正整数;

比较器电路对 VI与 V2进行比较, 并将比较结果输出至逻辑控制电路; 逻辑控制电路在 VI小于等于 V2时,输出校正结束信号; 在 VI大于 V2 时, 控制开关 SW闭合, 待开关电容阵列 Cap— switch放电至零后, 控制开关 SW断开, 以及控制开关 SW电容阵列减小设定量的电容值后, 重复上述充 电、 比较过程。

可选地, 比较器电路在开关电容阵列 Cap— switch充电 T时间后, 进行比 较等待,并在设定的比较停留时间到达时,对 VI与 V2进行比较。也就是说, 比较器电路在开关电容阵列 Cap— switch充电后, 并不立刻进行电压比较, 而 是等待一段时间, 待 V2稳定后, 再进行比较, 这样可以进一步提高校正准 确性。 可选地, 本实施例中, 所述充电时间 τ、 比较停留时间、 以及放电时间 之和为一个时钟周期; 所述设定量的电容值为一个单位电容值。

实施例二

本发明实施例提供一种片上电容校正装置,如 图 4所示,包括 Comparator 电路(比较器电路) 、 R_cal电阻(已校正电阻) 、 OPA电路(运放电路) 、 Cap_switch (开关电容阵列 ) 、 Mirror电路(电流镜电路) 、 SW (开关) 、 SAR— logic控制电路(逐次逼近逻辑控制电路)。 利用 SAR— logic控制电路逐 步减小 Cap— switch电路中的电容值, 并通过 Comparator电路不断比较 R eal 电阻和 Cap— switch电路上的电压值, 从而实现高精度的电容校正。

本实施例中, 根据具体需求选择适当的 Vref和所需的 R— cal电阻值。 电 流 I会通过 R— cal电阻产生电压 VI , 同时电流 I通过一个高精度( ± 1%以内 ) 的电流镜后的电流 kl会对 Cap— switch电路中的电容进行充电并产生电压 V 2 ; 其中, V! =1^ cal , c , C为 Cap— switch的电容值。 基于上述电路结构, 下面详细阐述本实施例中电容校正的整体流程 图, 如图 5所示。 当 SAR— logic控制电路接收到一个校正开始的信号后, 在一个 时钟周期开始时, SW断开,此时电流 kl开始对 Cap— switch电路进行充电(充 电时间为 T, 为时钟周期的一半), V2开始慢慢增大, T时间后, 充电停止, 此时为了保持 Cap— switch电路上的电压 V2不变以保证 Comparator电路对 VI 和 V2进行比较的准确性, SW仍然断开(比较停留的时间为四分之一个时 周期 )。 当检测到 VI小于或者等于 V2时, Comparator电路会输出一个校正 结束信号, 校正结束。 而当检测到 VI大于 V2时, 无校正信号输出, 比较停 留的时间结束后, 为了保证下一周期再次比较的准确度以及整体 校正电路所 能实现的精度, SW此时开始接通使得 Cap— switch中的电荷开始释放直至电 压 V2为零,为了放电充分,放电时间为四分之一 时间周期,同时, SAR logic 控制电路会减小 Cap— switch中一个 LSB的电容值。当下一个时钟周期开始时, SW又重新断开, 电流 kl再次开始对调整后的 Cap— switch进行充电, V2又 慢慢升高, 充电 T时间后, 充电停止, Comparator电路再次对 VI和 V2进行 比较检测, 如此充电、 比较、 放电和 SAR— logic控制电路减小 Cap— switch中 一个 LSB的电容过程不断重复, 直至 Comparator电路测到 V2大于或者等于 VI时, 输出一个校正结束信号, 校正结束。 此时 Cap— switch中的电容值即为 校正后的高精度的电容。

实施例三

如图 6所示, 本发明实施例提供一种片上电容校正方法, 该方法应用于 实施例一或二所述的校正装置中, 具体包括:

步骤 S601 , 输入电流 I流经已校正电阻, 产生电压 VI; 输入电流 kl对 开关电容阵列充电 T时间, 产生电压 V2; 其中, k为正整数;

可选地 , 该步骤中 , 电流 I和电流 kl为电流镜电路输出的电流 , 所述 k 为复制电流的比例系数。

步骤 S602, 比较器电路对 VI与 V2进行比较, 并将比较结果输出至逻 辑控制电路;

可选地, 该步骤中, 比较器电路在开关电容阵列充电 T时间后, 进行比 较等待, 并在设定的比较停留时间到达时, 对 VI与 V2进行比较。

步骤 S603 , 逻辑控制电路在 VI小于等于 V2时, 输出校正结束信号; 否则, 控制开关闭合, 待所述开关电容阵列放电至零后, 控制所述开关断开, 以及控制所述开关电容阵列减小设定量的电容 值后, 返回步骤 S601。

可选地, 该步骤中, 设定量的电容值为一个单位电容值;

可选地, 上述充电时间 τ、 比较停留时间、 以及放电时间之和为一个时 钟周期。

综上所述, 本发明实施例提供的装置和方法, 通过釆用已经校正的电阻 进行电容校正, 不仅可以降低比较器电路的难度, 而且减小了电容阵列所需 调试的范围, 提高了电容校正的精度。 发明的精神和范围。 这样, 倘若本发明的这些修改和变型属于本发明权利 要 求及其等同技术的范围之内, 则本发明也意图包含这些改动和变型在内。

工业实用性 本发明实施例的所述方法和装置, 通过釆用已经校正的电阻进行电容校 正, 不仅可以降低比较器电路的难度, 而且减小了电容阵列所需调试的范围, 提高了电容校正的精度。