Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
ARRANGEMENT AND METHOD FOR CONVERTING A PHOTOCURRENT
Document Type and Number:
WIPO Patent Application WO/2015/086826
Kind Code:
A1
Abstract:
The invention, which relates to an arrangement and method for converting a photocurrent, is based on the object of specifying a solution that is used to achieve a reduction in the area requirement for the arrangement by eliminating operational amplifier and integrator capacitance, and also a reduction in the necessary operating current. This object is achieved for the arrangement in that the photodiode is connected to a constant current source and to an input of a comparator via a second switch. This object is achieved for the method in that the integrator capacitance used is a junction capacitance of a photodiode, in that this junction capacitance is discharged by means of a light-dependent photocurrent until a prescribed voltage has been reached and that subsequently a reference current and a determined time are used to charge the junction capacitance in order to ascertain the digital representation.

Inventors:
SORST, Manfred (Sonnenweg 10, Radebeul, 01445, DE)
GIESELER, Michael (Cämmerswalder Strasse 17, Dresden, 01189, DE)
Application Number:
EP2014/077590
Publication Date:
June 18, 2015
Filing Date:
December 12, 2014
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
ZENTRUM MIKROELEKTRONIK DRESDEN AG (Grenzstrasse 28, Dresden, 01109, DE)
International Classes:
H01L27/146; H03K5/24; H03K5/26; H03K23/78
Foreign References:
US20050057675A12005-03-17
US20090128676A12009-05-21
Other References:
SACKINGER E ET AL: "A 15-mW, 155-Mb/s CMOS burst-mode laser driver with automatic power control and end-of-life detection", IEEE JOURNAL OF SOLID-STATE CIRCUITS, IEEE SERVICE CENTER, PISCATAWAY, NJ, USA, vol. 35, no. 2, 1 February 2000 (2000-02-01), pages 269 - 275, XP011450192, ISSN: 0018-9200, DOI: 10.1109/JSSC.2000.823452
Attorney, Agent or Firm:
ADLER, Peter (Lippert, Stachow & PartnerKrenkelstrasse 3, Dresden, 01309, DE)
Download PDF:
Claims:
Patentansprüche

1. Anordnung zur Umsetzung eines Fotostroms, welche einen Eingang zum Anschließen einer Fotodiode (15) und einen Ausgang (18) zum Anschließen eines Zählers aufweist, dadurch gekennzeichnet, dass die

Fotodiode (15), welche eine für einen

Integrationsvorgang notwendige Integrationskapazität ausbildet, über einen zweiten Schalter (13) mit einer KonstantStromquelle (25) und direkt mit einem Eingang eines Komparators (22) verbunden ist.

2. Anordnung nach Anspruch 1, dadurch

gekennzeichnet, dass zwischen einem Ausgang des Komparators (22) und dem Ausgang (18) ein D-Flip- Flop (29) und ein Auswertegatter (27) angeordnet sind.

3. Anordnung nach Anspruch 1 oder 2, dadurch

gekennzeichnet, dass zwischen einem Takteingang des D-Flip-Flop (29) und einem Eingang des

Auswertegatters (27) eine Verzögerungsschaltung (28) zur Verzögerung einer Taktflanke des anliegenden

Taktsignals angeordnet ist.

4. Verfahren zur Umsetzung eines Fotostroms, bei welchem über eine mit dem Fotostroms (7) gesteuerte Integration mittels einer Integratorkapazität, sowie einem

nachfolgenden Vergleich eine digitale Repräsentation für den Fotostrom (7) gebildet wird, dadurch

gekennzeichnet, dass als Integratorkapazität eine Sperrschichtkapazität einer auch einen Fotostrom generierenden Fotodiode (15) genutzt wird, dass eine Entladung dieser Sperrschichtkapazität über den

lichtabhängigen Fotostrom erfolgt, bis eine vorgegebene Spannung erreicht ist und dass nachfolgend über einen Referenzstrom und eine determinierte Zeit eine

Aufladung der Sperrschichtkapazität zur Ermittlung der digitalen Repräsentation erfolgt.

Verfahren nach Anspruch 4, dadurch

gekennzeichnet, dass vor der Entladung der Sperrschichtkapazität ein Arbeitspunkt eines die vorgegebene Spannung überwachenden Komparators (22) eingestellt wird.

Description:
Anordnung und Verfahren zur Umsetzung eines Fotostroms

Die Erfindung betrifft eine Anordnung zur Umsetzung eines Fotostroms, welche einen Eingang zum Anschließen einer

Fotodiode und einen Ausgang zum Anschließen eines Zählers aufweist . Die Erfindung betrifft auch ein Verfahren zur Umsetzung eines Fotostroms, bei welchem über eine mittels des

Fotostroms gesteuerte Integration mittels einer

Integrationskapazität sowie einem nachfolgenden Vergleich eine digitale Repräsentation für den Fotostrom gebildet wird.

Beispielsweise bei der Verarbeitung von optischen Signalen zur Steuerung eines Geräts oder bei einer Datenübertragung mittels optischer Signale ist es notwendig, das optische Signal in ein digitales elektrisches Signal zu wandeln. Zu diesem Zweck werden Analog-Digital-Wandler eingesetzt, welche eine Eingangsspannung oder einen Eingangsstrom in einen entsprechenden digitalen Wert wandeln.

Analog-Digital-Wandlern, welche nach dem Ladungs-Balance- Prinzip arbeiten, mit Spannungseingang ist gemein, dass das umzusetzende Signal mittels eines Integrators, bestehend aus einem Operationsverstärker OPV, einem Widerstand und einer Integratorkapazität, aufintegriert wird und mittels eines Komparators und eines Zählers die Integratorausgangsspannung anhand einer Referenz und einer Zeitbasis bewertet wird. Ebenso ist es möglich, einen Eingangsstrom mittels eines Integrators in adäquater Form, d. h. eine digitale

Ausgangssignalfolge umzusetzen. Nachteil der Anordnung ist, dass für einen präzisen

Integrator ein hoher Flächenbedarf für den

Operationsverstärker und die Integrationskapazität besteht und der Operationsverstärker entsprechend der geforderten Umsetzrate eine hohe Bandbreite besitzen muss und demzufolge der dazu notwendige Betriebsstrom benötigt wird.

Vorteile sind, dass der Aussteuerbereich durch Wahl der Integratorkapazität angepasst eingestellt bzw. beeinflusst werden kann und die Sperrspannung über dem Sensor,

beispielsweise eine auf dem Chip monolithisch integrierte Fotodiode, konstant ist.

Der Erfindung liegt somit die Aufgabe zugrunde, eine

Anordnung zur Umsetzung eines Fotostroms anzugeben, mit welcher eine Reduzierung des Flächenbedarfs für den

Operationsverstärker und die Integratorkapazität, sowie eine Reduzierung des notwendigen Betriebsstroms erreicht werden.

Gemäß der Erfindung wird die Aufgabe durch eine Anordnung der eingangs genannten Art dadurch gelöst, dass die

Fotodiode, welche eine für einen Integrationsvorgang

notwendige Integrationskapazität ausbildet, über einen zweiten Schalter mit einer KonstantStromquelle und direkt mit einem Eingang eines Komparators verbunden ist.

Insbesondere wird die Aufgabe dadurch gelöst, dass die natürlich vorhandene Kapazität der Fotodiodensperrschicht genutzt und über den lichtabhängigen Fotostrom entladen wird. Nachfolgend wird die Kapazität der Fotodiode bei

Erreichen einer bestimmten Detektorspannung der

angeschlossenen Spannungsdetektorstufe über eine

Referenzstromquelle innerhalb einer determinierten Zeit, welche beispielsweise eine halbe Taktperiode sein kann, wieder aufgeladen.

Infolge des Fehlens der invertierenden Operations ¬ verstärkerschaltung gegenüber einem standardmäßigen Integrator aus dem Stand der Technik läuft der Vorgang invers ab, d. h., die Integration erfolgt durch eine Entladung der Sperrschichtkapazität gesteuert durch den Fotostrom der Fotodiode. Dadurch, dass die Kapazität der Fotodiode (Sensor) gleichzeitig

Integrationskapazität ist, wird auch der Integrator- Operationsverstärker nicht mehr benötigt.

Im Gegensatz zur herkömmlichen Lösung mit

Operationsverstärker und separater Integratorkapazität kann die Vorspannung der Fotodiode im Erfindungsfall gerade nicht konstant gehalten werden, da die Sperrschichtkapazität gleichzeitig die Integrationsinformation in Form einer

Signalspannung trägt.

Die Präzision des Systems hängt somit vom Start der

Integration, also einem Anfangsladezustand der

Fotodiodenkapazität, als auch von der

Spannungscharakteristik der Sperrschichtkapazität der

Fotodiode ab. Bei relativ kleiner Aussteuerung und einer genügend großen Sperrspannung ist eine genügend große

Linearität der Sperrschichtkapazität gegeben. In einer Ausgestaltung der Erfindung ist vorgesehen, dass zwischen einem Ausgang des Komparators und dem Ausgang der Anordnung, welcher das Signal für einen angeschlossenen Zähler bereitstellt, ein D-Flip-Flop und ein Auswertegatter angeordnet sind. Dem Komparator werden ein Flip-Flop, sowie ein Auswahlgatter zur Bildung der für einen nachfolgenden Zähler bestimmten Zählimpulse, nachgeschaltet.

In einer weitern Ausführung der Erfindung ist vorgesehen, dass zwischen einem Takteingang des D-Flip-Flops und einem Eingang des Auswertegatters eine Verzögerungsschaltung zur Verzögerung einer Taktflanke des anliegenden Taktsignals angeordnet ist. Durch diese Verzögerung des Taktsignals wird sicher

gestellt, dass die Laufzeit durch das D-Flip-Flop vom

Takteingang zum Ausgang kompensiert wird. Somit ist es möglich, exakt die halbe Taktperiode als Zeitbasis für den Balanceprozess zu nutzen.

Gemäß der Erfindung wird die Aufgabe durch ein Verfahren der eingangs genannten Art dadurch gelöst, dass als

Integratorkapazität eine Sperrschichtkapazität einer auch einen Fotostrom generierenden, ohnehin als Sensor

notwendigen, Fotodiode genutzt wird, dass eine Entladung dieser Sperrschichtkapazität über den lichtabhängigen

Fotostrom dieses Sensors erfolgt, bis eine vorgegebene

Spannung erreicht ist und dass nachfolgend über einen

Referenzstrom und eine determinierte Zeit eine Aufladung der Sperrschichtkapazität zur Ermittlung der digitalen

Repräsentation, welche durch die Anzahl der Takt-Phasen mit einem High am D-Flip-Flop-Ausgang dargestellt wird, erfolgt.

Die Erfindung realisiert ein sogenanntes

Ladungsbilanzverfahren (Charge-Balancing-Verfahren) zur Ermittlung eines digitalen Werts für den Eingangsstrom unter Nutzung der Sperrschichtkapazität der Fotodiode als

Integrationskapazität und ohne einen im Stand der Technik notwendigen Operationsverstärker .

In einer Ausführung der Erfindung ist vorgesehen, dass vor der Entladung der Sperrschichtkapazität ein Arbeitspunkt eines die vorgegebene Spannung überwachenden Komparators eingestellt wird.

Durch die Einstellung des Arbeitspunkts des Komparators wird ein Startwert der allerersten Integration festgelegt. Derart wird auch eine Nachführen der Integratorspannung zur

Vermeidung von Referenzstrom-Paeks erreicht.

Die Erfindung soll nachfolgend anhand eines Ausführungsbeispiels näher erläutert werden. In den

zugehörigen Zeichnungen zeigt

Fig. 1 eine Schaltungsanordnung eines Analog-Digital- Wandlers zum Wandeln eines Fotostroms Ip aus dem Stand der Technik,

Fig. 2 eine Ausführungsform einer erfindungsgemäßen

Schaltungsanordnung zur Umsetzung eines Fotostroms Ip und

Fig. 3 einen Auszug der Komparatorschaltung aus der

Schaltungsanordnung aus Figur 2.

Die Figur 1 zeigt eine Anordnung 1 zur Wandlung eines

Fotostroms Ip in einen digitalen Ausgabewert nach dem Stand der Technik. Der am Eingang der Anordnung 1 anliegende

Fotostrom 7 wird mittels eines Integrators 2 aufintegriert . Dieser Integrator 2 besteht aus einem Operationsverstärker 3 mit einer zugehörigen Integrationskapazität 4. Das

Ausgangssignal des Integrators 2 wird mittels eines

Komparators 5, welcher durch den Schaltpunkt des

Dateneingangs des Flipflops gebildet wird, bewertet und mittels eines Zählers 6 ein Wert gebildet, welcher eine digitale Repräsentation des Fotostroms 7 darstellt. Dieser Digitalwert ist der Ausgabewert der Anordnung 1.

Das erfindungsgemäße Verfahren lässt sich in drei

Einzelschritte untergliedern, welche nachfolgend beschrieben werden .

Im ersten Schritt einer Voreinstellung der

Integratorspannung auf die Parameter des Komparators ist das Steuersignal 16 „autozero" aktiviert. In diesem Schritt ist der in der Figur 2 gezeigte erste Schalter 12, sowie der dritte Schalter 14 eingeschaltet. Der zweite Schalter 13 ist geöffnet . Der Arbeitspunkt des Komparators 22 wird auf die Sperrschichtkapazität der Fotodiode 15 geladen, damit ist der Startwert der Integration voreingestellt.

Da sich der Komparator 22, dessen Referenzspannung durch die Schwellspannung des ersten Transistors 26 gebildet wird, schon am Schaltpunkt befindet, wird somit unmittelbar folgend der erste sogenannte „Charge-Balancing-Prozess" ausgeführt und am Ausgang ein Ereignis erzeugt, ohne dass der Integratorhub einmal überwunden werden musste. Dies ist korrigierbar, indem das Pre-Set des an die dargestellte

Schaltung angeschlossenen digitalen Zählers, welcher in der Figur 2 nicht dargestellt ist, während des ersten Schritts auf minus Eins ausgeführt wird.

Das Auswerte-FlipFlop 23 wird während des ersten Schritts im Reset gehalten.

Zur gleichen Zeit wird über den geschlossenen dritten

Schalter 14 und den Entkoppelverstärker 24 die

Fotodiodensperrspannung auf den Drain-Anschluss der

Referenzstromquelle 25 geladen. Dies dient der Vermeidung eines Spannungssprunges zu Beginn der folgenden Phase der Abintegration . Der Entkoppelverstärker 24 arbeitet

quasistatisch und muss demzufolge viel geringere

Anforderungen an Frequenzgang und Präzision erfüllen als ein Integratorverstärker bei gleichen Systemparametern, was zur Folge hat, dass sein Flächenbedarf und Stromaufnahme sehr klein gegenüber einem Integratorverstärker sind.

Im nachfolgenden zweiten Schritt, einer sogenannten

Integrations- oder Messphase, sind der erste Schalter 12 und der zweite Schalter 13 geöffnet sowie der dritte Schalter 14 geschlossen. In diesem Schritt erfolgt eine Auslenkung der Spannung über der Fotodiode 15 bis der Schwellwert des

Komparators 22 erreicht ist. Beginnend beim zuvor eingestellten Autozero-Ladezustand der Sperrschichtkapazität der Fotodiode 15 wird selbige durch den bestrahlungsabhängigen Fotostrom 7 mehr oder weniger schnell entladen, während der Zählertakt 17 „CLK" aktiviert ist. Dieser Vorgang erfolgt so lange, bis der Schaltpunkt des Komparators 22 erreicht ist.

Während die Integration abläuft, wird die Spannung am heißen Ende der Referenzstromquelle 25 auf dem aktuellen

Integratorspannungswert gehalten, damit jederzeit eine stoßfreie Umschaltung des Stromquellen-Drain, d. h. ohne Wirkung auf die Strombalance, erfolgen kann.

Im dritten Schritt, einer sogenannten „Balancephase" sind der erste Schalter 12 und der dritte Schalter 14 geöffnet sowie der zweite Schalter 13 geschlossen. In diesem Schritt erfolgt ein Ausgleich der Ladung der Integratorkapazität der Fotodiode 15. Hierfür wird ein Referenzstrom genutzt, welcher in sogenannte Strompakete mit festgelegter Dauer eingeteilt wird.

Es erfolgt eine Rückladung der Sperrschicht- bzw.

Integrationskapazität während einer High-Takthalbphase gegen den weiter fließenden Fotostrom 7. Um die Zeitfehler

zwischen dem Ausgang des Flip-Flop 23 und steigender Flanke des Taktsignals 17 zu kompensieren, wird die Torung des Auswertegatters 27 über eine Verzögerungsschaltung 28 verzögert angesteuert.

Durch das Tastverhältnis des Taktsignals 17, welches

günstigerweise 1:1 eingestellt ist, sowie die Anzahl der Takte, welche während der Entladephase gezählt werden, ergibt sich bei 2 n Takten ein zum Fotostrom 7 der

Fotodiode 15 proportionales Verhältnis der am Ausgang 18 in einen nicht dargestellten Zähler einzuzählenden Zählimpulse. Dies entspricht letztendlich einer Wandlung des analogen Fotostroms 7 in einen digitalen Ausgangswert. Die Anzahl der Impulse am Ausgang 18 „out" ergibt sich nach:

Z = N * * I h

Iref

Z ... Anzahl der Impulse am Ausgang Out während

N ... Anzahl der Bruttotakte I ref ... Referenzstrom I ph ... Fotostrom Beim Auswertegatter 27, welches an das Integratorsignal über einen D-Flip-Flop 29 angeschlossen ist, kommt es auf dessen Rückwirkungsfreiheit auf das Integratorpotenzial an. Daher ist die Auftrennung in eine digitale und eine analoge

Versorgungsspannung wichtig. Der in der Figur 3 dargestellte Komparator wird durch die Depletions-Stromquellen 30 und 31, welche die Last der

Verstärkertransistoren 26 und 32 bilden, in seinen

Spitzenströmen begrenzt. Das ist von großem Vorteil, wenn die Schaltströme auf einen Längsregler im System wirken. Gleichzeitig wird die Gesamtstromaufnähme sowie deren

Störspektrum optimiert.

Die Referenzspannung dieser Komparatorschaltung 22 ist die Schwellspannung des ersten n-Kanal-Transistors 26. Somit ist keine weitere Referenzspannungsbereitstellung oder gar deren Stabilisierung notwendig. Das Gate dieses Transistors 26 stellt den Eingang des erfindungsgemäßen Komparators 22 dar und ist in der Figur 3 mit der Beschriftung „in"

gekennzeichnet. Der Ausgang des Komparators 22 trägt die Bezeichnung „q" und ist ein Ausgang des Auswerte Flip- Flops 23. Eine weitere positive Wirkung in Hinsicht auf Vermeidung von Versorgungsspannungsschwankungen der Analogschaltung bildet die Entkopplung der analogen von der digitalen

Betriebsspannung hinsichtlich aller Transienten der

Digitalschaltung.

Die Schaltung wird in ihrem analogen Teil 19 mittels einer ersten Betriebsspannung 8 vddl und in ihren digitalen

Teil 20 mittels einer zweiten Betriebsspannung 9 vdd2 gespeist . Der analoge Teil 19 und der digitale Teil 20 der

Komparatorschaltung können auf das gleiche

Bezugspotenzial 21 GND aufgesetzt werden.

Das vom Ausgang des Auswertegatters 27 abgegriffene

Schaltsignal für den zweiten Schalter 13 und den dritten Schalter 14 wird mittels eines Inverters 33 für den zweiten Schalter 13 negiert, da diese Schalter immer gegensätzlich geschaltet werden.

Bezugszeichenliste

I Analog-Digital-Wandler ADC

2 Integrator

3 Operationsverstärker OPV

4 Integatorkapazität C

5 Komparator

6 Zähler

7 Eingangsstrom Ip

8 erste Betriebsspannung vddl

9 zweite Betriebsspannung vdd2

10 Takt (clk)

II Rücksetzsignal (autozero)

12 erster Schalter

13 zweiter Schalter

14 dritter Schalter

15 Fotodiode

16 Steuersignal „autozero"

17 Zählertakt

18 Ausgang „out"

19 analoger Schaltungsteil

20 digitaler Schaltungsteil

21 Bezugspotenzial „GND"

22 erfindungsgemäßer Komparator

23 Auswerte Flip-Flop

24 Entkoppelverstärker

25 Referenzstromquelle

26 erster Transistor (NMOS)

27 Auswertegatter (NAND) Verzögerungsschaltung

D-Flip-Flop

erste Depletion-Stromquelle zweite Depletion-Stromquelle zweiter Transistor

Inverter