本发明的实施例涉及阵列基板及其制造方法和 显示装置。 背景技术

现有技术中制作薄膜场效应晶体管液晶显示器 （Thin Film Transistor LCD, TFT-LCD )像素区部分薄膜晶体管器件时， 为了减少关态电流 Ioff, 可釆用多栅极结构或者掺杂结构。 由于多栅极结构会降低像素开口率， 所以 多釆用掺杂结构的薄膜晶体管。

现有技术在制作像素部分薄膜晶体管器件时， 需要通过额外的掩模制作 光阻图案层， 在其光刻蚀程序中， 曝光时很容易因对准误差而产生掺杂结构 偏移的情形， 并且由于需要有额外的掩模， 因此现有技术受限于多一道光刻 蚀程序带来的加工成本与加工时程的增加，且 容易产生掺杂结构偏移的问题。 发明内容

本发明的一个实施例提供一种阵列基板， 包括： 基板； 设置在所述基板 上的第一有源层和第二有源层， 所述第一有源层的一端与所述第二有源层的 一端连接； 栅电极和与所述栅电极连接的栅极线， 分别设置在所述第一有源 层的上方和所述第二有源层的上方， 所述第一有源层上未被所述栅电极覆盖 的区域和所述第二有源层上未被所述栅极线覆 盖的区域形成为作为欧姆接触 区的掺杂区； 与所述欧姆接触区连接的漏极，设置在所述第 一有源层的上方； 与所述栅极线垂直交叉的数据线和源极， 设置在所述第二有源层的上方； 以 及与所述漏极连接的像素电极， 设置在所述栅极线与所述数据线交叉围成的 区域上。

本发明的另一个实施例提供一种显示装置， 包括根据本发明任一实施例 的阵列基板。

本发明的又一个实施例提供一种阵列基板的制 作方法， 包括： 在基板上 形成第一有源层和第二有源层， 所述第一有源层的一端与所述第二有源层的 一端连接； 在所述第一有源层的上方形成栅电极， 在所述第二有源层的上方 形成与所述栅电极连接的栅极线； 将所述第一有源层上未被所述栅电极覆盖 的区域和所述第二有源层上未被所述栅极线覆 盖的区域形成欧姆接触区； 形 成与所述欧姆接触区连接的源极和漏极以及与 所述栅极线交叉并与所述源极 连接的数据线， 所述漏极位于所述第一有源层的上方， 所述源极和所述数据 线位于所述第二有源层的上方； 以及在所述栅极线与所述数据线交叉围成的 区域上， 形成与所述漏极连接的像素电极。 附图说明

为了更清楚地说明本发明实施例的技术方案， 下面将对实施例的附图作 简单地介绍，显而易见地，下面描述中的附图 仅仅涉及本发明的一些实施例， 而非对本发明的限制。

图 1为本发明实施例中一种阵列基板的平面示意� �； 以及

图 2为沿图 1中 A1-A2线剖取的剖面示意图。 具体实施方式

为使本发明实施例的目的、 技术方案和优点更加清楚， 下面将结合本发 明实施例的附图，对本发明实施例的技术方案 进行清楚、 完整地描述。显然， 所描述的实施例是本发明的一部分实施例， 而不是全部的实施例。 基于所描 述的本发明的实施例， 本领域普通技术人员在无需创造性劳动的前提 下所获 得的所有其他实施例， 都属于本发明保护的范围。

图 1 为本发明实施例中一种阵列基板的平面示意图 ， 图 2为沿图 1 中 A1-A2线剖取的剖面示意图。 下面结合图 1和图 2说明根据本发明实施例的 阵列基板及其制作方法。

本发明实施例提供了一种阵列基板的制作方法 ，包括以下步骤 Sl l- S15。

Sl l、 如图 1和图 2所示， 在基板 20上形成第一多晶硅岛 301和第二多 晶硅岛 302, 第一多晶硅岛 301的一端与第二多晶硅岛 302的一端连接。 例 如，第一多晶硅岛 301和第二多晶硅岛 302均为长条形，且第一多晶硅岛 301 的延伸方向与第二多晶硅岛 302的延伸方向不同。 在本实施例中， 如图 1所 示， 第一多晶硅岛 301和第二多晶硅岛的延伸方向相互垂直， 但本发明的实 施例不限于此。

具体地， 步骤 S11例如可包括如下步骤 A1- A3:

Al、 如图 2所示， 在基板 20上形成緩冲层 25。 例如， 可以利用沉积、 涂敷等方法形成緩冲层 25。

基板 20可为玻璃基板或者石英基板； 緩冲层 25的材料可为 Si0 ₂ 、 SiN _x 或者 SiON _x 等。 緩冲层的厚度可为 100nm-300nm。 该緩冲层的作用为防止基 板中的金属或其它离子污染形成在基板上表面 的非晶硅层， 同时也可以在对 非晶硅层进行激光退火工艺时对基板进行保护 ， 防止由于温度过高对基板造 成损伤；

A2、 在緩冲层 25上形成多晶硅层。 例如， 可以利用沉积、 涂敷等方法 形成多晶硅层。

例如， 步骤 A2可包括如下流程：

在緩冲层 25上形成非晶硅层， 非晶硅层的厚度可为 300nm-800nm; 将非晶硅层转化为多晶硅层； 例如， 可利用激光退火技术、 诱导晶化技 术等方法将非晶硅层转化为多晶硅层。

A3、 通过构图工艺， 将多晶硅层形成第一多晶硅岛 301和第二多晶硅岛 302, 第一多晶硅岛 301 的一端与第二多晶硅岛 302的一端连接（参考图 1 和图 2 ) ；

所述构图工艺可以为曝光刻蚀工艺， 或者釆用打印或者网络印刷等构图 工艺直接形成最终所需要的膜层图案。

S12、 如图 3所示， 在第一多晶硅岛 301的上方形成栅电极 50, 在第二 多晶硅岛 302的上方形成与栅电极 50连接的栅极线 55。

步骤 S12例如可包括如下步骤 B1-B3:

Bl、 在第一多晶硅岛 301和第二多晶硅岛 302的上方形成栅绝缘层 45, 例如， 可以利用沉积、 涂敷等方法形成栅绝缘层 45;

栅绝缘层 45的厚度可为 100nm-200nm; 栅绝缘层 45的材料可为 Si0 ₂ 、 SiN _x 或者 SiON _x 等；

B2、 在栅绝缘层 45的上方形成栅极金属层；

例如， 可利用磁控溅射、 沉积等工艺形成上述栅极金属层； 栅极金属层 的厚度可为 300nm-500nm; B3、 利用栅极金属层形成相互连接的栅电极 50和栅极线 55 (参考图 2、 图 3 ) ；

釆用构图工艺形成上述栅电极 50和栅极线 55; 由于栅电极 50、 栅极线 55分别与第一多晶硅岛 301、第二多晶硅岛 302交叠，从而形成多栅极结构， 达到降低开关元件关态电流 Ioff的效果。

513、 将第一多晶硅岛 301上未被栅电极 50覆盖的区域和第二多晶硅岛 302上未被栅极线 55覆盖的区域形成欧姆接触区 30b。

例如， 步骤 S13可包括如下流程：

利用栅极金属层作为光掩模进行离子掺杂工艺 ， 使第一多晶硅岛 301和 第二多晶硅岛 302上未被栅极金属层覆盖的区域形成掺杂区， 该掺杂区即为 欧姆接触区 30b;栅极金属层下方的未掺杂区即为沟道 30a; 所述离子掺杂工 艺所述的掺杂离子可以为 N+离子掺杂或 P+离子掺杂。

514、如图 1和图 2所示，形成与欧姆接触区 30b连接的漏极 80a和源极 80b以及与栅极线 55交叉并与漏极 80b连接的数据线 60。漏极 80a位于第一 多晶硅岛 301的上方， 源极 80b和数据线 60位于第二多晶硅岛 302的上方。

在一个实施例中， 例如如图 1和图 2所示， 漏极 80a形成在所述第一多 晶硅岛 301的一端的上方，源极 80b形成在第二多晶硅岛 302的一端的上方， 且形成在第一多晶硅岛 301上方的栅电极位于第一多晶硅岛 301的形成漏极 80a的一端和第一多晶硅岛 301与第二多晶硅岛 302的连接端之间， 形成在 第二多晶硅岛 302上方的栅极线位于第二多晶硅岛 302的形成源极 80b的一 端和第一多晶硅岛 301与第二多晶硅岛 302的连接端之间。

例如， 步骤 S14可包括如下步骤 C1-C4:

Cl、在栅电极 50和栅极线 55的上方形成层间绝缘层 70, 所述层间绝缘 层覆盖整个基板； 例如， 可以利用沉积、 涂敷等方法形成层间绝缘层 70; 层间绝缘层 70的厚度可为 100nm-300nm;

C2、在层间绝缘层 70上， 形成露出对应漏极 80a区域的欧姆接触区 30b 的第一过孔 73a和露出对应源极 80b区域的欧姆接触区 30b的第二过孔 73b; 例如， 釆用构图工艺形成上述第一过孔 73a和第二过孔 73b;

C3、 在层间绝缘层 70上形成数据线金属层， 形成方法可以为磁控溅射、 沉积等方法； 例如， 数据线金属层的厚度可为 300nm-500nm; C4、 通过构图工艺， 在第一多晶硅岛 301的上方形成通过第一过孔 73a 与欧姆接触区 30b连接的漏极 80a, 在第二多晶硅岛 302的上方形成通过第 二过孔 73b与欧姆接触区 30b连接的源极 80b, 在第二多晶硅岛 302的上方 形成覆盖第二多晶硅岛 302的、 且与栅极线 55交叉的数据线 60 (参考图 2、 图 3 ) 。

釆用构图工艺形成上述数据线 60、 漏极 80a和源极 80b。

S15、 在栅极线 55与数据线 60交叉所围成的区域内， 形成与漏极 80a 连接的像素电极 97 , 该部分区域被定义为像素区域。

像素电极 97与栅极线 55部分重叠， 该重叠区域形成了存储电容。

例如， 步骤 S15可包括如下步骤 D1-D4:

D1、 在漏极 80a和源极 80b的上方形成钝化层 90, 钝化层 90覆盖整个 基板，形成方法可以为沉积、涂敷等方法；例 如，钝化层 90的厚度可为 3μπι;

D2、 在钝化层 90上形成露出漏极 80a的第三过孔 95;

利用构图工艺形成上述第三过孔 95；

D3、 形成像素电极层， 例如， 利用沉积等方法形成像素电极层； 像素电极层的材料例如为铟锡金属氧化物 （Indium Tin Oxides, ITO ) 、 铟辞氧化物 （ΙΖΟ )等透明氧化物导电材料； 例如， 像素电极层的厚度可为 5-nm-150nm;

D4、 通过构图工艺， 在栅极线 55与数据线 60垂直交叉形成的区域上， 形成通过第三过孔 95与漏极 80a连接的、且与栅极线 55连接的像素电极 97 (参考图 1和图 2 ) ；

釆用构图工艺形成上述像素电极 97。

釆用上述的阵列基板的制作方法最终形成的阵 列基板显示模式为 TN(Twisted Nematic, 扭曲向列型）模式， 本发明也可以用于制备 ADS ( Advanced Super Dimension Switch, 高级超维场转换技术 )显示模式的阵列 基板， 其制备方法为，在釆用上述制备方法形成像素 电极 97后，在像素电极 97的上方形成一层钝化层， 然后在钝化层上方再形成一层公共电极， 最终形 成 ADS显示模式的阵列基板。

本发明实施例提供的阵列基板的制作方法中， 在两个多晶硅岛的上方设 计栅极和栅极线， 将栅极线作为第二个栅极， 从而在没有降低开口率的情况 下形成了薄膜晶体管的多栅极结构， 达到降低薄膜晶体管关态电流 Ioff的效 果， 在保持 Ioff不增加及开口率不降低的同时， 去除了额外掩模板的使用， 改善了现有技术中额外掩模带来的加工成本与 加工时间的浪费。 同时， 本发 明也改善了现有技术中因额外掩模造成的曝光 对准误差与掺杂结构偏移的缺 点。

而且由于减小了 W/L的大小，使得 Ioff进一步减小。 W/L变小引起的 Ion 减小可由 LTPS的高迁移率所弥补， 因为像素电压的刷新频率是远远低于周 边电路工作频率的。

其中， W/L是薄膜晶体管沟道的宽长比， W为沟道宽度， L为沟道长 度， 当 Vgs-Vth≥ Vds时， 有：

Ids= μ eff((8 _ms 8 ₀ /t _ms )(W/L)(Vgs-Vth)Vds,

当 Vgs-Vth < Vds时， 有：

Ids =(1/2) μ eff{(8 _ms 8o/t _ms )(W/L)(Vgs-Vth) ² ,

式中 εο为真空中介电常数， t _ms 为栅绝缘层厚度， _ns 为栅绝缘层相对介 电常数， 从而 _ns s。/t _ms 为单位面积栅绝缘层的电容值， Vgs为栅极 -源极电压， Vds为漏极 -源极电压， Vth为截止电压， μ _είΓ 为等效载流子迁移率。 由上面 公式可看出， Ids始终与 W/L成正比， 所以 W/L减小， 即会减小 TFT开启电 流 Ion , 也会减小关闭电流 Ioff。

参考图 1和图 2, 本发明实施例提供了一种阵列基板， 包括：

基板 20;

所述基板 20上表面 （即所述基板的出光面）有緩冲层 25;

緩冲层 25上设置有第一多晶硅岛 301和第二多晶硅岛 302,第一多晶硅 岛 301的一端与第二多晶娃岛 302的一端连接；

第一多晶硅岛 301的上方设置有栅电极 50,第二多晶硅岛 302的上方设 置有与栅电极 50连接的栅极线 55;

第一多晶硅岛 301上未被栅电极 50覆盖的区域和第二多晶硅岛 302上未 被栅极线 55覆盖的区域为作为欧姆接触区 30b 的掺杂区；

第一多晶硅岛 301的上方设置有与欧姆接触区 30b连接的漏极 80a, 第 二多晶硅岛 302的上方设置有与栅极线 55垂直交叉的数据线 60和源极 80b; 栅极线 55与数据线 60垂直交叉围成的区域上， 设置有与漏极 80a和栅 极线 55连接的像素电极 97。

在一个实施例中， 例如如图 1和图 2所示， 漏极 80a形成在所述第一多 晶硅岛 301的一端的上方，源极 80b形成在第二多晶硅岛 302的一端的上方， 且形成在第一多晶硅岛 301上方的栅电极位于第一多晶硅岛 301的形成漏极 80a的一端和第一多晶硅岛 301与第二多晶硅岛 302的连接端之间， 形成在 第二多晶硅岛 302上方的栅极线位于第二多晶硅岛 302的形成源极 80b的一 端和第一多晶硅岛 301与第二多晶硅岛 302的连接端之间。

上述阵列基板的显示模式为 TN模式，本发明实施例还提供一种 ADS显 示模式的阵列基板， 其结构为，在上述 TN模式的阵列基板的像素电极 97的 上表面设置一层钝化层， 在该钝化层的上表面设置一层公共电极， 最终形成 ADS模式的阵列基板结构。

本发明实施例提供的阵列基板中， 在两个多晶硅岛的上方设计栅极和栅 极线， 巧妙地将栅极线作为第二个栅极， 从而在没有降低开口率的情况下形 成了薄膜晶体管的多栅极结构， 达到降低薄膜晶体管关态电流 loff的效果。 在保持 loff不增加及开口率不降低的同时， 去除了额外掩模板的使用， 改善 了现有技术中额外掩模带来的加工成本与加工 时间的浪费。 同时， 本发明也 改善了现有技术中因额外掩模造成的曝光对准 误差与掺杂结构偏移的缺点。

在以上对根据本发明实施例的阵列基板及其制 作方法中， 以多晶硅岛作 为有源层为例进行了描述， 然而，根据本发明的实施例并不限定于此。例 如， 制作根据本发明实施例的阵列基板的有源层的 材料可以为非晶硅、 氧化物半 导体或其他任何合适的半导体材料。

另外， 虽然上述实施例中以第一多晶硅岛与第二多晶 硅岛的延伸方向相 互垂直为例进行了描述。 然而， 它们也可以以其他角度交叉。 例如， 第一多 晶硅岛与栅极线平行， 第二多晶硅岛与数据线平行。

本发明实施例还提供了一种包括前述阵列基板 的显示装置， 所述显示装 置可以为： 液晶面板、 液晶显示器、 液晶电视、 0LED显示面板、 0LED显 示器、 电子纸等显示装置。

( 1 )一种阵列基板， 包括：

基板； 设置在所述基板上的第一有源层和第二有源层 ， 所述第一有源层的一端 与所述第二有源层的一端连接；

栅电极和与所述栅电极连接的栅极线， 分别设置在所述第一有源层的上 方和所述第二有源层的上方， 所述第一有源层上未被所述栅电极覆盖的区域 和所述第二有源层上未被所述栅极线覆盖的区 域形成为作为欧姆接触区的掺 杂区；

与所述欧姆接触区连接的漏极， 设置在所述第一有源层的上方； 与所述栅极线垂直交叉的数据线和源极,设置� �所述第二有源层的上方； 以及

与所述漏极连接的像素电极， 设置在所述栅极线与所述数据线交叉围成 的区域上。

(2)如（1)所述的阵列基板， 其中， 所述漏极形成在所述第一有源层 的一端的上方， 所述源极形成在所述第二有源层的一端的上方 ， 且形成在所 述第一有源层上方的栅电极位于所述第一有源 层的形成所述漏极的一端和所 述第一有源层与所述第二有源层的连接端之间 ， 形成在所述第二有源层上方 的栅极线位于所述第二有源层的形成所述源极 的一端和所述第一有源层与所 述第二有源层的连接端之间。

( 3 )如（ 1 )或（ 2 )所述的阵列基板， 其中， 所述第一有源层和所述第 二有源层形成为长条形， 所述第一有源层的延伸方向与所述栅线平行， 所述 第二有源层的延伸方向与所述第一有源层的延 伸方向不同。

(4)如（1) - (3) 中任一项所述的阵列基板， 其中， 所述第一有源层 的延伸方向与所述第二有源层的延伸方向垂直 。

(5)如（1) - (4) 中任一项所述的阵列基板， 其中， 所述第二有源层 的延伸方向与所述数据线平行。

(6)如（1) - (5) 中任一项所述的阵列基板， 其中， 所述第一有源层 和所述第二有源层的材料包括多晶硅。

(7)一种显示装置， 包括如 (1) - (6) 中任一项所述的阵列基板。

(8)—种阵列基板的制作方法， 包括：

在基板上形成第一有源层和第二有源层， 所述第一有源层的一端与所述 第二有源层的一端连接； 在所述第一有源层的上方形成栅电极， 在所述第二有源层的上方形成与 所述栅电极连接的栅极线；

将所述第一有源层上未被所述栅电极覆盖的区 域和所述第二有源层上未 被所述栅极线覆盖的区域形成欧姆接触区；

形成与所述欧姆接触区连接的源极和漏极以及 与所述栅极线交叉并与所 述源极连接的数据线， 所述漏极位于所述第一有源层的上方， 所述源极和所 述数据线位于所述第二有源层的上方； 以及

在所述栅极线与所述数据线交叉围成的区域上 ， 形成与所述漏极连接的 像素电极。

(9)如（8)所述的制作方法， 其中， 所述漏极形成在所述第一有源层 的一端的上方， 所述源极形成在所述第二有源层的一端的上方 ， 且形成在所 述第一有源层上方的栅电极位于所述第一有源 层的形成所述漏极的一端和所 述第一有源层与所述第二有源层的连接端之间 ， 形成在所述第二有源层上方 的栅极线位于所述第二有源层的形成所述源极 的一端和所述第一有源层与所 述第二有源层的连接端之间。

(10)如（8)或 （9)所述的制作方法， 其中， 所述在基板上形成第一 有源层和第二有源层包括：

在基板上形成緩冲层；

在所述緩冲层上形成有源层材料；

通过构图工艺， 将所述有源层材料形成所述相互连接的第一有 源层和第 二有源层。

(11 )如（8) - (10) 中任一项所述的制作方法， 其中， 所述第一有源 层和所述第二有源层形成为长条形， 所述第一有源层的延伸方向与所述栅线 平行， 所述第二有源层的延伸方向与所述第一有源层 的延伸方向不同。

(12)如（11)所述的制作方法， 其中， 所述第一有源层的延伸方向与 所述第二有源层的延伸方向垂直。

(13)如（11)或（12)所述的制作方法， 其中， 所述第二有源层的延 伸方向与所述数据线平行。

(14)如（8) - (13) 中任一项所述的制作方法， 其中， 所述在所述第 一有源层的上方形成栅电极， 在所述第二有源层的上方形成与所述栅电极连 接的栅极线包括：

在所述第一有源层和第二有源层的上方形成栅 绝缘层， 所述栅绝缘层覆 盖整个基板；

在所述栅绝缘层的上方形成栅极金属层；

通过构图工艺， 将所述栅极金属层形成相互连接的栅电极和栅 极线。

( 15 )如（8 ) - ( 14 ) 中任一项所述的制作方法， 其中， 所述将所述第 一有源层上未被所述栅电极覆盖的区域和所述 第二有源层上未被所述栅极线 覆盖的区域形成欧姆接触区包括：

利用所述栅电极和栅极线作为掩模进行离子掺 杂工艺， 使所述第一有源 层和所述第二有源层上未被所述栅电极和栅极 线覆盖的区域形成作为所述欧 姆接触区的掺杂区。

( 16 )如（8 ) - ( 15 ) 中任一项所述的制作方法， 其中， 所述形成与所 述欧姆接触区连接的源极和漏极以及与所述栅 极线垂直交叉的数据线包括： 在所述栅电极和栅极线的上方形成层间绝缘层 ， 所述层间绝缘层覆盖整 个基板；

在所述层间绝缘层上， 形成露出对应漏极区域的欧姆接触区的第一过 孔 和露出对应源极区域的欧姆接触区的第二过孔 ；

在所述层间绝缘层上形成数据线金属层；

通过构图工艺， 在所述第一有源层的上方形成通过所述第一过 孔与所述 欧姆接触区连接的漏极， 在所述第二有源层的上方形成通过所述第二过 孔与 所述欧姆接触区连接的源极， 在所述第二有源层的上方形成覆盖所述第二有 源层的、 且与所述栅极线交叉的数据线。

( 17 )如（8 ) - ( 16 ) 中任一项所述的制作方法， 其中， 所述在所述栅 极线与所述数据线交叉围成的区域上， 形成与所述源极和所述栅极线连接的 像素电极包括：

在所述源极和漏极的上方形成钝化层， 所述钝化层覆盖整个基板； 在所述钝化层上形成露出对应漏极的第三过孔 ；

形成像素电极层；

通过构图工艺， 在所述栅极线与所述数据线交叉围成的区域上 ， 形成通 过所述第三过孔与所述漏极连接的像素电极。 (18)如（17) 所述的制作方法， 其中， 所述像素电极与所述栅极线部 分重叠设置。

(19)如（8) - ( 18)所述的制作方法， 其中， 所述第一有源层和所述 第二有源层的材料包括多晶硅。

以上所述仅是本发明的示范性实施方式， 而非用于限制本发明的保护范 围， 本发明的保护范围由所附的权利要求确定。