移位寄存器常用于液晶显示面板的栅极驱动器 中， 每一个栅线与移 位寄存器的一个级电路单元对接。 通过栅级驱动电路输出栅级输入信号， 逐行扫描各像素。栅级驱动电路可以以 COF (Chip On Film,覆晶薄膜） 或者 COG (Chip On Glass, 玻璃芯片） 的封装方式设置在显示面板中， 也可以用 TFT (薄膜场效应晶体管） 构成集成电路单元形成在显示面板 中。 对于液晶显示面板， 栅极驱动器 GOA (Gate On Array)设计可以使 得产品成本降低， 也可以减去一道工序， 提高产能。

一般的 TFT-LCD的栅极驱动器的移位寄存器由若干个 TFT与电容 构成。图 1为现有的一种 TFT-LCD栅极驱动器的移位寄存器的级联图。 从图 1中可以看到每一级的移位寄存器 SR的输入端 Input输入的信号都 是上一级移位寄存器 SR的输出端 Output输出的信号； 每一级的移位寄 存器 SR的复位端 Reset的输出信号都是下一级移位寄存器 SR的输出端 Output输出的信号。 由此实现液晶显示器栅极驱动电路 GOA的逐行打 开， 从而实现屏幕的显示。

图 2为现有的一种移位寄存器的级的示意图。 如图 2所示， 该移位 寄存器 SR包括多个 TFT Ml〜M13和电容 C1。 随着目前窄边框的市场 需求， 移位寄存器的尺寸， 尤其电容的大小越来越制约该方向的发展， 优化移位寄存器的尺寸已成为目前当务之急。 目前已有很多种现有技术 用于优化减少 TFT的个数， 而电容作为移位寄存器的必须基本单元， 必 不可少， 而且电容至少需要一个， 大小需要至少需要几个皮法 (pf)到几 十个皮法， 即通常所占面积由 1000 μπι ² 到 1000000 μπι ² 。 通常在做

TFT-LCD的栅极驱动器的移位寄存器时，会把� �容的一个电极作为 TFT 栅极层， 另一电极使用 TFT源漏层制造。 TFT栅极层和 TFT源漏层一 般是金属制作的， 不透光。

对于目前基本所有产品， 由于边框较窄， 封框胶与 GOA区域有交 叠， 而由于边框较窄， CF (彩膜） 侧黑矩阵 （ΒΜ) 遮挡基本覆盖封框 胶区域， 只能从 TFT侧进行封框胶的 UV固化， 此时， 需将电容进行镂 空设计， 以便 UV光的通过， 固化 seal胶。

如果还要考虑到封框胶的紫外光固化需要将电 容镂空设计的空间， 电容的面积还需增加 50%左右， 这样严重影响了边框的大小。 通常的 ADS (Advanced Super Dimension Switch超维场转换技术） 产品液晶工 艺按顺序分为 TFT栅极层、栅极绝缘层、第一 ITO层（像素电极）、 TFT 有源层、 TFT源漏层，然后为 TFT钝化层，最后一层为第二 ITO层（Com 电极）。

通常在做 TFT-LCD 的栅极驱动器的移位寄存器时， 会把电容的一 个电极使用 TFT栅极层， 另一电极使用 TFT源漏层制造。 此时电容的 结构如图 3A和 3B所示。

图 3A和图 3B分别显示了与封框胶无交叠时以及与封框胶� ��交叠时 的电容设计，如图 3A和图 3B所示，现有的电容由在玻璃基板 1上依次 形成的 TFT栅极层 2、 栅极绝缘层 3和 TFT源漏层 4构成。

此时 TFT源漏层 4与 TFT栅极层 2之间的栅极绝缘层 3的厚度大 概在 4000A〜5000A， 又因为 TFT栅极层 2与 TFT源漏层 4都是不透光 的金属材料， 如果考虑封框胶的固化， TFT栅极层 2与 TFT源漏层 4还 得采取挖空设计， 如果要保证电容不变， TFT栅极层 2与 TFT源漏层 4 的正对面积不能减小， 这样就得增大这个区域所占的空间， 以保证电容 大小。 发明内容 本发明所要解决的技术问题是现有的 TFT 阵列基板的电容的尺寸 过大， 使得 TFT阵列基板的边框不能窄化。

为解决上述技术问题， 本发明提供一种 TFT阵列基板的电容， 所述

TFT阵列基板包括形成在衬底基板上的 TFT栅极层、栅极绝缘层、第一 ITO层、 TFT有源层、 TFT源漏层、 钝化层和第二 ITO层， 所述电容由 该第一 ITO层、 钝化层和第二 ITO层构成。

根据本发明的一种优选实施方式，所述电容区 域的所述第二 ITO层 与所述 TFT栅极层相连， 由此， 所述电容由两个分电容并联而成， 所述 TFT栅极层与所述第一 ITO层构成其中一个分电容的两个电极，所述第 一 ITO层与所述第二 ITO层构成另一个分电容的两个电极。

根据本发明的一种优选实施方式，所述电容区 域的所述第一 ITO层 与所述 TFT栅极层相连， 由此， 所述电容由两个分电容并联而成， 所述 TFT栅极层和所述第二 ITO层构成其中一个分电容的两个电极，所述第 一 ITO层和所述第二 ITO层构成其中一个分电容的两个电极。

根据本发明的一种优选实施方式， 所述电容的两个电极之间的距离 为 200θΑ~250θΑ。

本发明还提出制造 TFT阵列基板的电容的方法， 所述 TFT阵列基 板包括依次形成在衬底基板上的 TFT栅极层、栅极绝缘层、第一 ITO层、 TFT有源层、 TFT源漏层、 钝化层和第二 ITO层， 其中， 在制作所述阵 列基板时， 利用所述第一 ITO层来形成所述电容的一个电极， 利用所述 钝化层来形成所述电容的介质， 并利用所述第二 ITO层形成所述电容的 另一个电极。

根据本发明的一种优选实施方式， 使所述电容区域的所述第二 ITO 层与所述 TFT栅极层相连， 由此， 使所述电容由两个分电容并联而成， 在制作所述栅极驱动器时，利用所述 TFT栅极层与所述第一 ITO层构成 其中一个分电容的两个电极，利用所述第一 ITO层与所述第二 ITO层构 成另一个分电容的两个电极。

根据本发明的一种优选实施方式， 使所述电容区域的所述第一 ιτο 层与所述 TFT栅极层相连， 由此， 使所述电容由两个分电容并联而成， 在制作所述栅极驱动器时，利用所述 TFT栅极层和所述第二 ITO层构成 其中一个分电容的两个电极，利用所述第一 ITO层和所述第二 ITO层 (6) 构成其中一个分电容的两个电极。

根据本发明的一种优选实施方式， 在制作所述阵列基板时， 采用 HTM掩模板制作所述钝化层的图形，所述 HTM掩模板的半透光区域对 应所述钝化层作为所述电容的介质层的区域； 当将需要完全刻蚀去除钝 化层的地方刻蚀完成后， 将对应半透光区域的光刻胶完全灰化掉， 此时 完全不透光区域的光刻胶还有一定高度的保留 ； 对半透光区域的钝化层 进行刻蚀， 通过选择刻蚀的时间来减少所述半透光区域的 钝化层的厚度。

本发明还提出一种 TFT阵列基板的移位寄存器单元，包括上面所述 的电容。

本发明还提出一种栅极驱动器， 包括该移位寄存器单元。

本发明还提出一种阵列基板， 包括上述的电容。

本发明还提出一种显示装置， 包括所述的栅极驱动器。

本发明通过优化 TFT阵列基板的电容的所占空间， 即尺寸的大小， 大大减小移位寄存器的尺寸，从而为窄边框 TFT阵列基板的发展开辟了 一条新路。 附图说明 图 1为现有的一种 TFT-LCD栅极驱动器的移位寄存器的级联图； 图 2为现有的一种移位寄存器的级的示意图；

图 3A和图 3B分别显示了与封框胶无交叠时以及与封框胶� ��交叠时 的电容设计；

图 4是本发明的 TFT阵列基板的第一实施例的电容的截面图； 图 5是本发明的第二实施例的电容截面图；

图 6是本发明的第三实施例的电容截面图； 图 7是本发明的第四实施例的电容截面图。 具体实施方式 为使本发明的目的、 技术方案和优点更加清楚明白， 以下结合具体 实施例， 并参照附图， 对本发明作进一歩的详细说明。

TFT阵列基板分为显示区域和非显示区域。在制 作 TFT阵列基板的 时候， 像素单元、 栅线、 数据线等的图形形成在显示区域， 栅极驱动器 形成在非显示区域。 TFT阵列基板具有多个移位寄存器， 移位寄存器由 若干个 TFT与至少一个电容构成。此非显示区域的电容 ， 一般是平行板 电容， 由上下两个电极板和夹在其中的介质层构成。 它属于栅极驱动电 路 GOA内部的一个单元， 故一般一行栅线对应一个电容。

TFT阵列基板包括依次形成在衬底基板上的 TFT栅极层、栅极绝缘 层、 第一 ITO层 （氧化铟锡、 作为像素电极)、 TFT有源层、 TFT源漏 层、钝化层和第二 ITO层（Com电极）。所述衬底基板可以为塑料基 板， 也可以为玻璃基板。

图 4是本发明的 TFT阵列基板的第一实施例的电容的截面图。为 了 减少电容所占空间， 如图 4所示， 该实施例的电容由依次形成在衬底基 板 1上的所述第一 ITO层 5、 所述钝化层 （Passivation, 简称 PVX) 3 ' 和所述第二 ITO层 6构成。 可见， 该实施例的电容的一个电极使用第一 ITO层 5， 另一个电极使用第二 ITO层 6， 中间的钝化层 3 ' 作为该电容 的介质层。

一般 HADS (High Advanced Super Dimension Switch,高开口率的高 级超维场转换）制作 TFT阵列基板的工艺流程为： 依次在玻璃基板上形 成 TFT栅极层、栅极绝缘层、 TFT有源层、第一 ITO层、 TFT源漏层、 钝化层和第二 ITO层。 其中， 形成 TFT源漏层和第一 ITO的工艺顺序 可以互换。

根据上述工艺， 在制造该实施例的电容时， 不用增加 TFT阵列基板 的工艺流程， 只需要事先在掩模板上对应形成电容的区域做 好相应的图 形。 在制作显示区域的第一 ITO层、 钝化层和第二 ITO的图形的同时， 非显示区域的电容的一个电极就可以相应地利 用所述第一 IT0来形成， 介质层就可以利用所述钝化层的形成， 另一个电极就可以利用第二 ITO 形成。

这样， 相比于现有技术， 所述电容的介质层 （即电容的两个电极之 间的距离）随着工艺的顺序， 可由栅极绝缘层转换成钝化层 3 '， 厚度在 2000~2500A。 即所述电容的介质层的厚度由原来的 4000Α变成 2500Α, 此时根据电容的公式 C= e S/d， 其中间距 d减小到原来的 0.625倍， 即 面积 S可以比原来降低 37.5%， 所以， 在保持电容大小不变储电能力相 同的情况下， 电容的电极的面积可以由原来的 1000000 μπι ² 的减小为 625000 μπι ² , 电极的面积可以减小 37.5%， 这就为窄边框的实现提供了 极大的优化空间。

尤为重要的是， 此时电容的两个电极为 ΙΤΟ, 都是透明电极， 即可 以透光，如果考虑封框胶的 UV固化，可以无需对电极进行挖空，这样， 电容所占面积可以比原来降低 60%左右， 大大减小了所占的空间， 从而 为窄边框的实现提供了极大的优化空间。

图 5是本发明的第二实施例的电容截面图。 如图 5所示， 其包括在 玻璃基板 1上依次形成的 TFT栅极层 2、栅极绝缘层 3、第一 ΙΤΟ层 5、 钝化层 3 '、 第二 ΙΤΟ层 6， 其中第二 ΙΤΟ层 6与 TFT栅极层 2相连。 也就是说， 该电容由两个分电容 C1 和 C2并联而成， 即组成的总电容 C=C1+C2， TFT栅极层 2与和第一 ITO层 5作为电容 C2的两个电极， 第一 ITO层 5与第二 ITO层 6作为电容 C1的两个电极。

在制造该实施例的电容时， 同样地， 只需要事先在掩模板上对应该 电容的区域做好相应的图形。那么， 在制作显示区域的 TFT栅极层、 栅 极绝缘层、第一 ITO层、钝化层和第二 ITO层的图形的同时， 非显示区 域的电容 C2的一个电极就可以相应地利用所述 TFT栅极层形成， 相应 的介质层就可以利用所述栅极绝缘层形成， 另一个电极就可以利用第一 ITO层形成； 非显示区域的电容 C1 的一个电极就可以相应地利用第一 ITO层形成， 其介质层就可以利用钝化层形成， 另一个电极就可以利用 第二 ITO层形成。 需要注意的是， 本实施例中， 在制作钝化层的图形时候， 同时形成 用于连接第二 ITO层 6与 TFT栅极层 2的过孔 7， 以实现两个电容并联 的目的。

该实施例既可以固化封框胶时不影响 UV透过率， 又能进一歩在电 容大小变化的情况下， 减小其的所占空间， 由此可以进一歩缩小阵列基 板的边框。

图 6是本发明的第三实施例的电容截面图。 如图 6所示， 其与实施 例 2具有类似的结构，只不过，该实施例的 TFT栅极层 2与第一 ITO层 5相连。即， TFT栅极层 2与第二 ITO层 6作为分电容 C2'的两个电极， 第一 ITO层与第二 ITO层作为分电容 c 的两个电极， 由此组成的总 电容 C=C1， +C2，。

在制造该第三实施例的电容时， 同样地， 只需要事先在掩模板上对 应该电容的区域做好相应的图形。那么，在制 作显示区域的 TFT栅极层、 栅极绝缘层、 第一 ITO层、 钝化层和第二 ITO层的图形的同时， 非显示 区域的电容 C2 ' 的一个电极就可以相应地利用所述 TFT栅极层形成， 介质层就可以利用所述栅极绝缘层形成， 另一个电极就可以利用所述第 一 ITO层形成； 非显示区域的电容 C1 ' 的一个电极就可以相应地利用 该第一 ITO层形成， 介质层就可以利用钝化层形成， 另一个电极就可以 利用所述第二 ITO层形成。

需要注意的是， 本实施例中， 同样的， 在制作栅极绝缘层的图形时 候， 需要同时将过孔做出来， 以将第一 ITO层 5与 TFT栅极层 2相连， 实现两个电容并联的目的。

在图 5及图 6所述的实施例中， 因为采用的是将电容并联的方式来 进一歩减小电容的面积， 所以需要将并联的电容通过过孔连接起来。 图 5 的实施例中， 该处过孔无需增加工艺流程， 在正常制作面板时， 刻蚀 钝化层时，改变一下钝化层掩模板的图形，在 此处设计一些过孔的图形， 即可实现该处第二 ITO层与 TFT栅极层之间形成过孔的目的。而对于图 6的实施例中， 需要将第一 ITO层与 TFT栅极层连接， 对于有些具有刻 蚀栅极绝缘层的工艺的产品， 此时可以共用这个工艺流程， 将栅极绝缘 层上的过孔 7做出来； 而对于没有这一次工艺的产品， 需要增加刻蚀栅 极绝缘层的工艺， 将过孔 7做出来， 这一道工艺主要是在栅极绝缘层 2 形成以后， 第一 ITO层 5形成以前。

同样， 该实施例既可以在固化封框胶时不影响 UV透过率， 又能进 一歩在电容大小变化的情况下，减小其的所占 空间。进一歩缩小了边框。

图 7是本发明的第四实施例的电容截面图。 如图 7所示， 与图 4所 示的实施例相比， 该实施例的钝化层 3 ' 的厚度进一歩降低了。 该实施 例在形成钝化层图形的时候， 采用了半透膜（HTM掩模）， HTM的半透 光区域对应电容处的钝化层区域， 所以使得此处的钝化层能够进一歩减 薄了。

进一歩地， 相对于上述三个实施例， 在制造时， 都可以采用第四实 施例对钝化层 3 ' 进行刻蚀时使用半透膜 (HTM, half tone mask)掩模的 方法， 即在刻蚀钝化层 3 ' 时， 电容处的钝化层使用半透膜工艺， 降低 掩模透过率， 在其他地方刻蚀钝化层 3 ' 时。

此时在制作钝化层时， 采用特殊的 HTM掩模板。 此掩模板上分为 三个区域， 分别为： 完全透光区域， 完全不透光区域， 半透光区域。

有需要将该钝化层完全刻蚀去除的区域， 例如周边非显示区域需要 过孔的地方， 该区域对应掩模板上的完全透光区域； 对于电容处的钝化 层， 因为是需要此处的钝化层减薄， 但是需要有一定的保留， 所以对应 掩模板上的半透光区域。 对于其他地方需要完全保留钝化层的地方， 例 如显示区域， 需要对应掩模板上的完全不透光区域。

在用掩模板形成相应的光刻胶图形后， 进行钝化层的刻蚀时， 首先 在需要完全刻蚀去除的地方进行刻蚀， 一般采用干法刻蚀， 将此处的钝 化层完全除去。 然后， 进行光刻胶的厚度减薄， 将对应半透光区域的光 刻胶完全灰化掉， 此时完全不透光区域的光刻胶还有一定高度的 保留。 此时再对半透光区域的钝化层进行刻蚀， 通过选择刻蚀的时间 （例如， 将刻蚀时间缩小为完全透光区域的一半， 等等）， 从而达到减小电容处 的 PVX厚度的效果， 从而达到减小第一 ITO层与第二 ITO层之间的绝 缘层的目的， 进一歩可以将电容的面积做小。 此处由于是半透膜工艺， 该处的钝化层 3 ' 厚度只是减少而不会被 完全刻蚀掉， 这样该处的钝化层 3 ' 厚度降低， 电容的两极板间的距离 减小， 这样电容不变的情况下， 电容面积可以进一歩减小。

综上所述， 本发明通过优化移位寄存器的电容设计， 减小该移位寄 存器所占的空间， 对窄边框液晶显示器尤为重要， 本发明可以只要用原 有电容所占空间的 10%左右即可实现相同的电容大小， 可节约 9000-900000 μπι ² 的电容面积。

本发明还提供一种阵列基板， 其包括上述实施例中的电容。

本发明还提供一种移位寄存器单元及栅极驱动 器， 其包括上述实施 例中的电容。

本发明还提供一种显示装置， 具体地， 所述显示装置可以为液晶显 示装置， 例如液晶面板、 液晶电视、 手机、 液晶显示器等， 其包括彩膜 基板、 以及上述实施例中的阵列基板； 除了液晶显示装置， 所述显示装 置还可以是其他类型的显示装置， 比如电子阅读器等， 其不包括彩膜基 板， 但是包括上述实施例中的电容和栅极驱动器。 所述显示装置还可以 包括有机电致发光显示器， 其包括上述实施例中的电容和栅极驱动器。

以上所述的具体实施例， 对本发明的目的、 技术方案和有益效果进 行了进一歩详细说明， 应理解的是， 以上所述仅为本发明的具体实施例 而已， 并不用于限制本发明， 凡在本发明的精神和原则之内， 所做的任 何修改、 等同替换、 改进等， 均应包含在本发明的保护范围之内。