以下、図2に示すチップ素子の構成例に基 づいて本発明を説明する。同図(A)はチップ素 子の正面図であり、同図(B)は同図(A)に示すB-B 断面図である。以下で示すチップ素子は、さ らに図示していないパッケージ基板や実装基 板に実装され、金ワイヤのボンディングによ りボンディング用電極がパッケージ基板や実 装基板の入出力パッドに接続される。なお、 パッケージ基板に実装される場合にはチップ 素子を覆うように金属カバーが設けられ、さ らに大規模な実装基板に表面実装されること になる。

 チップ素子1は、本発明の基体である小型 直方体状の誘電体基板10を備える。誘電体基� ��10は、酸化チタン等のセラミックの誘電体� �らなり、比誘電率が約110で、基板厚みは300μ m、図示する横方向の寸法が約1.4mm、主面の短 手方向寸法が約1.3mmの基板である。

 誘電体基板10の裏主面には、全面に接地� �極13を形成している。この裏主面は、実装基 板やパッケージ基板に配置される実装面であ る。接地電極13は電極厚みが約12μmの銀電極� �複数のメッキ層とからなる。複数のメッキ� �は、銀電極上にニッケルを主成分とするニ� �ケルメッキ層を形成し、そのニッケルメッ� �層上にさらにパラジウムを主成分とするパ� �ジウムメッキ層を形成し、さらにその上に� �を主成分とする金メッキ層を形成したもの� �ある。なお、この接地電極13の詳細な製造工 程および構成については、本発明の本質とは 関わらないため詳細な説明は省くが、一般的 な工程および構成を採用することができる。

 誘電体基板10の表主面には、全体としてS� ��状にパターン化した主面電極12を形成して� �る。この主面電極12は、本発明の電極パター ンであり、電極厚み約5μmの銀電極である。� �の主面電極12は、電極精度を改善するために 、感光性材に金属銀粉末を分散させた感光性 銀電極ペーストを塗布し、乾燥、感光により 感光性材を固化して、現像するフォトリソグ ラフィプロセスにより高精度にパターンを形 成し、その後、焼成してなる。

 なお、誘電体基板10の中央付近には、レ� �ザ加工やブラスト加工により主面間を貫通� �る貫通孔を設け、貫通孔内に銀電極ペース� �を充填形成したスルーホール11を設けている 。このスルーホール11を介して、主面電極12� �接地電極13に導通する。主面電極12は、スル� ��ホール11を中心に互いに逆方向に巻いたス� �イラル状の2つのマイクロストリップ線路12A, 12Bを構成している。このマイクロストリップ 線路12A,12Bは、スルーホール11を共通の短絡端 としていて、それぞれ一端短絡、一端開放の 1/4波長共振器の共振線路を構成している。こ の2つの1/4波長共振器はスルーホール11のイン ダクタンス成分を介して結合し、フィルタを 構成している。

 誘電体基板10と主面電極12との表層側には 、本発明の絶縁膜であるガラス層20を厚み15μ m以上として形成している。このガラス層20は 、結晶性SiO2や硼珪酸ガラスなどのケイ酸系� �ラスを主成分としている。このガラス層20の 成分は、後述するボンディング用電極21A,21B� �複数のメッキ層の成分に対して非メッキ性� �有する。ガラス層20の、誘電体基板10のスル� ��ホール11両脇の主面電極12上には、2つの開� �22A,22Bを設け、開口22A,22B内にボンディング用 電極21A,21Bを設けている。開口22A,22B下に位置� ��る(露出する)主面電極が、本発明の下地電� �を構成する。これらの開口22A,22Bの形成精度� ��改善するため、ガラス層20は感光性材を含� �感光性ガラスペーストを誘電体基板10に塗布 し、乾燥、感光により感光性材を固化して、 現像するフォトリソグラフィプロセスにより パターンを高精度に形成し、その後、焼成す ることで形成している。このガラス層20によ� ��て、表主面電極パターンを機械的に保護す� ��とともにフィルタの耐候性を向上させるこ� ��ができる。なお、ガラス層20の各種寸法は� �誘電体基板10とガラス層20との密着度や耐環� ��性、周波数特性などを考慮して適宜設定す� ��ばよい。

 ガラス層20の2つの開口22A,22B内には、開口 22A,22B下の主面電極12と導通するボンディング 用電極21A,21Bを設けている。これらのボンデ� �ング用電極21A,21Bは複数のメッキ層を形成し� ��ものである。具体的には、主面電極12と導� �する最下層に、ニッケルを主成分とする約3� �m厚のニッケルメッキ層を無電解メッキによ� ��形成し、ニッケルメッキの上層に、パラジ� ��ムを主成分とする約0.1μm厚のパラジウムメ� ��キ層を無電解メッキにより形成し、パラジ� ��ムメッキの上層に、金ワイヤ50A,50Bとの接続 性を高めるために金を主成分とする約0.1μm厚 の金メッキ層を無電解メッキにより形成して いる。ここではニッケルメッキ層が本発明の 下地メッキ層である。なお、ここでは下地メ ッキ層としてニッケルメッキ層を設けるとと もに、主面電極12に対して触媒等を用いて適� ��な表面処理を施すことで、主面電極12とニ� �ケルメッキ層との間にメッキ性を与える。� �お、下地メッキ層および主面電極は、良好� �メッキ性が得られるような成分であれば好� �であり、上記パラジウムメッキ層は除いて� �よく、パラジウムメッキ層に替えて他のメ� �キ層を設けてもよい。ここで用いた各メッ� �層の主成分は、いずれもガラス層20に対して メッキ性がないものであるが、ガラス層20に� ��してメッキ性がないものであれば他のどの� ��うな主成分を用いてもよい。

 ボンディング用電極21A,21Bにはそれぞれ、 金ワイヤ50A,50Bがボンディングされる。これ� �金ワイヤ50A,50Bは高周波信号の入出力端子で� ��る実装基板の入出力パッド(不図示)に接続� �る。金ワイヤ50A,50Bは、ボンディング用電極2 1A,21Bにボンディングすることで、主面電極12� ��よるマイクロストリップ線路12A,12Bに対して タップ結合することになる。

 なお図示していないが、誘電体基板10の� �面には何の電極も設けていない。

 以上のように、ガラス層20に複数のメッ� �層に対しての非メッキ性を付与しているの� �、ボンディング用電極をメッキ処理により� �成しても、ガラス層20上にメッキ層が形成さ れることがない。また、複数のメッキ層によ りボンディング用電極を構成することで、各 メッキ層間の密着性を向上させるとともに、 主面電極との接続性と金ワイヤとの接続性を ともに良好なものにしている。

 ここでは、主面電極として銀を主成分と� ��る例を説明したが、銀ではなく、安価で導� ��率の高い他の成分、例えば銅やアルミニウ� ��、銀-パラジウム合金などを主成分とする電 極を用いてもよい。この場合、ボンディング 用電極の複数のメッキ層の成分を適切に設定 し、表面処理を適切に実施することで、主面 電極の成分がどのようなものであっても本発 明を実施することが可能になる。

 以上の構成のフィルタ素子は、図3に示す工 程を経て製造される。
(S1)まず、いずれの面にも電極を形成してい� �い誘電体親基板を用意する。
(S2)次に、上記親基板に対して、裏主面側に� �電体ペーストをスクリーン印刷し、焼成を� �て接地電極および端子電極を形成する。
(S3)次に、親基板に対して、表主面側に感光� �銀電極ペーストを印刷し、露光、現像する� �ォトリソグラフィプロセスによりパターン� �形成し、その後、焼成して各主面電極を形� �する。
(S4)次に、親基板の表主面側に絶縁性材を主� �分とし感光性材を添加した感光性ガラスペ� �ストを印刷し、フォトマスクを用いて前記� �ーストを露光し、固化していない前記ペー� �トを除去して開口を設ける現像を行うフォ� �リソグラフィプロセスによりパターンを形� �し、その後、焼成を経てガラス層を形成す� �。なお、この工程に用いる露光装置などは� �上記主面電極の形成工程で用いたものとす� �。これにより、露光装置などを複数用意す� �必要が無くなり製造コストの削減が可能に� �る。
(S5)次に、親基板の表主面側全体を複数回、� �ッキ液を異ならせながらメッキ浴する。最� �にメッキ浴に用いるメッキ液は、銀電極に� �してメッキ性があり、ガラス層に対してメ� �キ性のないニッケルを主成分とするものと� �る。また、最後にメッキ浴に用いるメッキ� �は、金ワイヤとのボンディング性に優れ、� �ラス層に対してメッキ性のない金を主成分� �するものとする。

(S6)次に、上記のようにして構成した親基� �からダイシングなどにより多数の素体を切� �出し、チップ素子を製造する。

 以上のように、このチップ素子を製造す� ��ことで、チップ素子の親基板にメッキ浴に� ��いて付着するメッキ液が、略ガラス層の開� ��内だけでメッキ層となり、メッキ層の形成� ��積及び含有金属の使用量を低減でき、この� ��ッキ層のための原料コストを低減できる。

 また、その際に特にレジスト処理が不要� ��なり、その処理コストやレジスト原料コス� ��を低減できる。このようにレジスト処理を� ��要とせずに、フォトリソグラフィプロセス� ��よりボンディング用電極のパターン精度を� ��めることができ、チップ素子の高性能化が� ��める。

 次に、チップ素子の他の構成例について� ��4に基づいて説明する。同図(A)はチップ素子 の正面図であり、同図(B)は同図(A)に示すB-B断 面図である。以下の説明では、上述の構成例 と同一の構成では、場合によっては説明を省 く。

 チップ素子51は、本発明の基板である小� �直方体状の誘電体基板60を備える。誘電体基 板60の裏主面には、全面に接地電極63を形成� �ている。誘電体基板60の表主面には、全体と してS字状にパターン化した主面電極62を形成 している。又、誘電体基板60には、その中央� ��近にスルーホール61を設けている。主面電� �62は、互いに逆方向に巻いたスパイラル状の 2つのマイクロストリップ線路62A,62Bを構成し� ��いる。

 誘電体基板60と主面電極62との表層側には 、本発明の絶縁膜であるガラス層70を形成し� ��いる。このガラス層70は、結晶性SiO2や硼珪� ��ガラスなどのケイ酸系ガラスを主成分とし� ��いる。このガラス層70の成分は、後述する� �ンディング用電極71A,71Bの複数のメッキ層の� ��分に対して非メッキ性を有する。ガラス層7 0の、スルーホール61両脇の主面電極62上には� ��2つの開口72A,72Bを設けている。

 ガラス層70の2つの開口72A,72B内には、非感 光性の銀電極ペーストを充填し、乾燥、焼成 する工程により銀電極を形成している。また 、ガラス層70上の、開口72A,72B周囲には、矩形 で開口72A,72Bよりも大きなサイズの銀電極を� �感光性の銀ペーストのフォトリソグラフィ� �ロセスによりパターン形成している。この� �ラス層70上の、開口72A,72B周囲に設けた銀電� �が、本発明の下地電極73A,73Bである。なお、� ��口72A,72B内の銀電極は、上述のように下地電 極73A,73Bとは別の工程で形成してもよいが、� �地電極73A,73Bと同時に、感光性の銀電極ペー� ��トを開口内に充填して形成してもよい。

 下地電極73A,73B上には、複数のメッキ層を 形成してボンディング用電極71A,71Bを構成し� �いる。したがって、ボンディング用電極71A,7 1Bは開口72A,72B下の主面電極62と導通する。ボ� ��ディング用電極71A,71Bの、下地電極73A,73Bと� �する最下層には、本発明の下地メッキ層で� �るニッケルメッキ層を約3μm形成し、ニッケ� ��メッキの上層にはパラジウムメッキ層を約0 .1μm形成し、パラジウムメッキの上層には金� ��ッキ層を約0.1μm形成している。このように� ��て複数層のメッキ層を設けることで、各メ� ��キ層間の密着性を向上させている。

 なお、ここでは下地メッキ層としてニッ� ��ルメッキ層を設けるとともに、下地電極73A, 73Bに対して触媒等を用いて適切な表面処理を 施すことで、下地電極73A,73Bとニッケルメッ� �層との間にメッキ性を与える。なお、下地� �ッキ層および下地電極73A,73Bは、良好なメッ� ��性が得られるような成分であれば好適であ� ��、上記パラジウムメッキ層は除いてもよく� ��パラジウムメッキ層に替えて他のメッキ層� ��設けてもよい。ここで用いた各メッキ層の� ��成分は、いずれもガラス層70に対してメッ� �性がないものであるが、ガラス層70に対して メッキ性がないものであれば他のどのような 主成分を用いてもよい。

 ボンディング用電極71A,71Bにはそれぞれ、 高周波信号の入出力端子である実装基板の入 出力パッド(不図示)に接続された金ワイヤが� ��ンディングされることになる。これにより� ��主面電極62によるマイクロストリップ線路62 A,62Bに対して金ワイヤがタップ結合すること� ��なる。

 以上のように、ガラス層70に複数のメッ� �層に対しての非メッキ性を付与しているの� �、ボンディング用電極71A,71Bをメッキ処理に� ��り形成することができる。また、ボンディ� ��グ用電極71A,71Bを複数のメッキ層とすること で、各メッキ層間の密着性を向上させるとと もに、主面電極62との接続性と金ワイヤとの� ��続性をともに良好なものにしている。

 このような構成のチップ素子を製造する� ��合には、チップ素子の親基板にメッキ浴に� ��り付着するメッキ液が、略ガラス層の表主� ��に設けた下地電極上でだけメッキ層をなし� ��メッキ層の形成面積及び含有金属の使用量� ��低減でき、このメッキ層のための原料コス� ��を低減できる。

 また、その際に特にレジスト処理が不要� ��なり、その処理コストやレジスト原料コス� ��を低減できる。このようにレジスト処理を� ��要とせずに、フォトリソグラフィプロセス� ��よりボンディング用電極のパターン精度を� ��めることができ、チップ素子の高性能化が� ��める。

 ここで、このチップ素子に設けられるマ� ��クロストリップ線路62A,62Bによるフィルタの 等価回路図を図5に示す。

 マイクロストリップ線路62A,62Bは、共通の 短絡端であるスルーホールを介してチップ素 子の裏主面に設けた接地電極に接続される。 したがって、マイクロストリップ線路62A,62B� �接続点P1は、スルーホールの誘導性成分Lw3と 抵抗成分R1とを介して接地される。マイクロ� ��トリップ線路62Aは、等価的に伝送線路LsA1と 伝送線路LsA2とからなり、マイクロストリッ� �線路62Bは、伝送線路LsB1と伝送線路LsB2とから なる。伝送線路LsA1およびLsA2、伝送線路LsB1お よびLsB2は、ガラス層の開口が形成された位� �である接続点P2およびP3により分けられ、接� ��点P2,P3は実装基板側の入出力端子I/Oに、ボ� �ディング用電極および金ワイヤの誘導性成� �Lw1,Lw2を介して接続される。

 このように、このチップ素子のフィルタ� ��価回路は構成される。この構成では、ガラ� ��層の開口に導電体を設けて、その導電体に� ��ンディング用電極と金ワイヤとを接続する� ��で、接続点P2およびP3は、ガラス層の開口が 形成された位置となる。

 一方、ガラス層の開口に導電体を設けず� ��主面電極上に直接、金ワイヤをボンディン� ��する従来構成では、ボンディング位置がそ� ��まま接続点P2およびP3となってしまう。ボン ディング工程の性質上、金ワイヤのボンディ ング位置には精度誤差が存在するので、主面 電極上の金ワイヤのボンディング位置に誤差 が有れば、接続点P2およびP3がずれて伝送線� �LsA1およびLsA2、伝送線路LsB1およびLsB2が不定� ��なる。このように従来構成では、ボンディ� ��グ位置の誤差による影響がフィルタ特性に� ��よんでしまうことになる。その場合、この� ��ィルタの入出力インピーダンスにばらつき� ��生じることになる。

 このように従来構成では問題が生じるが� ��一方、本実施形態のチップ素子の構成のよ� ��に、開口に導電体を設け、導電体に接続し� ��ボンディング用電極に対して、金ワイヤを� ��ンディングするようにする場合には、接続� ��P2およびP3のボンディング位置によるずれが 低減され、フィルタ特性に影響がおよぶこと が殆ど無い。これにより、タップ接続の接続 位置にずれが生じることが殆ど無くなり、こ のフィルタの入出力インピーダンスに生じる ばらつきが低減する。

 次に、図6に示すチップ素子の他の構成例 に基づいて本発明を説明する。同図はチップ 素子の断面図である。以下の説明では、上述 の構成例と同一の構成では、場合によっては 説明を省く。

 このチップ素子は、ガラス層を複数層に� ��成し、ボンディング用電極の位置を、主面� ��極のパターンによらずに設定したものであ� ��。

 チップ素子81は、小型直方体状の誘電体� �板80を備える。誘電体基板80の裏主面には、� ��面に接地電極83を形成している。誘電体基� �80の表主面には、主面電極82を形成している� ��

 誘電体基板80と主面電極82との表層側には 、ガラス層90を形成している。このガラス層9 0は、結晶性SiO2および硼珪酸ガラスを主成分� ��している。主面電極82上のガラス層90には、 開口を設けている。ガラス層90の開口内と、� ��口の周囲には、非感光性の銀電極ペースト� ��印刷し、乾燥、焼成する工程により銀電極� ��形成している。

 ガラス層90の表層側には、さらに本発明� �絶縁膜であるガラス層95を形成している。こ のガラス層95は、結晶性SiO2および硼珪酸ガラ スを主成分としている。ガラス層90の銀電極9 2上のガラス層95には開口97を設けている。開� ��97下に位置する(露出する)銀電極92が、本発� ��の下地電極を構成する。ガラス層95の開口97 内には、複数のメッキ層が形成されていて、 複数のメッキ層がボンディング用電極96を構� ��している。このボンディング用電極96は主� �電極82と導通する。ガラス層95の開口97下の� �電極と接する最下層にはニッケルメッキ層� �約3μm形成し、ニッケルメッキの上層にはパ� ��ジウムメッキ層を約0.1μm形成し、パラジウ� ��メッキの上層には金メッキを約0.1μm形成し� ��いる。このようにして複数層のメッキ層を� ��けることで、各メッキ層間の密着性を向上� ��せている。

 以上のように、このチップ素子を製造す� ��ことで、チップ素子の親基板にメッキ浴に� ��いて付着するメッキ液が、略ガラス層の表� ��面に設けた銀電極上だけでメッキ層を形成� ��、メッキ層の形成面積及び含有金属の使用� ��を低減でき、このメッキ層のための原料コ� ��トを低減できる。

 なお、上記した各実施形態での電極パタ� ��ンの構成は製品仕様に応じた、どのような� ��状であっても良い。本発明は上記構成以外� ��あっても適用でき、多様なチップ素子に採� ��できる。