本发明属于微电子技术领域，具体涉及一种用 于检测防伪标识的芯片式 磁传感器。 背景技术

电流、 应力应变、 温度以及光等外界因素的变化能够产生磁场， 这种磁 场能够引起磁敏元件的磁性能发生变化。将磁 敏元件的磁性能变化量转换成 电信号， 测量该电信号即可获知被测区域是否存在能够 产生磁场的电流、应 力应变、 温度或光等。 磁传感器是利用磁敏元件的上述特性发展起来 的测量 装置， 被广泛应用于金融、 航空、 航天、 微电子， 地质探矿、 医学成像、信 息采集及军事等领域。

在工业领域，应用最广泛的磁传感器是线圈式 磁传感器， 即以线圈为磁 敏元件。 图 1为目前金融领域采用的磁传感器的结构图。 如图 1所示， 磁传 感器包括外壳 101、 线圈 109和印制电路板 113 , 在外壳 101顶端设有一开 口 103。在磁芯 ] 05a、 105b领端的中央位置设有一狭小磁隙 107,磁芯 105a、 105b通过支架 111固定于外壳 101 内,而且其顶端从外壳 101的开口 103伸 出。 在磁芯 105a、 105b的底端缠绕有多匝线圈， 线圈 109与印制电路板 113 相连， 印制电路板 113通过焊针 114a, 114 与设于屏蔽外壳 101外部的其 它部件连接。 在验鈔时， 钞票磁性油墨条或磁性金属条从磁芯 105a、 105b 的顶端划过，磁隙 107使得在线圈 109内产生与钞票磁性油墨条或磁性金属 条磁场强度比例对应的感生电动势， 根据该感生电动势即可辨別妙票的真 伪。

随着市场需求的变化， 磁传感器逐渐向小型化和集成化发展。 线圈式磁 传感器体积大、 重量重， 而且响应慢、 分辨率低、 灵敏度低和可靠性差。 更 重要的是， 线圈式磁传感器的抗干扰能力差， 容易受外界其它磁场的干扰， 降低了磁传感器的可靠性。 换言之， 现有的线圈式磁传感器已无法满足市场 对磁传感器的上述需求， 因而急需开发一种抗干扰能力强、 体积小、 易集成 且灵敏度高的磁传感器。 发明内容

本发明要解.决的技术问题就是针对磁传感器� �存在的上述缺陷，提供一 种芯片式磁传感器及其制作方法，其抗干扰能 力强， 而且体积小、灵敏度高> 易于集成。

为此， 本发明提供一种芯片式磁传感器， 包括:

芯片，用于基于所感应到的被测物体内的防伪 标识的磁信号而产生 差分信号；

线路板， 所述芯片固定于所述线路板， 且所述芯片的输出端与设于 所述线路板的布线电连接；

抗干扰装置， 在所述抗干扰装置上构造有磁真空区域， 所述芯片置 于所述磁真空区域， 且所述芯片的感应面朝向所述被测物体。

其中， 所述抗干扰装置包括永磁材料制作的永磁本体 ， 在所述永磁 本体上构造有多个凸部，所述多个凸部沿所述 永磁本体的周向分布且自 所述永磁本体朝向所述被测物体侧延伸，所述 磁真空区域形成于所述凸 部之间。

其中， 多个所述凸部沿所述永磁本体的周向均匀地分 布。

其中， 所述凸部沿所述永磁本体的周向连续分布。

其中， 在所述 HJ部内的相对侧设有多个齿部， 所述多个齿部间隔设置， 两个相邻的所述齿部之间形成磁真空子区域。

其中，在所述凹部和所述齿部的表面设有薄膜 层，所述薄膜层采用金属、 非金属或气体形成。 其中， 所述芯片和所述线路板置于所述凸部之间的磁 真空子区域。 其中，在所述线路板上设有与所述凸部相配合 的线路板通孔， 所述凸部 自所述线路板的一侧穿过所述线路板通孔并从 所述线路板的另一侧伸出， 所 述凸部的顶端与所述芯片的感应面齐平或高于 所述芯片的感应面。

其中， 所述抗千扰装置包括永磁材料制作的永磁本体 ， 在所述永磁本体 内设有永磁本体通孔， 所述磁真空区域形成于所述永磁本体通孔内， 所述永 磁本体通孔的一端与所述被测物体相对， 所述芯片和所述线路板置于所述永 永磁本体的表面。

其中， 所述永磁本体采用铁氧体、 坡莫合金或矽钢片制作； 或者， 所述 永磁本体采用钕铁硼、 钐钴或铝镍钴制作， 或者采用金属材料、 非金属材料 制作， 并在其外表面增加镍铁或坡莫合金的镀层。

其中，所述抗干扰装置包括绕组和电源，所述 电源为所述绕组提供电能， 所述磁真空区域形成于所述绕组的内侧， 所述绕组的端部与所述被测物体相 对。

其中， 所述抗干扰装置包括磁场发生单元和导磁单元 ， 所述磁场发生单 元用于产生磁场； 所述导磁单元设置在所述磁场发生单元产生的 磁场范围 内， 所述磁真空区域形成于所述导磁单元内。

其中， 所述导磁单元包括导磁材料制作的导磁本体， 在所述导磁本 体上设有多个凸部，所述多个凸部沿所述导磁 本体的周向分布且自所述 导磁本体朝向所述被测物体侧延伸，所述磁真 空区域形成于所述凸部之 间。

其中， 在所述导磁本体上构造有两个相对设置的凸部 ， 所述芯片置 于所述两个凸部之间。

其中， 所述凸部沿所述导磁本体的周向连续分布。

其中， 所述芯片和所述线路板置于所述凸部之间。 其中， 在所述线路板上设有与所述凸部相配合的线路 板通孔， 所述导磁 单元的凸部自所述线路板的一侧穿过所述线路 板通孔并从所述线路板的另 一侧伸出， 所述凸部的顶端与所述芯片的感应面齐平或高 于所述芯片的感应 面。

其中， 所述导磁单元包括导磁材料制作的导磁本体， 在所述导磁本体内 设有导磁本体通孔， 所述磁真空区域形成于所述导磁本体通孔内， 所述导磁 本体通孔的一端与所述被测物体相对， 所述芯片和所述线路板置于所述通孔 表面。

其中， 所述磁场发生单元为采用铁氧体、坡莫合金或 矽钢片制作的永磁 体。

其中， 所述磁场发生单元包括绕组和电源， 所述电源为所述绕组提供电 能； 所述导磁单元设于所述绕组的内部或所述绕组 的端部。

其中， 在所述磁真空区域充入含有磁微粒的气体， 所述含有磁微粒的气 体在所述磁真空区域流动形成磁涡流。

其中， 所述芯片包括至少一对磁敏感薄膜以及与所述 磁敏感薄膜电 连接的芯片焊盘，所述至少一对磁敏感薄膜借 助所述芯片焊盘和所述线 路板上的布线构成惠斯通电桥电路。

其中，在所述磁敏感薄膜的长度方向上设有 n个用于分段抑制所述磁敏 感薄膜的退磁场的抑制单元， 所述抑制单元间隔设置于所述磁敏感薄膜的表 面和 /或内部， 其中， 11为> 2的整数。

其中， 所述抑制单元为采用导电材料制作。

其中， 所述磁敏感薄膜为霍尔效应薄膜、 各向异性磁电阻薄膜 巨磁电 阻薄膜、 隧道磁电阻薄膜、 巨磁阻抗薄膜或巨霍尔效应薄膜。

其中， 芯片式磁传感器还包括壳体、 处理单元和焊针， 其中， 所述处理单元用于根据所述差分信号识别所述 防伪标识； 所述芯片和所述线路板设于所述壳体内；所述 处理单元设于所述壳体内 或设于所述壳体外；

所述焊针与所述线路板上的布线电连接，所述 焊针用于信号的传输和支 撑所述壳体。

其中， 所述线路板为硬质树脂材料基质线路板或柔性 基质线路板。 其中， 在所述壳体上设有导磁孔， 所述芯片与所述导磁孔相对。

其中， 所述壳体采用铜、 铁或塑料制作。

其中， 所述壳体采用坡莫合金、 铁氧体或西钢片制作； 或者， 采用金属 材料或非金属材料制作， 并在其外表面设置镍铁或坡莫合金的镀层。

本发明具有以下有益效果：

本发明提供的芯片式磁传感器，其包含能够形 成磁真空区域的抗干扰装 置, 芯片置于抗干扰装置的磁真空区域， 且芯片的感应面朝向被测物体所带 有的防伪标识， 这样， 只有垂直于或接近垂直于芯片的感应面的磁力 线才能 够进入磁真空区域并被芯片感应，其它方向的 磁力线则被挡在磁真空区域的 外部， 从而在不损失灵敏度的情况下， 可以有效地抑制、 甚至消除周围环境 中的电信号或磁信号等噪声千扰， 进而可以提高磁传感器的信噪比和灵敏 度。 另外， 利用芯片作为磁敏感部件， 其体积小、 易于集成， 而且灵敏度高， 这样不仅可以使包含该磁敏感部件的磁传感器 的体积得以减小而易于集成， 而且还可以提高磁传感器的灵敏度。 附图说明

本发明上述的和 /或附加的方面和优点从下面结合附图对实施� �的描述 中将变得明显和容易理解， 其中：

图 1为目前金融领域采用的磁传感器的结构图；

图 2a为本发明实施例一提供的芯片式兹传感器的� ��构图；

图 2b为图 2a所示的芯片式磁传感器的分解图； 图 2c为图 2a所示的芯片式磁传感器中所采用的芯片的结� ��图； 图 2d为图 2a所示芯片式磁传感器中的处理单元与芯片的� ��气连接关系 图；

图 3为可应用于图 2a所示的芯片式磁传感器中的第一种抗干扰装� ��的 结构图；

图 4为图 3所示第一种抗干扰装置的磁场分布的仿真图� �

图 5a为可应用于图 2a所示的芯片式磁传感器中的第二种抗千扰装� ��的 结构图；

图 5b为可应用于图 2a所示的芯片式磁传感器中的第三种抗千扰装� ��的 结构图；

图 5c为可应用于图 2a所示的芯片式磁传感器中的第四种抗千^ L装置的 结构图；

图 5d为可应用于图 2a所示的芯片式磁传感器中的第五种抗干扰装� ��的 结构图；

图 5e为可应用于图 2a所示的芯片式磁传感器中的第六种抗干扰装� ��的 结构图；

图 5f为可应用于图 2a所示的芯片式磁传感器中的第七种抗干扰装� ��的 结构图；

图 5g为可应用于图 2a所示的芯片式磁传感器中的第八种抗千扰装� ��的 结构图；

图 6a为可应用于图 2a所示的芯片式磁传感器中的第九种抗干扰装� ��的 结构图；

图 6b为可应用于图 2a所示的芯片式磁传感器中的第十种抗千^ ΰ装置结 构图；

图 7a为本发明实施例二提供的芯片式磁传感器的� ��分结构图； 图 7b为本发明实施例三提供的芯片式磁传感器的� ��分结构图； 图 7c为本发明实施例四提供的芯片式磁传感器的� ��分结构图； 图 7d为本发明实施例五提供的芯片式磁传感器的� ��分结构图； 图 8a为本发明实施例六提供的芯片式磁传感器的� ��分结构的立体图； 图 8b为图 8a所示芯片式磁传感器的俯视图；

图 8c为图 8b中沿 A A线的截面图；

图 9为本发明实施例七提供的芯片式磁传感器的� �面图；

图 10为本发明实施例八提供的芯片式磁传感器的� ��解图；

图 11a为本发明实施例九提供的芯片式磁传感器的 立体图；

图 l ib为本发明实施例九提供的芯片式磁传感器的� ��解图；

图 12为示出本发明实施例提供的芯片式磁传感器� ��检测方式的示意 图。 具体实施方式

为使本领域的技术人员更好地理解本发明的技 术方案，下面结合附图对 本发明提供的芯片式磁传感器进行详细描述。

图 2a为本发明实施例一提供的芯片式磁传感器的� ��构图; 图 2b为图 2a所示的芯片式磁传感器的分解图。 如图 2a和图 2b所示， 芯片式磁传感器 包括壳体 11、 芯片 12、 线路板 13、 抗干扰装置 14、 焊针 15和处理单元（图 中未示出）。 其中， 芯片 12用于感应被测物体内的防伪标识， 其固定于线路 板 13。在抗干扰装置 14上设有磁真空区域， 芯片 12置于磁真空区域且芯片 12的感应面朝向被测物体。 芯片 12、 线路板 13和抗干 #u装置 14设置在壳 体 11内， 并通过焊针 15与设于壳体 11外的其它部件连接。 在壳体 11上还 可以设置接地端 18， 壳体 11通过接地端 18接地。 壳体 11采用铜、 铁或塑 料制作。

图 2c为图 2a所示的芯片式磁传感器中所采用的芯片的结� ��图。如图 2c 所示， 芯片 12包括一对磁敏感薄膜 411和与磁敏感薄膜 411电连接的芯片 焊盘 412， 即包括两条磁敏感薄膜 411 , 芯片焊盘 412设置在磁敏感薄膜 411 的端部， 芯片焊盘 412是为了便于磁敏感薄膜 411与线路板 13上的布线电 连接， 借助芯片焊盘 412和布线将磁敏感薄膜 411连成惠斯通半桥电路。 惠 斯通半桥电路能够感应外界磁信号的影响， 并产生差分电压信号（下文简称 为 "差分信号 "）。 当然， 芯片 12也可以包括两对或更多对磁敏感薄膜 411, 将磁敏感薄膜 411连接成惠斯通半桥电路或惠斯通全桥电路。 换言之， 芯片 12包括至少一对磁敏感薄膜 411 , 只要将磁敏感薄膜 411连接成惠斯通半桥 或惠斯通全桥电路即可。 其中， 磁敏感薄膜 411可以为霍尔效应薄膜、 各向 异性磁电阻薄膜、 巨磁电阻薄膜、 隧道磁电阻薄膜、 巨磁阻抗薄膜或巨霍尔 效应薄膜。

在每一磁敏感薄膜 411的长度方向上还可以间隔设置 n个抑制单元，用 于分段抑制磁敏感薄膜 411的退磁场， 其中， 11为 > 2的整数。 抑制单元采 用导电材料制作， 其设于磁敏感薄膜 411的表面和 /或内部， 使磁敏感薄膜 411 内形成短路, 从而抑制磁敏感薄膜 411的退磁场。 抑制单元可以提高芯 片 12的测量精度， 进而提高芯片式磁传感器的灵敏度和精度。

线路板 13采用印制线路板， 线路板 13与芯片 12电连接， 用于输送芯 片 12获得的差分信号。线路板 13可以为硬质树脂材料基质线路板或柔性基 质线路板。 在本实施例中， 线路板 13采用硬质树脂材料基质线路板， 芯片 12固定于线路板 13 , 芯片 12和线路板 13设于壳体 1 1 内。

处理单元用于才艮据芯片 12产生的差分信号识别防伪标识， 例如可以识 别是否存在防伪标识、 防伪标识的尺寸或防伪标识的磁场大小等。 处理单元 可以设置在壳体 11内， 如设置在线路板 13; 也可以设置在壳体 11的外部。 为滤除芯片 12输出的差分信号中的噪音， 处理单元可以包括滤波电路， 并 使滤波电路的输入端连接芯片 12的信号输出端，从而实现过滤芯片 12输出 的差分信号中的噪音的目的， 如图 2d所示。

焊针 15与线路板 13电连接， 用于传输差分信号和支撑壳体 11。 图 3为可应用于图 2a所示的芯片式磁传感器中的第一种抗干扰装� ��的 结构图。 如图 3所示， 抗干扰装置 14包括永磁材料制作的永磁本体 31， 永 磁材料可以是铁氧体、 坡莫合金或矽钢片。 在永磁本体 31的两相对端各设 有一凸部 32 , 凸部 32使得永磁本体 3 1产生的磁场分布发生变化， 即， 使永 磁本体 31产生的磁力线向凸部 32聚集， 从而使两个凸部 32之间形成磁真 空区域，磁真空区域的磁场相对于其周围的磁 场较弱，甚至接近于零。 因此， 磁真空区域也被认为是零磁区域。 芯片 12设置在两个凸部 32之间， 且芯片 12的感应面朝向被测物体。 优选地， 将芯片 12的感应面低于或齐平于凸部 32的顶端， 这样可以尽可能地将不垂直于芯片 12的感应面的磁信号屏蔽, 从而提高芯片式传感器的抗干扰能力， 进而提高芯片式传感器的可靠性。

本实施例磁真空区域被永磁本体 31产生的磁场包围， 只有垂直于凹部 33的磁力线能够进入磁真空区域。 如图 4所示， 由于受永磁本体 31产生的 磁场的影响， 外磁场 S所产生的磁力线中, 只有垂直于凹部 33的磁力线能 够进入磁真空区域 Z, 而其它方向的磁力线受永磁本体 3 ]产生的磁场的影 响而与永磁本体 31的磁力线平行， 即， 外磁场 S产生的不垂直于凹部 33的 其它方向的磁力线被永磁本体 31产生的磁场屏蔽。 本实施例中的磁真空区 域使得传感器的磁敏方向与永磁本体 31的磁场垂直或平行， 从而抑制、 甚 至消除了外界环境中的电信号和磁信号等噪声 的干扰，从而可以提高芯片式 磁传感器的抗千扰能力和信噪比。

在本实施例中， 永磁本体 31构造有两个凸部 32， 但本发明并不局限于 此。 在永磁本体 31上可以构造有更多个凸部 32 , 多个凸部 32沿永磁本体 31的周向分布， 磁真空区域形成于凸部 32之间。优选地， 多个凸部 32沿永 磁本体 31的周向均匀地分布， 且自永磁本体 31朝向被测物体侧延伸， 以获 得理想形状的磁真空区域， 这样可以减小抗千扰装置 14的体积。 如图 5a所 示， 在可应用于图 2a所示的芯片式磁传感器中的第二种抗干扰装� ��中， 在 永磁本体 31的周向均匀且对称地构造有四个凸部 32,四个凸部 32能够影响 永磁本体 31产生的磁力线的分布，并在四个凸部 32的之间形成磁真空区域。 使用时, 将永磁本体 3 1设置在壳体 1 1 内， 凸部 32朝向被测物体; 芯片 12 置于凸部 32之间的磁真空区域， 且芯片 12的感应面朝向被测物体。

图 5b为可应用于图 2a所示的芯片式磁传感器中的第三种抗干扰装� ��的 结构图。 如图 5b所示， 抗干扰装置包括永磁材抖制作的永磁本体 3 1 , 在永 磁本体 31的表面设有凹部 33 , 也就是使凸部在永磁本体的周向连续。 永磁 本体 3 1产生的磁力线朝向凸部聚集, 从而在凹部 33形成磁真空区域。 使用 时， 将永磁本体 3 1设置在壳体 1 1 内, 且凹部 33朝向被测物体。 芯片 12置 于凹部 33 , 且芯片 12的感应面朝向被测物体。优选地， 芯片 12的感应面低 于或与永磁本体 31的上表面齐平， 以尽可能地将不垂直于芯片 12的感应面 的磁信号屏蔽， 从而提高芯片式传感器的抗千扰能力， 进而提高芯片式传感 器的可靠性。

在上述实施例中，永磁本体 31的外形为长方体， 凹部 33的横向截面的 形状为圆柱和方形。 但本发明并不局限于此。 永磁本体 31的外形也可以是 正方体、 圆柱体、 锥体、 球形或上述任意两种或两种以上形状的组合体 。在 永磁本体 31的横向截面上， 凹部 33的形状也可以是圆形、 方形、 锥形或者 任意两种或两种形状的组合体。 在永磁本体 31的纵向截面上， 凹部 33的形 状也可以是圆形、 方形、 锥形或者为圆形、 方形、 锥形中任意两种形状的组 合体。 需要说明的是， 永磁本体 31的横向截面是指永磁本体 31水平截面， 永磁本体 31的纵向截面是指永磁本体 31的竖直截面。

如图 5c所示， 抗干扰装置 14包括永磁材料制作的永磁本体 31， 永磁 本体 3 1的外形为圆柱状， 在永磁本体 3 1的横向截面上， 凹部 33的形状为 圆形； 在永磁本体 31的纵向截面上， 凹部 33的形状为方形。 总之， 永磁本 体 3 1和凹部 33不论采用何种形状， 都能在凹部 33形成磁真空区域， 均属 于本发明的保护范围。

如图 5d所示， 抗干扰装置 14包括永磁材料制作的永磁本体 31， 在永 磁本体 31的上、下两个端面各设有一凹部 33，这样在永磁本体 31上可以形 成两个磁真空区域， 芯片 12通常设置在靠近被测物体一侧的磁真空区域� ��

如图 5e所示， 抗千扰装置 14包括永磁材料制作的永磁本体 31 , 在永 磁本体 3 1上设有一凹部 33 , 在凹部 33内还设有八个齿部 34 , 而且两两相 对的设置， 即, 在凹部 33内的两相对侧分别设置有四个齿部 34， 四个齿部 34间隔设置，从而将凹部 33分割成五个子区域。永磁本体 3 1的磁力线穿过 齿部 34形成磁场梳， 并在凹部 33形成多个磁真子空区域。 使用时， 将芯片 1 2设置于齿部 34与齿部 34相对的区域,或者置于两个相邻的齿部 34之间。

齿部 34可以通过以下方式获得： 其一， 直接在永磁本体 31加工出齿部 34 , 这时， 齿部 34和永磁本体 31为一体结构。 其二， 先加工出齿部 34,然 后将齿部 34通过焊接或其他固定连接手段固定在凹部 33内， 齿部 34可以 采用金属、 金属氧化物、 非金属、 非金属氧化物或非金属氧化物外加镀层制 作， 镀层可采用金、 银、 铜、 铁、 锡或其氧化物制作； 或在齿部 34的表面 外加镀层。 其三， 齿部 34可以由气体形成， 即, 利用气体在凹部 33内旋转 流动而形成磁涡流， 从而形成如齿部 34形状的磁场梳， 气体可以是空气或 含有磁微粒的气体。

在本实施例中， 当齿部 34采用非气体材料获得时， 在 部 33和齿部 34的表面还设置有薄膜层 （图中未示出）， 薄膜层采用金属、 非金属或气体 形成。 薄膜层用以改善磁真空区域和弱磁区域的磁场 分布， 从而在凹部 33 形成理想的磁真空区域， 进而在不影响灵敏度的情况下， 有效地屏蔽外在电 信号和磁信号等噪声信号， 提高芯片式磁传感器的可靠性。

图 5f可应用于图 2a所示的芯片式磁传感器中的第七种抗干 4尤装置的结 构图。 如图 5f所示， 抗干扰装置 14包括永磁材料制作的永磁本体 31， 在永 磁本体 3 1上构造有永磁本体通孔 35 ,永磁本体 3 1的磁力线从永磁本体通孔 35周围的永磁本体 31穿过， 从而在永磁本体通孔 35内形成磁真空区域。永 磁本体通孔 35可以纵向贯穿永磁本体 31， 如图 5f所示。 永磁本体通孔 35 也可以橫向贯穿永磁本体 31。 使用时， 使永磁本体通孔 35的一端与被测物 体相对, 将芯片 12固定于永磁本体通孔 35内， 并尽量靠近被测物体。 优选 地， 芯片 12的感应面低于永磁本体 31的顶端， 这样可以尽可能地屏蔽不垂 直于芯片 12感应面的磁信号， 从而提高芯片式传感器的抗干扰能力， 进而 提高芯片式传感器的可靠性。

作为图 5f所示抗干扰装置的变型， 抗干扰装置 14包括永磁材料制作的 永磁本体 31，永磁本体 31的形状为环状，永磁本体 31的中间位置为磁真空 区域。 使用时， 将芯片 12嵌套在永磁本体 31的中间， 如图 5g。

图 6a为可应用于图 2a所示的芯片式磁传感器中的第九种抗千扰装� ��的 结构图。 如图 6a所示， 抗干扰装置 14包括绕组 61和电源 （图中未示出）， 电源为绕组 61提供电能， 以使绕组 61产生感生磁场。 才艮据安培法则， 通电 导线周围存在环形磁场， 该环形磁场沿环形绕组 61分布并呈近似涡流状， 因此， 在环形绕组 61的内侧（即， 环形绕組 61所环绕的区域内， 例如环形 绕组 61的中心轴线区域）形成磁真空区域。 使用时， 将芯片 12设置在环形 绕组 61的中心区域，被测物体设置在环形绕组 61的端部。 由于环形绕组 61 形成的感生磁场可以有效地抑制周围环境中电 噪声和 /或磁噪声，从而提高芯 片式磁传感器的灵敏度和信噪比。 需要说明的是， 环形绕组 61的端部指的 是环形绕组 61上的与该环形绕组 61中心轴线相垂直的端面。

在本实施例中， 环形绕组 61为采用单根导线以螺旋方式在同一平面绕 制而成的平面结构的线圈, 该绕制而成的线圈可以为一匝， 如图 6a所示； 当然也可以为多匝。 绕组 61也可以为采用多根导线以螺旋方式在同一平� �� 绕制而成的平面结构的线圈， 如图 6b所示。 当然， 绕组 61也可以为采用单 根导线以螺旋方式绕制而成的立体结构（三维 结构）的线圈； 或者为采用多 根导线以螺旋方式绕制而成的立体结构的线圈 。

在本实施例中， 在线圈内还可以设置铁芯 （图中未示出）， 铁芯可以采 用钕铁硼、 钐钴、 铝镍钴或铁氧体制作。 铁芯的形状可以采用如上述实施例 所述永磁本体的形状， 在此不再赘述。 铁芯不仅可以优化绕组 61的磁力线 的分布， 建立一个稳定的磁真空区域， 提高芯片式磁传感器的抗干扰能力； 而且用于支撑芯片 12 , 有利于芯片式磁传感器的装配。 使用时, 芯片 12可 以设置于铁芯的凹部或通孔， 或者设置在两个凸部之间， 而且芯片 12的感 应面低于铁芯的表面， 以尽可能地屏蔽不垂直于芯片 12的感应面的磁信号； 从而提高芯片式传感器的抗干扰能力， 进而提高芯片式传感器的可靠性。

图 7a为本发明实施例二提供的芯片式磁传感器的� ��分结构图。 如图 7a 所示， 抗干扰装置 14包括磁场发生单元 71和导磁单元 72， 磁场发生单元 7 1用于产生磁场: 导磁单元 72叠置于磁场发生单元 71的顶部。 优选地，将 导磁单元 72设置在磁场发生单元 71磁场较强的区域， 但在实际应用中， 只 要将导磁单元 72设置在磁场发生单元 71产生的磁场范围内即可。磁真空区 域形成于导磁单元 72内。

磁场发生单元 71为铁氧体、 坡莫合金或矽钢片制作的永磁体。 导磁单 元 72包括导磁材料制作的导磁本体 74, 在导磁本体 74两相对端设有凸部 73， 凸部 73使得导磁本体 74的磁力线分布发生变化， 即， 导磁本体 74产 生的磁力线穿过凸部 73区域， 使得两个凸部 73之间形成磁真空， 磁真空区 域的磁场相对于周围的磁场较弱， 甚至接近于零。 因此， 磁真空区域也被认 为是零磁区域。

使用时， 芯片 12和线路板 13设置在两个凸部 73之间， 且芯片 12的感 应面朝向被测物体。 优选地， 使芯片 12的感应面低于凸部 73的顶端， 这样 可以尽可能地屏蔽不垂直于芯片 12感应面的磁信号， 从而可以提高芯片式 传感器的抗干扰能力， 进而提高芯片式传感器的可靠性。

在本实施例中， 导磁本体 74的两相对端各构造有一个凸部 73， 然而本 发明并不局限于此。 在导磁本体 74上可以构造有多个凸部 73 , 多个凸部 73 形成于凸部 73之间。 使用时， 凸部 73的一端朝向被测物体设置， 芯片 12 和线路板 13设于凸部 73之间。

图 7b为本发明实施例三提供的芯片式磁传感器的� ��部分结构图。 如图 7b所示, 抗干扰装置包括磁场发生单元 71和导磁单元 72 , 其中， 磁场发生 单元 71为采用铁氧体、 坡莫合金或矽钢片制作的永磁体。 导磁单元 72包括 导磁材料制作的导磁本体 74, 在导磁本体 74的表面构造有凹部 75 , 即， 凸 部在导磁本体 74的周向连续分布， 磁真空区域形成于凹部 75。 使用时， 导 磁本体 74置于磁场发生单元 71的顶部， 而且凹部 75朝向被测物体。 芯片 12置于凹部 75所在的平面上， 优选芯片 12的感应面低于导磁本体 74的上 表面， 这样可以尽可能地屏蔽不垂直于芯片 12的感应面的磁信号， 从而提 高芯片式传感器的抗千扰能力， 进而提高芯片式传感器的可靠性。

图 7c为本发明实施例四提供的芯片式磁传感器的� ��分结构图。 如图 7c 所示，导磁单元 72包括导磁材料制作的导磁本体 74,在导磁本体 74内设有 导磁本体通孔 76, 磁真空区域形成于导磁本体通孔 76内。 使用时， 导磁本 体通孔 76的一端与被测物体相对， 芯片 12置于导磁本体通孔 76内， 优选 地， 芯片 12的感应面低于导磁本体 74的上表面， 这样可以尽可能地屏蔽不 垂直于芯片 12的感应面的磁信号， 从而提高芯片式传感器的抗干扰能力， 进而提高芯片式传感器的可靠性。

图 7d为本发明实施例五提供的芯片式磁传感器的� ��分结构图。 如图 7d 所示， 芯片式磁传感器包括磁场发生单元 71和导磁单元 72, 其中， 磁场发 生单元 71为采用铁氧体、 坡莫合金或矽钢片制作的永磁体； 导磁单元 72包 括导磁材料制作的导磁本体 74, 在导磁本体 74两相对端设有凸部 73。 本实 施例与图 7a所示的实施例的区别在于： 磁场发生单元 71的外周缘尺寸与导 磁单元 72的外周缘尺寸相等， 以使磁场发生单元 71的磁场主要集中在导磁 单元 72的正下方， 可减少导磁单元 72周边的磁场强度。 当然， 磁场发生单 周边的磁场强度。这样磁场发生单元 71的磁力线被导磁单元 72尽可能地约 束在凸部 73对应的位置， 进而可以减少磁场发生单元 71对芯片 12灵敏度 的影响。 因此， 在实际应用中， 优选地， 磁场发生单元 71的外周缘尺寸小 于或等于导磁单元 72的外周缘尺寸的芯片式磁传感器。

在上述实施例中， 芯片 12和线路板 13均设置在导磁单元 72的凹部区 域。 在另一实施例中， 仅将芯片 12设置于导磁单元 72的凹部区域。

具体地， 图 8a为本发明实施例六提供的芯片式磁传感器的� ��分结构的 立体图， 图 8b为图 8a所示芯片式磁传感器的俯视图， 图 8c为图 8b中沿 A A线的截面图。如图 8a、 图 8b、 图 8c所示， 芯片式磁传感器包括芯片 12, 线路板 13和抗干扰装置 1 4 , 抗干扰装置 14包括磁场发生单元 71和导磁单 元 72， 其中， 磁场发生单元 71为采用铁氧体、 坡莫合金或矽钢片制作的永 磁体; 导磁单元 72包括导磁材料制作的导磁本体 74, 在导磁本体 74两相对 端设有凸部 73。 芯片 12设置于线路板 1 3的表面。 在线路板 1 3上设有与凸 部 73尺寸相配合的线路板通孔 415， 线路板通孔 415位于芯片 12的两侧， 线路板通孔 4] 5之间的距离与凸部 73之间的距离匹配。凸部 73自线路板 13 的下方插入线路板通孔 415，并使凸部 73的顶端与线路板 1 3的上表面齐平, 从而将芯片 12置于两个凸部 73之间。 该芯片式磁传感器的结构简单， 可以 简化芯片式磁传感器的加工工艺， 而且， 可以减小抗干扰装置 14的体积， 从而降低芯片式磁传感器的制造成本。

不难理解， 本实施例的抗千扰装置 14也可以直接采用永磁材料加工成 导磁单元 72的形状， 同样能够实现本发明的目的。 也就是说， 在实际应用 中， 抗千扰装置 14可以采用将磁场发生单元 71和导磁单元 72叠置在一起 的结构， 如图 7a、 图 7b、 图 7c、 图 7d、 图 8a、 图 8b和图 8c所示； 也可以 直接采用永磁材料加工成图 3、 图 5a、 图 5b、 图 5c、 图 5d、 图 5e或图 5c 形状。 但是, 优选采用前者， 即利用导磁单元 72约束磁力线的分布， 使磁 场发生单元 71的磁场垂直于被测物体的检测面, 从而可以更有效地减少外 界其它磁场进入磁真空区域。 图 9为本发明实施例七提供的芯片式磁传感器的� �面图。 如图 9所示， 芯片式磁传感器包括壳体 11、 芯片 12、 线路板 13和抗干扰装置 14, 芯片 12、 线路板 13和抗千扰装置 14置于壳体 11内。

抗干扰装置 14包括磁场发生单元 71和导磁单元 72。 其中， 磁场发生 单元包括绕组 711和电源 （图中未示出）， 电源为绕组 711提供电能， 以使 绕组 711产生感生磁场。 根据安培法则， 通电导线周围存在环形磁场， 该环 形磁场沿环形绕组 711分布并呈近似涡流状， 在环形绕组 711的中心轴线区 域将形成磁真空区域。导磁单元 72为 U形结构， 即导磁单元 72包括导磁本 体 721和凸部 722, 两个凸部 722相对地设置在导磁本体 721的两端。 绕组 711缠绕在导磁单元 72的凸部 722, 而且， 在每个凸部 722上缠绕一个绕组 711。

本实施例中， 在导磁本体 721上还可以构造有三个或更多个凸部 722, 多个凸部 722均勾地分布在导磁本体 721的边缘。在每个凸部 722设置一个 绕组 711 , 也可以在其中两个以上位置对称的凸部 722设置绕组 711。

另外， 导磁单元 72还可以采用图 7a、 图 7b、 图 7c所示的结构, 磁场 发生单元 71设置在导磁单元 72的凹部内， 或者将导磁单元 72设置在绕组 711的端部。 绕组 711的端部是指绕组 711轴向方向的端部。 含有磁微粒的气体在凹部流动形成磁涡流， 磁涡流可以优化磁力线的分布， 从而提高芯片式磁传感器的抗千扰能力。

图 10为本发明实施例八提供的芯片式磁传感器的� ��解图。如图 10所示， 芯片式磁传感器包括壳体 11、 芯片 12、 线路板 13、 抗干扰装置 14和焊针 15, 芯片 12、 线路板 13和抗干扰装置 14设置于壳体 11内， 焊针 15通过线 路板 13与芯片 12电连接。 芯片 12、 线路板 13、 抗干扰装置 14和焊针 15 的结构与上文描述相同， 不同之处在于壳体 11的结构和材料。

在本实施例中， 壳体 11采用坡莫合金、 铁氧体或 钢片制作， 或者， 采用铜、 铝等其它金属材料或非金属材料制作， 并在其外表面增加镍铁或坡 莫合金的镀层。在壳体 11上还设有导磁孔 111 ,将芯片 1 2置于壳体 1 1内时， 芯片 12的感应面与导磁孔 111相对， 包括防伪标识在内的外界磁场穿过导 磁孔 111后被芯片 12感应。

在本实施例中， 壳体 1 ]可以采用非屏蔽材料制作， 如铜、 铁或塑料， 也可以采用屏蔽材料制作， 如坡莫合金、 铁氧体或硒钢片。 屏蔽材料制作的 壳体具有良好的屏蔽性能， 但是， 在实际使用过程中, 其对防伪标识的磁场 也有不利影响。 为此， 若采用非屏蔽材料制作制作壳体 11时， 在壳体 11上 可以不设导磁孔； 若采用屏蔽材料制作壳体 11 , 则须在壳体 11上设置导磁 孔 111。

图 11a为本发明实施例九提供的芯片式磁传感器的 立体图， 图 lib为本 发明实施例九提供的芯片式磁传感器的分解图 。 如图 11a和 lib所示， 芯片 式磁传感器包括壳体 11、芯片 12、线路板 13、抗干扰装置 14和处理单元（图 中未示出）， 芯片 12、 抗干扰装置 14和处理单元由线路板 13支撑， 在线路 板 13上设有线路板焊盘 414， 线路板烊盘 414与焊针 15相连， 用于使线路 板 13和芯片 12电连接。 芯片 12用于获取被测物体的磁变化， 抗干扰装置 14用于提高芯片 12的抗干扰能力和信噪比,从而提高芯片 12的测量灵敏度。

在壳体 11上设有一个引入面 461 , —个接触感应面 462和一个尾随面 463 , 接触感应面 462上还设有一个导磁孔 111 , 芯片 12与导磁孔 111的位 置相对。 在壳体 11上还设有用于接地的接地端 18。

抗千扰装置 14为环形结构件， 在环形结构件的内侧可以形成磁真空区 域， 芯片 12设置在环形结构件的内侧， 而且， 芯片 12的感应面低于环形结 构件的上表面。

图 12为本发明实施例二至实施例五提供的芯片式� ��传感器的检测方式 图。如图 12所示，使用时，被测物体 50从芯片式磁传感器的壳体表面滑过， 导磁单元 72优化了磁场发生单元 71的磁力线的分布， 并将磁力线约束在导 磁单元 72的两个凸部， 使磁力线垂直或近似垂直于导磁单元 72的凸部， 受 凸部磁力线的影响， 只有垂直于芯片 12的磁力线能够进入磁真空区域， 即 只有与导磁单元 72的凹部相对的磁标识 51的磁场能够进入凹部， 而其它方 向的磁力线被位于凸部的磁场屏蔽。 因此， 只有垂直于芯片 12的防伪标识 5 1能够被芯片 12感应。 芯片 ] 2感应被测物体内的防伪标识 51而获得差分 信号， 差分信号通过线路板 13传输至处理单元， 处理单元根据差分信号辨 别是否存在防伪标识 51及防伪标识 51的磁场强度和 /或防伪标识 51的尺寸。

本实施例芯片式磁传感器， 其上设置有磁真空区域的抗干扰装置， 芯片 置于抗干扰装置的磁真空区域，而且，所述芯 片的感应面朝向所述防伪标识， 只有垂直或接近垂直于芯片感应面的磁力线能 够进入磁真空区域而被芯片 感应， 其它方向的磁力线被挡在磁真空区域的外部， 从而在不损失灵敏度的 情况下，可以有效地抑制、甚至消除周围环境 中电信号或磁信号等噪声干 #u 进而可以提高磁传感器的信噪比和灵敏度。另 夕卜，采用芯片作为磁敏感部件， 其体积小、 易于集成， 而且灵敏度高， 从而可以减小磁传感器的体积， 使得 磁传感器更易于集成， 以及提高磁传感器的灵敏度。

可以理解的是，以上实施方式仅仅是为了说明 本发明的原理而采用的示 例性实施方式， 然而本发明并不局限于此。 对于本领域内的普通技术人员而 言， 在不脱离本发明的精神和实质的情况下， 可以做出各种变型和改进， 这 些变型和改进也视为本发明的保护范围。