Mikroprozessoren sind wegen ihrer geringen Rechenleistung für kleinere und mittlere Steuerungseinrichtungen nur be¬ grenzt einsetzbar. Sie lassen sich in einer von großen Rechensystemen her bekannten Anordnung kombinieren, wo¬ bei jeder Mikroprozessor eine spezielle Aufgabe hat, bei¬ spielsweise dem Steuern und Überwachen eines Druckers, einer -Schnittstelle, einer Tastatur o. dgl. dient.

Die für den Datenaustausch zwischen den Mikroprozessoren er¬ forderlichen Steuereingänge nach der DMA-Methode sind jedoch bei den besonders preiswerten und kompakten Single-Chip- Prozessoren nicht vorhanden. In der Regel beinhalten sie einen Programmspeicher (ROM cderEPROM), einen Schreib-Lese¬ speicher (RAM) , eine Anzahl von digitalen Ein-/Ausgängen (PORT) und eine aus Rechen- und Steuerwerk bestehende

Zentraleinheit (CPU). Aus der DE-OS 31 37 313 ist zwar die Kopplung von zwei Mikroprozessoren für einen direkten Spei¬ cher-Zugriff mit einem beide Mikroprozessoren verbindenden Adreß-Datenbus bekannt. Für den Datenaustausch ist jedoch ein Schreib-Lesespeicher und eine Busanpassungseinrich-

OMP

tung erforderlich, die von dem einen, in der Art einer Zentraleinheit ausgebildeten Mikroprozessor gesteuert wird.

Demgegenüber liegt der Erfindung die Aufgabe zugrunde, ^" eine Schaltungsanordnung zu entwickeln, die eine beson¬ ders einfache Kopplung von Single-Chip-Mikroprozessoren in einer beliebigen Anzahl für einen Datentransfer er¬ möglicht.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß alle Single-Chip-Mikroprozessoren unmittelbar an einen gemeinsamen Adreß-Datenbus und einen Controlbus sowie durch eine Busanforderungsleitung, eine Busbelegungs- leitung und eine Resetleitung an eine Zeitüberwachungs¬ einheit angekoppelt sind.

Diese Schaltanordnung hat den wesentlichen Vorteil, daß zwischen den Single-Chip-Mikroprozessoren ein Datentransfe über den gemeinsamen Adreß-Datenbus möglich ist, wobei die Busanforderung und -belegung überwacht und eine Doppelbe¬ legung des Adreß-Datenbusses verhindert wird. Kommt es jedoch bei der Busanforderung oder -belegung zu einer Stö¬ rung, so erzeugt die Steuerüberwachungseinheit ein Reset- signal, welches die Single-Chip-Mikroprozessoren in ihre Ausgangsstellung bringt. Beispielsweise kann die Zeit¬ überwachungseinheit aus retriggerbaren Monoflops bestehen. Weiterhin besteht die Möglichkeit, an den Adreß-Datenbus und den Controlbus gemeinsame Datenquellen und -senken anzukoppeln, so daß auch eine Datenübertragung zwischen diesen und den Single-Chip-Mikroprozessoren möglich ist. Gemeinsame Datenspeicher können auch der Zwischenspeiche- rung von Daten dienen, die von dem betreffenden Single- Chip-Mikroprozessor abgerufen werden können.

Eine erfindungsgemäß ausgebildete Schaltungsanordnung ist beispielsweise in der Zeichnung schematisch dargestellt.

Mehrere Single-Chip-Mikroprozessoren 1, beispielsweise mit integrierter RAM-, ROM- und CPU-Einheit, sind an einen gemeinsamen 8 Bit gemultiplexten Adreß-Datenbus 2 angekoppelt bzw. angeschlossen. Bei einem aus drei Lei- tungen bestehenden Controlbus 3 dient eine Leitung der Signalisierung der Übernahme einer Adresse in einen Speicher (ALE), während die beiden anderen Leitungen anzeigen, ob der betreffende Single-Chip-Mikroprozessor Daten aufnimmt (RD) oder abgibt (WR).

Alle Single-Chip-Mikroprozessoren 1 sind weiterhin durch eine gemeinsame Busanforderungsleitung 4, eine gemeinsame Busbelegungsleitung 5 und eine gemeinsame Resetleitung 6 an eine Zeitüberwachungseinheit 7 angekoppelt, die bei- spielsweise aus retriggerbaren Monoflops bestehen kann, von denen jeweils einer der Busanforderungsleitung 4 und der Busbelegungsleitung 5 zugeordnet ist. Als an den Adreß-Datenbus 2 und den Controlbus 3 angekoppelte ge¬ meinsame Datenquellen und/oder -senken sind beispiels- weise ein RAM und eine Schnittstelle vorgesehen.

Der Datentransfer zwischen den Single-Chip-Mikroprozesso¬ ren 1 kann entweder unmittelbar oder über eine gemeinsame Datenquelle und -senke (RAM) stattfinden.

Bei einem unmittelbaren Datentransfer wird zunächst ein Datenbyte vom internen Bus-Puffer-Speicher des die Daten abgebenden Single-Chip-Mikroprozessors 1 als statisches Signal auf den Adreß-Datenbus 2 gelegt. Dieses Signal kann dann von dem Ziel-Mikroprozessor eingelesen werden.

Der Adreß-Datenbus-Ausgang des Single-Chip-Mikroprozessors 1 zeigt dabei das gleiche Verhalten wie die ebenfalls vor¬ handenen Ports. Auf dem Controlbus 3 werden bei dieser Betriebsweise keine Signale erzeugt.

Voraussetzung für einen solchen unmittelbaren Datentrans¬ fer ist, daß während des Datentransfers kein anderer

_S ingle-Chip-Mikroprozessor 1 an den Adreß-Datenbus 2 ge¬ legt wird. Die entsprechende Steuerung und Überwachung geschieht mit Hilfe der Busanforderungsleitung 4 und der Busbelegungsleitung 5, wobei diese hier als Acknowledge- Leitung bzw. Request-Leitung dienen.

Der die Information abgebende Mikroprozessor 1 gibt zu¬ nächst ein Signal in die Busbelegungsleitung 5 und fragt danach die Busa forderungsleitung 4 ab, ob der Ziel ikro- prozessor 1 zum Datenaustausch bereit ist. Nachdem dieser seine Bereitschaft zur Datenaufnahme bekanntgegeben hat, legt der informationsabgebende Mikroprozessor die Daten statisch auf den Adreß-Datenbus 2 und zeigt dies durch ein Signal auf der Busbelegungsleitung 5 an. Der Ziel- prozessor 1 kann nunmehr durch Abfrage der Busbelegungs¬ leitung 5 feststellen, ob für ihn eine Information vor¬ handen ist. Sobald er sie über den Adreß-Datenbus 2 ein¬ gelesen hat, gibt er in die Busanforderungsleitung 4 ein Signal, das dem die Information gebenden Single-Chip- Mikroprozessor anzeigt, daß seine angebotenen Daten ab¬ gefragt sind. Dieser gibt dann die Busbelegungsleitung 5 frei, so daß der Adreß-Datenbus 2 für andere Datenflüsse wieder frei zur Verfügung steht.

Mit Hilfe der Busbelegungsleitung 5 und der Busanforderungs¬ leitung 4 läßt sich auch überprüfen, ob der eine Mikroprozes sor alle angebotenen Daten eingelesen und der andere Mikro¬ prozessor alle verlangten Daten übergeben hat. Diese sta¬ tische Betriebsweise kann mit einem geeigneten Programm auch so ausgebildet sein, daß mehrere Zielmikroprozessoren parallel, d. h. gleichzeitig über den statisch belegten Adreß-Datenbus 2 die gleiche Information einlesen.

Ein Transfer über ein RAM als Zwischenspeicher hingegen ist zweckmäßig, wenn größere Datenmengen bewegt werden sollen oder der zeitliche Ablauf des Programms keine unmittelbare Übertragung zuläßt. Bei der mittelbaren Übertragung werden

die Daten von einem Single-Chip-Mikroprozessor in einen für den oder die Zielmikroprozessoren festgelegten Adreß- bereich im RAM eingeschrieben. Der oder die Zielmikroprozes soren holen dich diese Daten bei Bedarf aus den ihnen zu- geordneten Adreßbereichen des RAM wieder heraus. Durch Einspeichern eines Kontrollwertes im RAM geben sie be¬ kannt, ob weitere Daten benötigt werden, oder ob das Lese der Daten beendet ist. Ferner sind Sperrvermerke für be¬ stimmte Adreßbereiche des RAMS möglich, die ebenfalls als Kontrollwörter im RAM abgespeichert sind.

Bei einem Datentransfer zu einer gemeinsamen Datenquelle und -senke, z. B. ein RAM, fragt der Single-Chip-Mikro¬ prozessor 1 zunächst an, ob die Busanforderungsleitung 4 frei ist. Ist sie frei, belegt er sie, andernfalls fragt er über eine Warteschleife weiter an. Entsprechend wird danach die Busbelegungsleitung 5 abgefragt und belegt, wodurch der Adreß-Datenbus 2 für den Datentransfer zum RAM o.dgl. frei ist. Nachdem der Datentransfer beendet ist, wird die Busbelegungsleitung 5 für andere Datenflüsse freigegeben. Die Busanforderungsleitung 4 hingegen wird bereits freigegeben, sobald die Busbelegungsleitung 5 in Anspruch genommen worden ist. Der Datentransfer von dem RAM oder einer anderen Datenquelle zu einem Single-Chip- Mikroprozessor 1 geschieht in der gleichen Weise, wobei die Datenflußrichtung in bekannter Weise über den Control¬ bus 3 gesteuert wird.

Kommt es bei einer Busanforderung oder .Busbelegung zu Störungen, so gibt das der Busanforderungsleitung 4 bzw. der Busbelegungsleitung 5 zugeordnete Monoflop über die Resetleitung 6 ein Resetsignal an die einzelnen Single- Chip-Mikroprozessoren 1.

f OM