Tyroller, Tobias (Roter-Brach-Weg 104 A Regensburg, 93049, DE)
| 1. | Schaltungsanordnung zur Verhältnisbildung zweier ana loger Eingangssignale und zur Erzeugung eines dem Verhältnis beider Eingangssignale entsprechenden digitalen Ausgangssig nals mit einem durch ein erstes Steuersignal steuerbaren Integra tor, an den das erste der beiden Eingangssignale angelegt ist und der das erste Eingangssignal unter Steuerung des ersten Steuersignals integriert, einem dem Integrator nachgeschalteten Komparator, dem zu dem das zweite der beiden Eingangssignale zugeführt wird und der das zweite Eingangssignal mit dem integrierten ersten Eingangssignal vergleicht', wobei am Ausgang des Komparators das Steuersignal für den Integrator abgenommen wird, einem dem Komparator nachgeschalteten Zähler, der über ein Zählerrücksetzsignal rücksetzbar ist und der ein seinem Zählerstand entsprechendes Binärwort abgibt, einem dem Zähler nachgeschalteten Register, das bei Auf treten eines Registerladesignals das Binärwort übernimmt, wo bei das Register das digitale Ausgangssignal bereitstellt und einem mit Zähler und Register verbundenen Zeitgeber, der periodisch das Zählerrücksetzsignal und das Registerladesig nal erzeugt. |
| 2. | Schaltungsanordnung nach Anspruch 1, bei der das Steu ersignal für den Integrator ein Integratorrücksetzsignal ist, bei dessen Auftreten der Integrator auf einen Startwert rück gesetzt wird. |
| 3. | Schaltungsanordnung nach Anspruch 1, bei der das Steu ersignal für den Integrator ein Integratorumkehrsignal ist, bei dessen Auftreten der Integrator bis zu einem Startwert zurückintegriert. |
| 4. | Schaltungsanordnung nach Anspruch 3, bei der der Kom parator ein SchmittTrigger mit zwei Schwellen ist, wobei die Schwellen von dem zweiten Eingangssignal abhängen und bei Er reichen der Schwellen die Integrationsrichtung des Integra tors umgeschaltet wird. |
Derartige Schaltungsanordnungen werden beispielsweise mittels speziellen Analog-Digital-Umsetzern realisiert und sind bei- spielsweise aus U. Tietze, Ch. Schenk, Halbleiterschaltungs- technik, 9. Auflage, 1990, Seiten 784 bis 790 bekannt. Diese auch als Analog-Digital-Umsetzer nach dem Single-SRoap- Verfahren bzw. nach dem Dual-Sloap-Verfahren bezeichneten An- ordnungen weisen in der Regel einen Zähler, einen Oszillator als Zeitgeber, mindestens einen Komparator sowie einen In- tegrator oder statt dessen einen Sägezahngenerator auf. In beiden Fällen wird jedoch ein Eingangssignal in Bezug auf ei- ne feste Referenzspannung gesetzt. Insbesondere bei Anwendun- gen in der Automobiltechnik wie beispielsweise der Aufprall- erkennung ist es jedoch notwendig, zwei sich ändernde Ein- gangssignale ins Verhältnis zu setzen. Daher wurde bisher in der Regel entweder die Verhältnisbildung auf analoger Seite wie beispielsweise durch Logarithmierung, Subtraktion und an- schließender Delogarithmierung oder durch einigen Rechenauf- wand erfordernde digitale Schaltungen realisiert. Als Analog- Digital-Umsetzer wurden dabei solche verwendet, die lediglich ein variables Eingangssignal aufweisen. In beiden Fällen ist jedoch der Realisierungsaufwand verhältnismäßig hoch.
Aufgabe der Erfindung ist es daher, eine Schaltungsanordnung der eingangs genannten Art anzugeben, bei der ein geringerer Aufwand notwendig ist.
Die Aufgabe wird gelöst durch eine Schaltungsanordnung gemäß Patentanspruch 1. Ausgestaltungen und Weiterbildungen des Er- findungsgedankens sind Gegenstand von Unteransprüchen.
Vorteil der Erfindung ist es, dass durch die Verwendung eines speziellen Analog-Digital-Umsetzerprinzips, das die Verhält- nisbildung zweier variabler Eingangssignale zulässt, ein zu- sätzlicher Aufwand für die Verhältnisbildung nicht notwendig ist. Anstelle einer Verhältnisbildung entweder vor dem Ana- log-Digital-Umsetzer oder nach dem Analog-Digital-Umsetzer wie bisher wird nun die Verhältnisbildung vom Analog-Digital- Umsetzer selbst vorgenommen. Somit werden auf einfache Weise zwei analoge Eingangssignale ins Verhältnis zueinander ge- setzt, wobei der digitale Ausgangswert proportional zum Ver- hältnis der beiden Eingangssignale ist.
Erreicht wird dies bei einer Schaltungsanordnung zur Verhält- nisbildung zweier analoger Eingangssignale und zur Zeugung eines dem Verhältnis beider Eingangssignale entsprechenden digitalen Ausgangssignal durch einen durch ein erstes Steuer- signal steuerbaren Integrator, an den das erste der beiden Eingangssignale angelegt ist und der das erste Eingangssignal unter Steuerung des ersten Steuersignals integriert, sowie einem den Integrator nachgeschalteten Komparator, dem zudem das zweite der beiden Eingangssignale zugeführt wird und der das zweite Eingangssignal mit dem integrierten ersten Ein- gangssignal vergleicht, wobei am Ausgang des Komparators das Steuersignal für den Integrator abgenommen wird. Weiterhin sind ein dem Komparator nachgeschalteter Zähler, der über ein Zählerrücksetzsignal rücksetzbar ist und der ein seinen Zäh- lerstand entsprechendes Binärwort abgibt, sowie ein dem Zäh- ler nachgeschaltetes Register, das bei Auftreten eines Regis- terladesignals das Binärwort übernimmt, vorgesehen, wobei das Register das digitale Ausgangssignal bereitstellt. Schließ- lich erzeugt ein mit Zähler und Register verbundener Zeitge- ber periodisch das Zählerrücksetzsignal und das Registerlade- signal.
Bevorzugt ist dabei das Steuersignal für den Integrator ein Integratorrücksetzsignal, bei dessen Auftreten der Integrator auf einen Start wird (beispielsweise Null) rückgesetzt wird.
Alternativ dazu kann vorgesehen werden, dass das Steuersignal für den Integrator ein Integratorumkehrsignal ist, bei dessen Auftreten der Integrator bis zu einem Startwert zurückinteg- riert. Dabei ist es vorteilhaft, wenn als Komparator ein Schmitt-Trigger mit zwei Schwellen vorgesehen ist, wobei die Schwellen von dem zweiten Eingangssignal abhängen und bei Er- reichen der Schwellen die Integrationsrichtung des Integrie- res umgeschaltet wird.
Die Erfindung wird nachfolgend anhand des in den Figuren der Zeichnung dargestellten Ausführungsbeispiels näher erläutert.
Es zeigt : Figur 1 eine bevorzugte Ausführungsform einer erfindungsgemä- ßen Schaltungsanordnung und Figur 2 den Verlauf verschiedener Spannungen bei dem Ausfüh- rungsbeispiel nach Figur 1.
Bei der in Figur 1 gezeigten Ausführungsform wird ein Ein- gangssignal U1 einem Integrator 1 zugeführt, dessen Ausgang mit dem invertierenden Eingang eines Komparators 2 verbunden ist. An den nicht invertierenden Eingang des Komparators 2 ist ein Eingangssignals U2 angelegt. Der Ausgang des Kompara- tors 2 steuert dabei den Integrator 1 derart, dass der In- tegrator 1 beim Erreichen des Wertes des Eingangssignals U2 durch das integrierte Eingangssignal U1, im weiteren als Spannungsintegral Uint (T) genannt, erreicht, wird der In- tegrator auf einen Startwert (beispielsweise Null) zurückge- setzt. Der Integrator 1 beginnt daraufhin erneut mit der In- tegration, so dass sich insgesamt ein sägezahnförmiger Ver- lauf des Spannungsintegrals Uint über der Zeit ergibt.
Dem Komparator 2 ist ein Zähler 3 nachgeschaltet, welcher durch die am Ausgang des Komparators 2 auftretenden Rechteck- signale getaktet wird. Der Ausgang des Zählers 3 ist auf ein Register 4 geführt, dass durch ein entsprechendes periodi- sches Signal eines Zeitgebers 5 den aktuellen Zählerstand ü- bernimmt. Der Inhalt des Registers bildet dann das digitale Ausgangssignal B. Der Zeitgeber 5 setzt mit oder nach dem La- den des Zählerstandes des Zählers 3 in das Register 4 den Zähler 3 zurück. Das digitale Ausgangssignal R gibt schließ- lich als Binärwort das Verhältnis der beiden Eingangssignale Ul zu U2 wieder.
Figur 2 zeigt den Verlauf der Eingangsspannung U2 und des Spannungsintegrals Uint über der Zeit t. Für den Beobach- tungszeitraum werden die beiden Eingangsspannungen U1 und U2 als annähernd konstant angenommen. Die Eingangsspannung U1 wird dabei das Spannungsintegral Uint ergebend aufintegriert, so dass dessen Spannungswert mit der Zeit stetig ansteigt bis der Wert der Eingangsspannung U2 erreicht wird. Zu diesem Zeitpunkt kippt der Komparator 2 und setzt so in kürzester Zeit den Integrator 1 und damit das Spannungsintegral Uint auf den Anfangswert (beispielsweise Null) zurück. Danach startet der Integrator 1 von neuem, so dass sich auch erneut ein Anstieg des Spannungsintegrals Uint ergibt. Somit ergibt sich ein fortlaufendes Sägezahnsignal, mit einem zeitlichen Abstand Tint zwischen zwei Rücksetzzeitpunkten. Darüber hin- aus ergibt der Zeitgeber 5 eine Zeitspanne vor, die durch die Rücksetzzeitpunkte des Zählers 3 festgelegt werden und die einen zeitlichen Abstand TTimer definieren. Da der zeitliche Abstand TTimer deutlich größer ist als der zeitliche Abstand Tint ergibt sich somit, dass eine bestimmte Anzahl von durch die Rücksetzzeitpunkte des Integrators 1 charakterisierte Im- pulse innerhalb des zeitlichen Abstands TTimer auftreten. Der Zähler 3 zählt die Anzahl der Rücksetzzeitpunkte N des In- tegrators 1 während der Zeitspanne TTimer (= Wandlungszeit) :
N = TTimer/Tint Unter der Annahme, dass die analogen Eingangssignal U1 und U2 während der Zeitspanne TTimer konstant sind, dann ist die Zeitspanne Tint zwischen Integrationsstart und Integration- sende : Tint = U2/ und somit N = TTimer/Tint TTimer (Ul/U2)- Der digitale Ausgangswert R (= N) ist somit proportional zur Eingangsspannung U1 (sowie der Zeitspanne TTimer) und umge- kehrt proportional zu der Eingangspannung U2.
Anstatt den Integrator 1 beim Erreichen der durch die Ein- gangsspannung U2 vorgegebenen Schwelle zurückzusetzen (Säge- zahnwandler) kann alternativ auch mit der negativen Eingangs- spannung U1 zurückintegriert werden (Dreieckswandler). Dabei wird vorteilhafterweise als Komparator 1 ein Schmitt-Trigger vorgesehen, der dann ein Auf-und Abintegrieren zwischen den durch die Eingangsspannung U2 und der negativen Eingangsspan- nung U2 vorgegebenen Schwellen.
Next Patent: ELECTRONIC MOVIE CARD