Beschreibung

Schaltungsanordnung und Verfahren zum Betrieb einer Schaltungsanordnung

Die vorliegende Erfindung betrifft eine Schaltungsanordnung mit einer Steuerschaltung und einer Speicherkette, eine Verwendung der Schaltungsanordnung und ein Verfahren zum Betrieb einer Schaltungsanordnung.

Ein Speicher kann nicht-flüchtige Speicherzellen aufweisen und Daten wie Seriennummern oder Trimmeinstellungen von analogen Schaltungen in einem Halbleiterkörper speichern.

Das Dokument US 5,384,746 zeigt einen Schaltkreis und ein Verfahren zum Speichern und Wiedergewinnen von Daten. Der Schaltkreis verwendet zum Speichern eine Sicherung, englisch fuse.

Aufgabe der vorliegenden Erfindung ist es, eine Schaltungsan- Ordnung sowie ein Verfahren zum Betrieb einer Schaltungsanordnung bereitzustellen, die mehr als ein Bit speichern können und flexibel einsetzbar sind.

Diese Aufgabe wird mit dem Gegenstand des Patentanspruchs 1 sowie dem Verfahren gemäß Patentanspruch 14 gelöst. Weiterbildungen und Ausgestaltungen sind jeweils Gegenstand der abhängigen Ansprüche.

Erfindungsgemäß umfasst eine Schaltungsanordnung eine Steuer- Schaltung und eine Speicherkette, die mit der Steuerschaltung gekoppelt ist. Die Speicherkette umfasst eine erste Mehrzahl n von Speicherschaltungen. Zumindest eine Speicherschaltung aus der ersten Mehrzahl n von Speicherschaltungen umfasst eine

nicht-flüchtige Speicherzelle, einen Eingang sowie einen ersten Ausgang. Die Steuerschaltung ist mit dem Eingang der ersten Speicherschaltung verbunden.

Die Steuerschaltung stellt Informationen ausgangsseitig bereit, die der Speicherkette zugeleitet werden. Die bereitgestellten Informationen werden den Speicherschaltungen zugeführt. Zumindest eine Speicherschaltung stellt an dem jeweiligen ersten Ausgang ein Ausgangssignal bereit.

Es ist ein Vorteil der Schaltungsanordnung, dass mit der Mehrzahl n von Speicherschaltungen eine Mehrzahl n von nichtflüchtigen Speicherzellen betreibbar und damit eine größere Datenmenge als 1 Bit speicherbar ist. Die erste Mehrzahl n ist flexibel an die zu speichernde Datenmenge anpassbar. Es ist ein Vorteil der Schaltungsanordnung, dass die notwendigen Funktionen für die Speicherschaltungen in einer Steuerschaltung zusammengefasst sind.

In einer Ausführungsform umfasst die Schaltungsanordnung einen Datenbus, der mit den ersten Ausgängen der Speicherschaltungen zur Abgabe der Ausgangssignale an den Datenbus gekoppelt ist und als Parallelbus mit der ersten Mehrzahl n von Leitungen realisiert ist. Mit Vorteil können die Ausgangssignale taktunab- hängig über den Datenbus abgegeben werden. Die Ausgangssignale können vorteilhafterweise unmittelbar nach dem Einschalten der Schaltungsanordnung bereitgestellt werden.

In einer Ausführungsform können die bereitgestellten Informa- tionen den Speicherschaltungen in serieller Form zugeleitet werden. Alternativ können diese in paralleler Form den Speicherschaltungen zugeführt werden. Bevorzugt können die Infor-

mationen teils in serieller Form und teils in paralleler Form den Speicherschaltungen zugeleitet werden.

Der Eingang zumindest einer Speicherschaltung aus der ersten Mehrzahl n von Speicherschaltungen umfasst einen Dateneingang, einen Takteingang und einen Steuereingang. Die Steuerschaltung ist mit dem Dateneingang des Eingangs der ersten Speicherschaltung verbunden.

Der Dateneingang kann mehrere Leitungen aufweisen. Bevorzugt umfasst der Dateneingang eine Leitung.

Der Takteingang kann bevorzugt eine Leitung aufweisen. Der Takteingang wird mit einem Taktsignal beaufschlagt.

Der Steuereingang kann eine Leitung aufweisen. Bevorzugt umfasst der Steuereingang mehrere Leitungen. Ein Steuersignal wird dem Steuereingang zugeleitet. Bevorzugt umfasst das Steuersignal mehrere Signale.

Zumindest eine Speicherschaltung aus der ersten Mehrzahl n von Speicherschaltungen umfasst die nicht-flüchtige Speicherzelle, den Dateneingang, den Takteingang und den Steuereingang sowie den ersten Ausgang. Zumindest eine Speicherschal- tung kann bedeuten, dass genau eine Speicherschaltung aus der ersten Mehrzahl n von Speicherschaltungen dies umfasst oder alternativ dass mehrere Speicherschaltungen aus der ersten Mehrzahl n von Speicherschaltungen jeweils dies umfassen. Bevorzugt bedeutet dies, dass jede Speicherschaltung aus der ersten Mehrzahl der Speicherschaltungen dies umfasst.

In einer Ausführungsform sind die Speicherschaltungen in Serie geschaltet. Dabei ist der Dateneingang der ersten Spei-

cherschaltung mit einem Ausgang der Steuerschaltung verbunden. Der Dateneingang einer weiteren Speicherschaltung ist mit einem zweiten Ausgang der jeweils vorgeschalteten Speicherschaltung verbunden. Das Steuersignal beziehungsweise die mehreren Signale des Steuersignals werden von der Steuerschaltung parallel an die Mehrzahl n der Speicherschaltungen gegeben. Es ist ein Vorteil der seriellen Anordnung der Speicherschaltung, dass nur eine geringe Anzahl von Steuer- und Datenleitungen benötigt wird, die unabhängig von der ersten Mehr- zahl n der Speicherschaltungen sind.

In einer Ausführungsform wird das Taktsignal dem Takteingang der ersten Speicherschaltung zugeführt. In einer Weiterbildung der Ausführungsform wird das Taktsignal mindestens einer wei- teren Speicherschaltung zugeleitet. Bevorzugt wird das Taktsignal jeder Speicherschaltung zugeführt. Das Taktsignal kann von der Steuerschaltung bereitgestellt werden.

In einer Ausführungsform stellt die Steuerschaltung ein erstes Datensignal bereit, das dem Dateneingang der ersten Speicherschaltung zugeleitet wird. Die erste Speicherschaltung gibt ein zweites Datensignal an dem zweiten Ausgang der ersten Speicherschaltung ab. Dabei erzeugt die erste Speicherschaltung das zweite Datensignal in Abhängigkeit von dem Taktsignal und von dem ersten Datensignal und den parallel an allen Speicherschaltungen anliegenden Steuersignalen. Die zweite und eine weitere Speicherschaltung gibt jeweils an dem zweiten Ausgang ein drittes beziehungsweise weiteres Datensignal ab, das in Abhängigkeit von einem Datensignal, den Steuersignalen und dem Taktsignal bereitgestellt wird, das dem Dateneingang der zweiten beziehungsweise weiteren Speicherschaltung zugeführt wird. Mit Vorteil kann somit ein Datensignal von der ersten

Speicherschaltung bis zur letzten Speicherschaltung durchgeschleift werden.

Das Taktsignal kann dazu eingesetzt werden, die Weitergabe des Datensignals von einer Speicherschaltung zur nächsten Speicherschaltung zu triggern.

In einer Weiterbildung weist eine der letzten Speicherschaltungen einen Signalausgang auf. An diesem wird ein Abarbei- tungssignal bereitgestellt. Der Signalausgang ist mit der

Steuerschaltung verbunden, der das Abarbeitungssignal zugeführt wird. Es ist ein Vorteil dieser Ausführungsform, dass die Steuerschaltung unabhängig von der Anzahl der von ihr anzusteuernden Speicherschaltungen realisiert werden kann. Die Schaltungsanordnung ist somit mit Vorteil sehr flexibel an die zu speichernde Datenmenge anpassbar.

In einer Ausführungsform umfasst die Steuerschaltung eine Ablaufsteuerung. Die Ablaufsteuerung kann einen Mikroprozessor aufweisen. Alternativ kann die Ablaufsteuerung als Logikschaltung realisiert sein. Bevorzugt ist die Ablaufsteuerung als Finite State Machine realisiert, so dass Aufwand und Flächenbedarf für die Steuerschaltung gering gehalten sind.

Ein Oszillator zur Abgabe eines internen Taktsignals kann über einen Multiplexer mit der Ablaufsteuerung gekoppelt sein. Das interne Taktsignal kann alternativ von einer externen Taktquelle bereitgestellt werden.

In einer Weiterbildung umfasst die Schaltungsanordnung einen Schaltungsanordnungsanschluss, der mit einem ersten Anschluss der nicht-flüchtigen Speicherzelle der ersten Speicherschaltung verbunden ist. Ein zweiter Anschluss der nicht-flüchtigen

Speicherzelle der ersten Speicherschaltung kann mit einem Be- zugspotenzialanschluss verbunden sein. Bevorzugt umfasst der Schaltungsanordnungsanschluss eine Anschlussfläche, englisch päd. Der Schaltungsanordnungsanschluss kann der Kontaktierung der nicht-flüchtigen Speicherzelle von außerhalb der Schaltungsanordnung dienen. Ein Analogsignal kann am Schaltungsanordnungsanschluss abgegriffen werden, das einem Spannungsabfall zwischen dem ersten und dem zweiten Anschluss der nichtflüchtigen Speicherzelle entspricht. Mit Vorteil kann mittels des Schaltungsanordnungsanschlusses und des Bezugspotentialanschlusses der erste und der zweite Anschluss der nichtflüchtigen Speicherzelle niederohmig kontaktiert werden.

In einer Ausführungsform kann der Schaltungsanordnungsanschluss als bidirektionaler Anschluss implementiert sein. Der bidirektionale Anschluss kann mit der Ablaufsteuerung und/oder mit der letzten Speicherschaltung und/oder mit der ersten Speicherschaltung verbunden sein. Bevorzugt ist der bidirektionale Anschluss mit allen Speicherzellen verbunden.

In einer Ausführungsform ist der bidirektionale Anschluss über einen zweiten Schalter mit dem ersten Anschluss der nichtflüchtigen Speicherzelle der ersten Speicherschaltung verbunden. In Abhängigkeit von den Steuer- und Datensignalen kann die Verbindung wirksam geschaltet sein. Die Verbindung ist bevorzugt niederohmig ausgelegt. Der zweite Anschluss der nichtflüchtigen Speicherzelle der ersten Speicherschaltung kann ü- ber einen Programmiertransistor mit dem Bezugspotenzialan- schluss verbunden sein. Es ist ein Vorteil dieser Anordnung, dass zwischen dem bidirektionalen Anschluss und dem Bezugspo- tenzialanschluss im Wesentlichen nur die nicht-flüchtige Speicherzelle der ersten Speicherschaltung geschaltet ist, so dass mittels eines Messgerätes, das von extern an den bidirektiona-

len Anschluss angeschlossen werden kann, ein Widerstandswert der nicht-flüchtigen Speicherzelle bestimmt werden kann. Alternativ kann der Widerstandswert an dem bidirektionalen Anschluss auch durch eine Messschaltung auf einem Halbleiterkör- per bestimmt werden, der die Schaltungsanordnung umfasst. Es ist ein weiterer Vorteil, dass über diesen niederohmigen Zugang zu der nicht-flüchtigen Speicherzelle der ersten Speicherschaltung die nicht-flüchtige Speicherzelle programmiert werden kann. Die Programmierung kann mittels eines Program- mierstroms, welcher dem bidirektionalen Anschluss zugeleitet wird, erfolgen.

In einer Weiterbildung sind die ersten Anschlüsse der nichtflüchtigen Speicherzellen miteinander verbunden und über den zweiten Schalter mit dem bidirektionalen Anschluss verbunden. Der jeweilige zweite Anschluss der nicht-flüchtigen Speicherzelle ist jeweils über einen eigenen Programmiertransistor mit dem Bezugspotenzialanschluss verbunden. Somit kann über den jeweiligen Programmiertransistor ausgewählt werden, wel- che der nicht-flüchtigen Speicherzellen direkt mit dem bidirektionalen Anschluss verbunden wird, so dass ein Widerstandswert dieser nicht-flüchtigen Speicherzelle ermittelt oder die jeweilige nicht-flüchtige Speicherzelle mittels eines Programmierstroms programmiert werden kann.

Die nicht-flüchtige Speicherzelle kann eine maskenprogrammierte Speicherzelle sein. Alternativ kann die nicht-flüchtige Speicherzelle eine reversibel programmierbare Speicherzelle umfassen. In einer weiteren alternativen Ausführungsform kann die nicht-flüchtige Speicherzelle als irreversibel programmierbare Speicherzelle realisiert sein. Die nicht-flüchtige Speicherzelle kann mit Vorteil elektrisch programmierbar sein.

Die nicht-flüchtige Speicherzelle kann als Widerstand realisiert sein, wobei ein Programmierstrom den Widerstandswert der nicht-flüchtigen Speicherzelle irreversibel vergrößert. Alternativ kann die nicht-flüchtige Speicherzelle eine Siche- rung, englisch Fuse, sein, die mittels eines Laserstrahles programmiert wird. Bevorzugt ist die nicht-flüchtige Speicherzelle als Sicherung realisiert, die einen mittels eines Programmierstroms aufschmelzbaren Widerstand umfasst. Die nicht-flüchtige Speicherzelle kann einen Metall-Widerstand, einen Polysilizium-Widerstand oder einen kombinierten Polysi- lizium/Silizid-Widerstand aufweisen .

In einer alternativen Ausführungsform kann die nicht-flüchtige Speicherzelle als Antifuse-Element realisiert sein, wobei der Widerstandswert irreversibel mittels eines Programmierstroms verkleinerbar ist. In einer Ausführungsform kann das Antifuse-Element als Diode, insbesondere als Zenerdiode, realisiert sein.

Die Schaltungsanordnung kann auf einem Halbleiterkörper ausgebildet sein. Sie kann in einer Bipolar-Integrationstechnik realisiert sein. Bevorzugt kann sie mittels Complementary Me- tal-Oxide-Semiconductor Integrationstechnik, abgekürzt CMOS- Integrationstechnik, hergestellt sein und als Feldeffekttran- sistoren realisierte Schalter und Transistoren aufweisen.

Die Schaltungsanordnung kann zu einer dauerhaften Speicherung von Daten verwendet werden. Die Daten können eine Seriennummer oder eine Identifikationsnummer für den Halbleiterkörper umfassen. Alternativ kann die Schaltungsanordnung zur Speicherung einer Trimmeinstellung einer analogen Schaltung, insbesondere eines Analog/Digital- oder eines Digital/Analog- Wandlers, vorgesehen sein. Sie kann zum Reparieren eines Ran-

dorn Access Memory, abgekürzt RAM, mittels Zugreifen auf redundante Zellen oder Spalten anstelle defekter Zeilen oder Spalten dienen.

Erfindungsgemäß sieht ein Verfahren zum Betrieb einer Schaltungsanordnung folgende Schritte vor: Ein erstes Datensignal wird an eine erste Speicherschaltung aus einer ersten Mehrzahl n von seriell geschalteten Speicherschaltungen zugeleitet. Die erste Speicherschaltung umfasst eine nicht-flüchtige Speicher- zelle. Ein Steuersignal wird parallel der ersten Mehrzahl n der Speicherzellen zur Verfügung gestellt. Ein zweites Datensignal wird von der ersten Speicherschaltung ausgangsseitig bereitgestellt. Das zweite Datensignal wird in Abhängigkeit von dem Steuersignal und von dem ersten Datensignal erzeugt. Das zweite Datensignal wird der zweiten Speicherschaltung zugeleitet. Entsprechend stellt die zweite Speicherschaltung ein weiteres Datensignal bereit, welches einer nachgeschalteten Speicherschaltung zugeleitet wird. Das weitere Datensignal wird in Abhängigkeit von dem zugeführten Steuersignal und dem vorangegangenen Datensignal erzeugt. Mit Vorteil werden somit die Datensignale von einer Speicherschaltung zur nächsten Speicherschaltung durchgeschleift .

In einer Ausführungsform umfasst das Verfahren ein paralleles Ausle- sen von Daten der Speicherschaltungen mittels Bereitstellen der ersten Mehrzahl n von Ausgangssignalen an einem internen Bus, der als Parallelbus mit der ersten Mehrzahl n von Leitungen realisiert ist. Mit Vorteil können die von der ersten Mehrzahl n von Speicherschaltungen abgegebenen AusgangsSignale direkt und taktunabhängig einem Schaltungsteil der Schaltungsanordnung zugeführt werden. Dies kann mit Vorteil bereits unmittelbar nach einem Einschalten einer Spannungsversorgung der Schaltungsanordnung durchgeführt werden.

In einer Weiterbildung wird ein Taktsignal der ersten Speicherschaltung zugeführt. Vorzugsweise wird das Taktsignal parallel allen Speicherschaltungen zugeführt. Das zweite Datensignal wird in Abhängigkeit von dem Steuersignal, dem ersten Datensignal und dem Taktsignal erzeugt.

In einer Ausführungsform werden das Steuersignal und das erste Datensignal von einer Steuerschaltung bereitgestellt. Das Steuersignal kann mehrere Signale umfassen. Das Taktsignal kann der Schaltungsanordnung von extern zugeleitet werden. Alternativ kann das Taktsignal als ein internes Taktsignal von der Steuerschaltung bereitgestellt werden.

In einer Weiterbildung umfasst das Verfahren ein Zuleiten von Datensignalen an die erste Mehrzahl n von Speicherschaltungen, ein Bereitstellen der ersten Mehrzahl n von Ausgangssignalen an einen Schaltungsteil und ein überprüfen der Ausgangssignale mittels des Schaltungsteils. Weiter umfasst das Verfahren ein Programmieren der nicht-flüchtigen Speicherzellen in Abhängig- keit der Datensignale. Mit Vorteil werden die Daten somit erst getestet, bevor sie fest in die nicht-flüchtigen Speicherzellen geschrieben werden.

Die Erfindung wird nachfolgend an mehreren Ausführungsbeispie- len anhand der Figuren näher erläutert. Funktions- beziehungsweise wirkungsgleiche Bauelemente tragen gleiche Bezugszeichen. Insoweit sich Schaltungsteile oder Bauelemente in ihrer Funktion entsprechen, wird deren Beschreibung nicht in jeder der folgenden Figuren wiederholt.

Figur 1 zeigt eine beispielhafte Ausführungsform einer

Schaltungsanordnung mit einer Steuerschaltung und einer Speicherkette,

Figur 2 zeigt eine beispielhafte Weiterbildung der Schaltungsanordnung und

Figur 3 zeigt eine beispielhafte Ausführungsform einer Speicherschaltung mit einer nicht-flüchtigen Speicherzelle .

Figur 1 zeigt eine beispielhafte Ausführungsform einer Schal- tungsanordnung mit einer Steuerschaltung 400 und einer Speicherkette 500. Die Steuerschaltung 400 weist eine Ablaufsteuerung 440 auf. Die Ablaufsteuerung 440 ist als Finite State Maschine, abgekürzt FSM, realisiert. Die Speicherkette 500 um- fasst eine erste Mehrzahl n von in Serie geschalteten Spei- cherschaltungen 501, 511, 521, 531. In der beispielhaften Ausführungsform gemäß Figur 1 ist die erste Mehrzahl n gleich 4. Die Ablaufsteuerung 440 ist über einen Ausgang 413 der Steuerschaltung 400 mit einem Dateneingang 503 eines Einganges der ersten Speicherschaltung 501 verbunden. Die Ablaufsteuerung ist über einen weiteren Ausgang 417 parallel mit den Steuereingängen 507, 517, 527, 537 der Eingänge der Speicherschaltungen 501, 511, 521, 531 verbunden. Die Verbindung des weiteren Ausgangs 417 zu den Steuereingängen 507, 517, 527, 537 um- fasst mehrere Leitungen. Die Speicherschaltungen 501, 511, 521, 531 weisen jeweils eine nicht-flüchtige Speicherzelle

502, 512, 522, 532 auf. Der Eingang der ersten Speicherschaltung 501 umfasst einen Takteingang 504 und den Steuereingang 507. Die erste Speicherschaltung 501 weist einen ersten Ausgang 505 und einen zweiten Ausgang 506 auf, der mit einem Da- teneingang 513 der zweiten Speicherschaltung 511 verbunden ist. Weiter umfasst der Eingang der zweiten Speicherschaltung 511 einen Takteingang 514 und den Steuereingang 517. Die zweite Speicherschaltung 511 umfasst einen ersten Ausgang 515 und

einen zweiten Ausgang 516, der mit einem Dateneingang 523 der nächstfolgenden Speicherschaltung 521 verbunden ist. Weiter umfasst der Eingang der dritten Speicherschaltung 521 einen Takteingang 524 und den Steuereingang 527. Die dritte Spei- cherschaltung 521 umfasst einen ersten Ausgang 525 und einen zweiten Ausgang 526, der mit einem Dateneingang 533 der vierten Speicherschaltung 531, also der letzten Speicherschaltung verbunden ist. Weiter umfasst der Eingang der vierten Speicherschaltung 531 einen Takteingang 534 und den Steuereingang 537. Die vierte Speicherschaltung 531 umfasst einen ersten Ausgang 535, einen Signalausgang 599, welcher mit der Ablaufsteuerung 440 der Steuerschaltung 400 gekoppelt ist, und einen seriellen Datenausgang 598.

Die Ablaufsteuerung 440 stellt an dem Ausgang 413 ein erstes Datensignal Sl bereit, welches dem Dateneingang 503 des Eingangs der ersten Speicherschaltung 501 zugeleitet wird. Die Ablaufsteuerung 440 stellt am Ausgang 417 ein Steuersignal Fl bereit, das parallel den Steuereingängen 507, 517, 527, 537 der Speicherschaltungen 501, 511, 521, 531 zugeleitet wird. Den Takteingängen 504, 514, 524, 534 der Speicherschaltungen 501, 511, 521, 531 wird ein Taktsignal SCLK zugeleitet. An dem ersten Ausgang 505 der ersten Speicherschaltung 501 ist ein erstes Ausgangssignal DATAOUTl abgreifbar. Die erste Spei- cherschaltung 501 erzeugt in Abhängigkeit von dem Steuersignal 507, dem ersten Datensignal Sl sowie dem Taktsignal SCLK ein zweites Datensignal S2, das über den zweiten Ausgang 506 der ersten Speicherschaltung 501 dem Dateneingang 513 der zweiten Speicherschaltung 511 zugeführt wird. An dem ersten Ausgang 515 der zweiten Speicherschaltung 511 ist ein zweites Ausgangssignal DATAOUT2 abgreifbar. Die zweite Speicherschaltung 511 stellt ein drittes Datensignal S3 an dem zweiten Ausgang 516 der zweiten Speicherschaltung 511 bereit. Das dritte

Datensignal S3 wird in Abhängigkeit von dem Steuersignal Fl, dem zweiten Datensignal S2 sowie dem Taktsignal SCLK erzeugt. In analoger Weise stellen die dritte und die vierte Speicherschaltung 521, 531 an ihren jeweiligen ersten Ausgängen 525, 535 ein drittes beziehungsweise viertes Ausgangssignal

DATAOUT3, DATAOUT4 bereit. Die vierte Speicherschaltung 531 stellt an dem Signalausgang 599 ein Abarbeitungssignal REGLAST bereit, das der Ablaufsteuerung 440 in der Steuerschaltung 400 zugeleitet wird. Mit dem Signal REGLAST wird signalisiert, dass ein Befehl oder eine Dateninformation der letzten Speicherschaltung 531 zugeleitet wurde. Durch das Zuführen des Abarbeitungssignals REGLAST von der letzten Speicherschaltung 531 an die Steuerschaltung 400 erhält die Steuerschaltung 400 die Information, ob Daten oder ein Befehl durch die Speicherkette 500 durchgeschleift sind. Die vierte Speicherschaltung 531 stellt darüber hinaus an dem seriellen Datenausgang 598 ein serielles Datensignal REGOUT bereit, das die Daten des ersten bis zum vierten Ausgangssignal DATAOUTl, DATAOUT2, DATAOUT3, DATAOUT4 umfasst. An dem seriellen Daten- ausgang 598 sind das erste bis zum vierten Ausgangssignal DATAOUTl, DATAOUT2, DATAOUT3, DATAOUT4 seriell abgreifbar.

Es ist ein Vorteil der Schaltungsanordnung gemäß Figur 1, dass die Steuerschaltung 400 und die Speicherkette 500 unabhängig voneinander entworfen werden können. Die Steuerschaltung 400 ist dabei unabhängig von der ersten Mehrzahl n von Speicherelementen in der Speicherkette 500.

In einer alternativen Ausführungsform weist die vorletzte Speicherschaltung, also gemäß Figur 1 die dritte Speicherschaltung 521, den Signalausgang 599 zum Bereitstellen des Abarbeitungssignals REGLAST auf.

Figur 2 zeigt eine beispielhafte Ausführungsform der Schaltungsanordnung, die eine Weiterbildung der Figur 1 ist. Die Schaltungsanordnung kann die Steuerschaltung 400 und die Speicherkette 500 gemäß Figur 1 umfassen. Die vier Speicher- Schaltungen 501, 511, 521, 531 können als vier Bitzellen bezeichnet werden. Die Steuerschaltung 400 weist zusätzlich zu der Ablaufsteuerung 440 eine Erkennungsschaltung 410 und einen Oszillator 430 auf. Die Erkennungsschaltung 410 ist mit der Ablaufsteuerung 440 verbunden. Der Oszillator 430 ist mit einem Eingang eines Signalumschalters 420, in Folge MUX-Gatter genannt, verbunden. Der Signalumsetzer 420 ist als Multiplexer implementiert. Ein Ausgang des MUX-Gatters 420 ist an die Ablaufsteuerung 440 und an die Takteingänge 504, 514, 524, 534 der Speicherschaltungen 501, 511, 521, 531 angeschlossen. Die Schaltungsanordnung 700 weist einen ersten Eingang 701 auf, der mit der Erkennungsschaltung 410 verbunden ist. Darüber hinaus weist die Schaltungsanordnung einen zweiten Eingang 702 auf, der mit einem weiteren Eingang des MUX-Gatters 420 und mit einem Eingang der Erkennungsschaltung 410 verbunden ist. Der erste und der zweite Eingang 701, 707 umfassen jeweils eine Anschlussfläche, englisch päd. Der erste und der zweite Eingang 701, 702 weisen jeweils einen Puffer zur Signalanpassung auf. Dieser Puffer kann als schaltungsinterner Puffer oder als Peripherie Zelle ausgeführt sein.

Die Schaltungsanordnung 700 umfasst ferner einen bidirektionalen Anschluss 300, der an einem Ausgang 301 mit einem Eingang 403 der Ablaufsteuerung 440 und mit der Erkennungsschaltung 410 verbunden ist. Der bidirektionale Anschluss 300 umfasst eine Anschlussfläche, englisch päd. Der bidirektionelle Anschluss 300 kann auch als Schaltungsanordnungsanschluss bezeichnet sein. Der serielle Datenausgang 598 der vierten Speicherschaltung 531 ist mit einem Eingang 302 des bidirektiona-

len Anschlusses 300 verbunden. Der bidirektionale Anschluss 300 weist einen Puffer 304, der dem Ausgang 301 vorgeschaltet ist, und einen weiteren Puffer 305 auf, der dem Eingang 302 nachgeschaltet ist. Ein Steuereingang 303 des bidirektionalen Anschlusses 300 ist mit einem Ausgang 411 der Ablaufsteuerung 440 verbunden. Eine Verbindung 601, die als gut leitender Pfad realisiert ist, koppelt den bidirektionalen Anschluss 300 über einen zweiten Schalter 600 mit den Analoganschlüssen 508 der Speicherschaltungen 501, 511, 521, 531. Die Verbindung 601 ist ohne Zwischenschaltung eines Puffers direkt von extern zugänglich. Ein Steuerausgang 402 der Ablaufsteuerung 440 ist mit einem Steuereingang des zweiten Schalters 600 verbunden. Ein nicht gezeigter Schaltungsteil der Schaltungsanordnung ist über einen internen Anschluss 401 mit der Ab- laufSteuerung 440 verbunden. Die Ablaufsteuerung 440 ist über einen Ausgang 412 mit einem nicht gezeigten Schaltungsteil der Schaltungsanordnung verbunden. Die ersten Ausgänge 505, 515, 525, 535 der Speicherschaltungen 501, 511, 521, 531 sind über einen internen Datenbus 597 mit einem nicht gezeigten Schal- tungsteil der Schaltungsanordnung verbunden. Der interne Datenbus 597 ist als Parallelbus mit der ersten Mehrzahl n von Leitungen realisiert.

Der Erkennungsschaltung 410 wird über den ersten Eingang 701 ein Betriebsartensignal SMODE, über den zweiten Eingang 702 ein Taktsignal CLK und über den dritten Eingang 703 ein Signal SDATA zugeleitet. Die Erkennungsschaltung 410 erkennt aus diesen Signalen die einzustellende Betriebsart. Eine Betriebsart kann beispielsweise das parallele Auslesen der nicht- flüchtigen Speicherzellen 502, 512, 522, 532 der vier Speicherschaltungen 501, 511, 521, 531 bedeuten. Eine weitere Betriebsart kann beispielsweise das serielle Auslesen der nicht-flüchtigen Speicherzellen 502, 512, 522, 532 in Form

des seriellen Datensignals REGOUT an dem seriellen Datenausgang 598 sein. Eine andere Betriebsart kann beispielsweise das Programmieren der nicht-flüchtigen Speicherzellen 502, 512, 522, 532 über die Verbindung 601, den zweiten Schalter 600 und den bidirektionalen Anschluss 300 bedeuten. Eine wieder andere Betriebsart kann beispielsweise das Anschließen einer der nicht-flüchtigen Speicherzellen 502, 512, 522, 532 ebenfalls über die Verbindung 601 und den zweiten Schalter 600 an den bidirektionalen Anschluss 300 zum Zwecke der Be- Stimmung des analogen Widerstandswertes der nicht-flüchtigen Speicherzellen 502, 512, 522, 532 sein.

Das Taktsignal CLK wird über den zweiten Eingang 702 einem Eingang des MUX-Gatters 420 zugeleitet. Der Oszillator 430 stellt ausgangsseitig ein internes Taktsignal ICLK bereit, das einem weiteren Eingang des MUX-Gatters 420 zugeleitet wird. Ein Taktsignal SCLK, das von dem MUX-Gatter 420 bereitgestellt wird, wird der Ablaufsteuerung 440 und den Takteingängen 504, 514, 524, 534 der Speicherschaltungen 501, 511, 521, 531 zuge- leitet. Die Schaltung kann somit entweder mit dem externen

Taktsignal CLK oder mit dem vom internen integrierten Oszillator 430 generierten Taktsignal ICLK betrieben werden.

Der Oszillator 430 kann über den Multiplexer 420 geschaltet werden. Das interne Taktsignal SCLK kann vom Oszillator 430 oder extern über den Eingang 702 bereitgestellt werden.

Die Ablaufsteuerung 440 kann den bidirektionalen Anschluss 300 entsprechend der Betriebsart über ein Einstellsignal ES ein- stellen, das von der Ablaufsteuerung 440 an dem Ausgang 411 bereitgestellt wird. In der Betriebsart serielles Auslesen wird das serielle Datensignal REGOUT an dem seriellen Datenausgang 598 der vierten Speicherschaltung 531 bereitgestellt und über

den bidirektionalen Anschluss 300 als Signal SDATA extern zur Verfügung gestellt. Daten, beispielsweise zur Programmierung der nicht-flüchtigen Speicherzellen 502, 512, 522, 532, werden als das Signal SDATA über den bidirektionalen Anschluss 300 dem Eingang 403 der Ablaufsteuerung 440 zugeführt, die die Daten über den Ausgang 413 mittels des ersten Datensignals Sl an den Dateneingang 503 der ersten Speicherzelle 501 weiterleiten kann. über die Verbindung 601 kann der bidirektionale Anschluss 300 mit dem Analoganschluss 508 der Speicherschaltun- gen 501, 511, 521, 531 und in dieser mit der entsprechenden Speicherzelle 502, 512, 522, 532 verbunden werden. Mittels dieser Verbindung 601 kann somit ein Widerstandswert der nicht-flüchtigen Speicherzellen 502, 512, 522, 532 in serieller Abfolge gemessen werden oder diese programmiert werden. An der Verbindung 601 ist ein Analogsignal SANALOG abgreifbar.

Die vier Ausgangssignale DATAOUTl, DATAOUT2, DATAOUT3, DATA- OUT4 werden über den internen Bus 597 parallel einem weiteren Schaltungsteil der Schaltungsanordnung zugeleitet, der nicht gezeigt ist. Ein Signal POR wird über den internen Anschluss 401 der Ablaufsteuerung 440 zugeleitet. Das Signal POR ermöglicht, die Daten beim Einschalten der Schaltung aus den nicht-flüchtigen Speicherzellen 502, 512, 522, 532 auszulesen, und am internen Bus 597 zur Verfügung zu stellen. Die Ab- laufSteuerung 440 stellt an dem Ausgang 412 ein Bereitschaftssignal SBUSY zur Verfügung, das eine Information über den Bereitschaftszustand der Steuerschaltung 400 und der Speicherkette 500 umfasst.

Figur 3 zeigt eine beispielhafte Ausführungsform einer Speicherschaltung, wie sie in den Schaltungsanordnungen gemäß Figur 1 und Figur 2 einsetzbar ist. Exemplarisch ist in Figur 3 für die Mehrzahl n von Speicherschaltungen die erste Spei-

cherschaltung 501 gezeigt. Auch andere als in Figur 3 gezeigte Ausführungsformen von Speicherschaltungen eignen sich für den Einsatz in eine Speicherkette, wie sie in Figur 1 oder Figur 2 gezeigt ist.

Die Speicherschaltung 501 weist einen differenziellen Strompfad mit einem ersten Zweig 35 und einem zweiten Zweig 55 auf, die zwischen einen Versorgungsspannungsanschluss 9 und einen Bezugspotenzialanschluss 8 geschaltet sind. Der erste und der zweite Zweig 35, 55 bilden zusammen einen differen- ziellen Strompfad eines Komparators 3. Der Komparator 3 weist einen ersten Verstärker 11 und einen zweiten Verstärker 21 auf. Der erste Verstärker 11 ist zwischen einen Versorgungs- anschluss 12 des ersten Verstärkers 11 und den Bezugspotenzi- alanschluss 8 geschaltet und weist einen ersten Transistor 30 und einen zweiten Transistor 40 auf, die zueinander in Serie geschaltet sind. Die Transistoren 30, 40 sind eingangsseitig mit einem Eingang 14 des ersten Verstärkers 11 verbunden. Ein Knoten 31 zwischen dem ersten und dem zweiten Transistor 30, 40 des ersten Verstärkers 11 bildet einen Ausgang 15 des ersten Verstärkers 11. Entsprechend weist der zweite Verstärker 21 einen ersten Transistor 50 und einen zweiten Transistor 60 auf, die zwischen einen Versorgungsanschluss 22 des zweiten Verstärkers 21 und den Bezugspotenzialanschluss 8 geschaltet sind. Die beiden Transistoren 50, 60 des zweiten Verstärkers 21 sind eingangsseitig an einem Eingang 24 des zweiten Verstärkers 21 angeschlossen. Ein Knoten 51 zwischen dem ersten und dem zweiten Transistor 50, 60 des zweiten Verstärkers 21 dient als Ausgang 25 des zweiten Verstärkers 21. Der erste Verstärker 11 umfasst somit einen Inverter und der zweite Verstärker 21 umfasst ebenfalls einen Inverter. Die beiden Verstärker 11, 21 sind somit symmetrisch aufgebaut. Der Ausgang 15 des ersten Verstärkers 11 ist mit dem Eingang 24 des zwei-

ten Verstärkers 21 und der Ausgang 25 des zweiten Verstärkers 21 ist mit dem Eingang 14 des ersten Verstärkers 11 verbunden. Der Ausgang 15 des ersten Verstärkers 11 ist über einen ersten Ladetransistor 70 und der Ausgang 25 des zweiten Verstärkers 21 ist über einen zweiten Ladetransistor 80 mit dem Bezugspo- tenzialanschluss 8 gekoppelt.

Der erste Zweig 35 umfasst die nicht-flüchtige Speicherzelle 502, die zwischen den Versorgungsanschluss 12 des ersten Ver- stärkers 11 und einen Verbindungsknoten 2 geschaltet ist. Der zweite Zweig 55 umfasst ein Referenzelement 20, das zwischen den Versorgungsanschluss 22 des zweiten Verstärkers 21 und den Verbindungsknoten 2 geschaltet ist. Der Verbindungsknoten 2 ist über einen Schalter 160 mit dem Versorgungsanschluss 9 gekoppelt. Ein Steuereingang des Schalters 160 ist an einen Steuerausgang einer Logikschaltung 509 der Speicherschaltung 501 angeschlossen. Der Verbindungsknoten 2 ist direkt mit dem Analoganschluss 508 verbunden. Der erste und der zweite Ladetransistor 70, 80 sind eingangsseitig miteinander und mit ei- nem Ausgang der Logikschaltung 509 verbunden.

Die Speicherschaltung 501 in Figur 3 weist einen Programmiertransistor 150 auf, der den Versorgungsanschluss 12 des ersten Verstärkers 11 mit dem Bezugspotenzialanschluss 8 verbindet. Der Programmiertransistor 150 ist an einem Steuereingang mit einem Ausgang der Logikschaltung 509 der Speicherschaltung 501 verbunden. Zusätzlich ist ein kapazitives Kompensationselement 151 an den Versorgungsanschluss 22 des zweiten Verstärkers 21 angeschlossen. Das Kompensationselement 151 ist als Transistor ausgebildet.

An den Ausgang 15 des ersten Verstärkers 11 ist ein erster Puffer 106 und an den Ausgang 25 des zweiten Verstärkers 21

ist ein zweiter Puffer 104 angeschlossen. Der erste Puffer 106 weist einen Inverter, umfassend zwei Transistoren 130, 140, auf, der zwischen den Versorgungsspannungsanschluss 9 und den Bezugspotenzialanschluss 8 geschaltet ist. Entsprechend weist der zweite Puffer 104 einen weiteren Inverter, umfassend zwei Transistoren 110, 120, auf, der zwischen den Bezugspotenzialanschluss 8 und den Versorgungsspannungsanschluss 9 geschaltet ist. Die Eingänge der beiden Transistoren 130, 140 des ersten Puffers 106 sind mit dem Ausgang 15 des ersten Ver- stärkers 11 sowie die Eingänge der beiden Transistoren 110, 120 des zweiten Puffers 104 mit dem Ausgang 25 des zweiten Verstärkers 21 verbunden. Ein Knoten 102 zwischen den beiden Transistoren 110, 120 des zweiten Puffers 104 bildet einen Ausgang des zweiten Puffers 104, der mit dem ersten Ausgang 505 der ersten Speicherschaltung 501 verbunden ist.

Der Ausgang 15 des ersten Verstärkers 11 ist über einen ersten Schalter 100 einer Schreibanordnung 89 mit einem Anschluss der Logikschaltung 509 verbunden. Ebenso ist der Ausgang 25 des zweiten Verstärkers 21 über einen zweiten Schalter 90 der Schreibanordnung 89 mit einem weiteren Anschluss der Logikschaltung 509 verbunden. Die Steueranschlüsse des ersten und des zweiten Schalters 90, 100 sind miteinander und mit einem Steuereingang 92 der Schreibanordnung 89 verknüpft, der wie- derum mit einem Steuerausgang der Logikschaltung 509 verbunden ist.

Die Transistoren 30, 40, 50, 60, 70, 80, 90, 100, 110, 120, 130, 140, 150, 151 und der Schalter 160 können als Feldef- fekttransistoren, insbesondere als Metall-Oxid-Halbleiter

Feldeffekttransistoren, abgekürzt MOSFETs, realisiert sein.

Die Logikschaltung 509 ist eingangsseitig mit dem Dateneingang 503, dem Takteingang 504 und dem Steuereingang 507 der ersten Speicherschaltung 501 und ausgangsseitig mit dem zweiten Ausgang 506 der ersten Speicherschaltung 501 verbunden. Die Lo- gikschaltung 509 umfasst ein Flip-Flop 510 und Logikgatter.

An dem Versorgungsspannungsanschluss 9 ist eine Versorgungsspannung VDD angeschlossen. Den Steueranschlüssen des ersten und des zweiten Ladetransistors 70, 80 ist ein Ladesignal SLOAD zuführbar. Der erste und der zweite Ladetransistor 70, 80 sowie der Schalter 160 sind in einem ersten Betriebszustand leitend geschaltet. Somit ist der erste Transistor 30 und der erste Transistor 50 des ersten und des zweiten Verstärkers 11, 21 leitend und der zweite Transistor 40 und der zweite Transistor 60 des ersten und des zweiten Verstärkers 11, 21 sperrend geschaltet. In den beiden Zweigen des diffe- rentiellen Strompfades 35, 55 treten auf Grund der unterschiedlichen Widerstände der nicht-flüchtigen Speicherzelle 502 und des Referenzelements 20 verschieden große Ströme II, 12 auf, die an den Versorgungsanschlüssen 12 und 22 unterschiedliche Spannungspotentiale hervorrufen. Werden die beiden Ladetransistoren 70 und 80 sperrend geschaltet, detektiert der Komparator 3 den Spannungsunterschied zwischen den Versorgungsanschlüssen 12 und 22 und speichert das Ergebnis selbst- haltend in den beiden Verstärkern 11 und 21 ab.

An dem Ausgang 15 des ersten Verstärkers 11 ist eine invertierte Ausgangsspannung NVOUT und an dem Ausgang 25 des zweiten Verstärkers 21 eine Ausgangsspannung VOUT abgreifbar. Weist die nicht-flüchtige Speicherzelle 502 einen kleineren Widerstandswert als das Referenzelement 20 auf, so steigt die invertierte Ausgangsspannung NVOUT schneller als die Ausgangsspannung VOUT an, so dass aufgrund der Rückkopplung des ers-

ten und des zweiten Verstärkers 11, 21 der zweite Transistor 60 des zweiten Verstärkers 21 sowie der erste Transistor 30 des ersten Verstärkers 11 leitend und die beiden weiteren Transistoren 50, 40 als Sperre geschaltet sind.

Der Programmiertransistor 150 dient zum Bereitstellen eines ersten Stromes Il mit einem hohen Stromwert, der durch die nicht-flüchtige Speicherzelle 502 zur Durchführung eines Programmiervorgangs fließt. Durch seine Größe stellt der Pro- grammiertransistor 150 eine kapazitive Last an dem Versor- gungsanschluss 12 dar. Beim oben beschriebenen Auslesevorgang werden die beiden Zweige 35, 55 des differentiellen Strompfades mit Vorteil in gleicher Weise kapazitiv belastet, um eine symmetrische Auslegung des Komparators 3 zu gewährleisten. Dazu ist der Versorgungsanschluss 22 des zweiten Verstärkers 21 mit dem Kompensationselement 151 verbunden. Dieses Kompensationselement 151 ist als Transistor ausgebildet und stellt für den zweiten Zweig 55 des differentiellen Strompfades die gleiche kapazitive Belastung dar, wie sie der Programmiertransis- tor 150 für den ersten Zweig 35 darstellt. An einem ersten An- schluss der nicht-flüchtigen Speicherzelle 502 ist das Analogsignal SANALOG abgreifbar.

Der Logikschaltung 509 wird das erste Datensignal Sl, das Taktsignal SCLK und das Steuersignal Fl über den Dateneingang 503, den Takteingang 504 und den Steuereingang 507 zugeführt. In Abhängigkeit von dem Taktsignal SCLK, dem Steuersignal Fl und dem Datensignal Sl stellt die Logikschaltung 509 unter Verwendung des Flip-Flops 510 das zweite Datensignal S2 sowie die Signale zum Betrieb der Speicherschaltung 501 wie das

Programmiersignal SBURN, das Ladesignal SLOAD und das Schreibsignal WRITE bereit. Ein Datensignal DATAIN und ein dazu invertiertes Datensignal NDATAIN wird je nach Betriebsart von

der Logikschaltung 509 bereitgestellt oder von der Logikschaltung 509 empfangen. Das Flip-Flop 510 kann mittels des Taktsignals SCLK taktgesteuert realisiert sein.

Mit Vorteil ist der Komparator 3 symmetrisch aufgebaut und um- fasst eine Selbsthaltefunktion, die durch die Rückkopplung der beiden Verstärker 11, 21 erzielt wird.

Mit Vorteil ist an den beiden Ausgängen 15, 25 des ersten und des zweiten Verstärkers 11, 21 jeweils ein Puffer 104, 106 nachgeschaltet, sodass eine kapazitive Last an dem Ausgang 15 des ersten Verstärkers 11 und eine kapazitive Last an dem Ausgang 25 des zweiten Verstärkers 21 gleich sind. Somit beeinflussen nachgeschaltete Schaltungsteile nicht den Einstell- und Umschaltvorgang des ersten und des zweiten Verstärkers

11, 21. Mit Vorteil kann mittels der Schreibanordnung 89 die Ausgangsspannung VOUT mit dem Wert des Datensignals DATAIN und die invertierte Ausgangsspannung NVOUT mit dem Wert des invertierten Datensignals NDATAIN bereitgestellt werden, so- bald mittels eines Schreibsteuersignals WRITE die beiden

Schalter 90, 100 leitend geschaltet sind. Mit Vorteil ist es daher möglich, Daten auf eine zweite Art und Weise in den beiden Verstärkern 11 und 21 zu speichern, sofern die nichtflüchtige Speicherzelle 502 niederohmig ist. Damit können für Testzwecke Daten unabhängig von der nicht-flüchtigen Speicherzelle 502 gespeichert werden.

In einer Ausführungsform ist die nicht-flüchtige Speicherzelle 502 als one-time-programmable Speicherelement, abgekürzt OTP-Element, implementiert.

In einer alternativen Ausführungsform weist eine weitere Speicherschaltung 511, 521, 531 keinen Takteingang zum Zuführen

des Taktsignals SCLK auf. In einer alternativen Ausführungsform umfassen das Steuersignal Fl oder die weiteren Datensignale S2, S3, S4 das Taktsignal SCLK oder ein von dem Taktsignal SCLK abgeleitetes Signal.

Bezugszeichenliste

2 Verbindungsknoten

3 Komparator

8 BezugspotenzialanSchluss

9 Versorgungsanschluss

11 erster Verstärker

12 Versorgungsanschluss

14 Eingang

15 Ausgang

20 Referenzelement

21 zweiter Verstärker

22 Versorgungsanschluss

24 Eingang

25 Ausgang

30 erster Transistor

31 Knoten

35 erster Zweig

40 zweiter Transistor

50 erster Transistor

51 Knoten

55 zweiter Zweig

60 zweiter Transistor

70 erster Ladetransistor

80 zweiter Ladetransistor

89 Schreibanordnung

90 zweiter Schalter

91 zweiter Eingang

92 Steuereingang

100 erster Schalter

101 erster Eingang

102, 103 Knoten

104 zweiter Puffer

106 erster Puffer

110, 120, 130, 140 Transistor

150 Programmiertransistor

151 Kompensationselement 160 Schalter

300 bidirektionaler Anschluss

301 Ausgang

302 Eingang

303 Steuereingang 304, 305 Puffer

400 Steuerschaltung

401 internen Anschluss

402 Steuerausgang

403 Eingang 410 Erkennungsschaltung

411, 412, 413, 417 Ausgang 420 MUX-Gatter

430 Oszillator

440 Ablaufsteuerung 500 Speicherkette

501 erste Speicherschaltung

511 zweite Speicherschaltung

521 dritte Speicherschaltung

531 vierte Speicherschaltung 502, 512, 522, 532 nicht-flüchtige Speicherzelle

503, 513, 523, 533 Dateneingang

504, 514, 524, 534 Takteingang

505, 515, 525, 535 erster Ausgang

506, 516, 526 zweiter Ausgang 507, 517, 527, 537 Steuereingang

508 Analoganschluss

509 Logikschaltung

510 Flip-Flop

597 interner Bus

598 serieller Datenausgang

599 Signalausgang

600 zweiter Schalter

601 Verbindung

700 Schaltungsanordnung

701 erster Eingang

702 zweiter Eingang

CLK Taktsignal

DATAIN einzulesendes Datensignal

DATAOUTl erstes Ausgangssignal

DATAOUT2 zweites Ausgangssignal

DATAOUT3 drittes Ausgangssignal

DATAOUT4 viertes Ausgangssignal

ES Einsteilsignal

Fl Steuersignal

ICLK internes Taktsignal

Il erster Strom

12 zweiter Strom

NDATAIN invertiertes Datensignal

NDATAOUT invertiertes erstes Datensignal

NVOUT invertierte Ausgangsspannung

POR internes Steuersignal

REGLAST Abarbeitungssignal

REGOUT serielles Datensignal

SANALOG Analogsignal

SBURN Programmiersignal

SBUSY Bereitschaftssignal

SCLK internes Taktsignal

SDATA Signal

SLOAD Ladesignal

SMODE Betriebsartensignal

SWRITE Schreibsteuersignal

51 erstes Datensignal

52 zweites Datensignal

53 drittes Datensignal

54 viertes Datensignal VDD Versorgungsspannung VOUT Ausgangsspannung VSS Bezugspotenzial