Tyroller, Tobias (Roter-Brach-Weg 104 A Regensburg, 93049, DE)
| 1. | Schaltungsanordnung zur Verhältnisbildung zweier ana loger Eingangssignale (U1 U2) und zur Erzeugung eines dem Verhältnis beider Eingangssignale (U1 U2) entsprechenden di gitalen Ausgangssignals (R) mit einem durch das erste der beiden Eingangssignale (U1 U2) gesteuerten ersten Generator (1) zur Erzeugung eines ersten Taktsignals (T1) mit einer von dem ersten Eingangssignal (U1) abhängigen ersten Taktfrequenz (fl), einem durch das zweite der beiden Eingangssignale (U1 U2) gesteuerten zweiten Generator (2) zur Erzeugung eines zweiten Taktsignals (T2) mit einer von dem zweiten Eingangs signal (U2) abhängigen zweiten Taktfrequenz (f2), einem dem ersten Generator (1) nachgeschalteten Zähler (3), der über ein Zählerrücksetzsignal rücksetzbar ist und der ein seinem Zählerstand entsprechendes Binärwort abgibt, einem dem Zähler (3) nachgeschalteten Register (4), das bei Auftreten eines Registerladesignals das Binärwort über nimmt und das digitale Ausgangssignal (R) bereitstellt, wobei das Zählerrücksetzsignal und das Registerladesignal aus dem zweiten Taktsignal (T2) des mit Zähler (3) und Register (4) verbundenen zweiten Generators (2) erzeugt wird. |
| 2. | Schaltungsanordnung nach Anspruch 1, bei der dem zwei ten Generator (2) ein Frequenzteiler (5) mit einem bestimmten Teilerfaktor (x) nachgeschaltet ist. |
| 3. | Schaltungsanordnung nach Anspruch 1 oder 2, bei der dem Register (4) ein Subtrahierer (6) nachgeschaltet ist, der vom Ausgangswert des Registers (4) den Teilerfaktor (x) das digitale Ausgangssignal (R) ergebend abzieht. |
| 4. | Schaltungsanordnung nach Anspruch 1, 2 oder 3, bei der die beiden Generatoren (1, 2) gleiche Übersetzungsverhältnis se von jeweiliger Taktfrequenz () zu jeweiligem Eingangssig nal aufweisen. |
| 5. | Schaltungsanordnung nach Anspruch 1, 2,3 oder 4, bei der das Zählerrücksetzsignal nach dem Registerladesignal er zeugt wird. |
Derartige Schaltungsanordnungen werden beispielsweise mittels speziellen Analog-Digital-Umsetzern realisiert und sind bei- spielsweise aus U. Tietze, Ch. Schenk, Halbleiterschaltungs- technik, 9. Auflage, 1990, Seiten 784 bis 790 bekannt. Diese auch als Analog-Digital-Umsetzer nach dem Single-Slope- Verfahren bzw. nach dem Dual-Slope-Verfahren bezeichneten An- ordnungen weisen in der Regel einen Zähler, einen Oszillator als Zeitgeber, mindestens einen Komparator sowie einen In- tegrator oder statt dessen einen Sägezahngenerator auf. In beiden Fällen wird jedoch ein Eingangssignal in-Bezug auf ei- ne feste Referenzspannung gesetzt.
Insbesondere bei Anwendungen in der Automobiltechnik wie bei- spielsweise der Aufprallerkennung ist es jedoch notwendig, zwei sich ändernde Eingangssignale ins Verhältnis zu setzen.
Daher wurde bisher in der Regel entweder die Verhältnisbil- dung auf analoger Seite wie beispielsweise durch'Logarithmie- rung, Subtraktion und anschließender Delogarithmierung oder durch einigen Rechenaufwand erfordernde digitale Schaltungen realisiert. Als Analog-Digital-Umsetzer wurden dabei solche verwendet, die lediglich ein variables Eingangssignal aufwei- sen. In beiden Fällen ist jedoch der Realisierungsaufwand verhältnismäßig hoch.
Aufgabe der Erfindung ist es daher, eine Schaltungsanordnung der eingangs genannten Art anzugeben, bei der ein geringerer Aufwand notwendig ist.
Die Aufgabe wird gelöst durch eine Schaltungsanordnung gemäß Patentanspruch 1. Ausgestaltungen und Weiterbildungen des Er- findungsgedankens sind Gegenstand von Unteransprüchen.
Vorteil der Erfindung ist es, dass durch die Verwendung eines speziellen Analog-Digital-Umsetzerprinzips, das die Verhält- nisbildung zweier variabler Eingangssignale zuläßt, ein zu- sätzlicher Aufwand für die Verhältnisbildung nicht notwendig ist. Anstelle einer Verhältnisbildung entweder vor dem Ana- log-Digital-Umsetzer oder nach dem Analog-Digital-Umsetzer- wie bisher-wird nun die Verhältnisbildung vom Analog- Digital-Umsetzer selbst vorgenommen. Somit werden auf einfa- che Weise zwei analoge Eingangssignale ins Verhältnis zuein- ander gesetzt, wobei der digitale Ausgangswert proportional zum Verhältnis der beiden Eingangssignale ist.
Erreicht wird dies bei einer Schaltungsanordnung zur Verhält- nisbildung zweier analoger Eingangssignale und zur Erzeugung eines dem Verhältnis beider Eingangssignale entsprechenden digitalen Ausgangssignals durch einen durch das erste der beiden Eingangssignale gesteuerten ersten Generator zur Er- zeugung eines ersten Taktsignals mit einer von dem ersten Eingangssignal abhängigen ersten Taktfrequenz sowie einen durch das zweite der beiden Eingangssignale gesteuerten zwei- ten Generator zur Erzeugung eines zweiten Taktsignals mit ei- ner von dem zweiten Eingangssignal abhängigen zweiten Takt- frequenz. Ein dem ersten Generator nachgeschalteter Zähler gibt ein seinem Zählerstand entsprechendes Binärwort ab und ist über ein Zählerrücksetzsignal rücksetzbar. Ein dem Zähler nachgeschaltetes Register übernimmt bei Auftreten eines Re- gisterladesignals das Binärwort und stellt das digitale Aus-
gangssignal bereit, wobei das Zählerrücksetzsignal und das Registerladesignal aus dem zweiten Taktsignal des mit Zähler und Register verbundenen zweiten Generators erzeugt wird.
Bevorzugt ist dabei dem zweiten Generator ein Frequenzteiler mit einem bestimmten Teilerfaktor und/oder dem Register ein Subtrahierer (6), der das digitale Ausgangssignal (R) erge- bend den Teilerfaktor (x) vom Ausgangswert des Registers (4) abzieht, nachgeschaltet.
Des weiteren können die beiden Generatoren gleiche Überset- zungsverhältnisse von jeweiliger Taktfrequenz zu jeweiligem Eingangssignal aufweisen. Dies ist deshalb vorteilhaft, da sich identische Generatoren leichter, d. h. mit geringer To- leranz einander gegenüber herstellen lassen, wobei diese re- lative Toleranz die gesamte Toleranz der Schaltungsanordnung im wesentlich bestimmt.
Schließlich werden das Zählerrücksetzsignal und das Register- ladesignal nacheinander erzeugt derart, das zunächst die Ü- bernahme des Zählerstandes in das Register und anschließend das Rücksetzen des Zählers erfolgt.
Die Erfindung wird nachfolgend anhand der in den Figuren der Zeichnung dargestellten Ausführungsbeispiele näher erläutert.
Es zeigt : Figur 1 eine erste bevorzugte Ausführungsform einer erfin- dungsgemäßen Schaltungsanordnung, Figur 2 eine zweite bevorzugte Ausführungsform einer erfin- dungsgemäßen Schaltungsanordnung und Figur 3 eine dritte bevorzugte Ausführungsform einer erfin- dungsgemäßen Schaltungsanordnung.
Bei der in Figur 1 gezeigten Ausführungsform wird ein Ein- gangssignal-eine Eingangsspannung Seinem steuerbaren Generator-einem spannungsgesteuerten Oszillator (VCO) 1- zugeführt, dessen Ausgang mit dem Zähleingang eines Zählers 3 verbunden ist. Der Rücksetzeingang des Zählers 3 ist dabei an den Ausgang eines von einem weiteren Eingangssignal-einer Eingangsspannung U2-gesteuerten Generators-eines span- nungsgesteuerten Oszillators (VCO) 2-angeschlossen. Dem Zähler 3 wiederum ist ein Register 4 nachgeschaltet, das an- gesteuert durch den spannungsgesteuerten Oszillator 2 die Zählerstände des Zählers 3 übernimmt und als digitales Aus- gangssignal R ausgibt. Die in Figur 1 gezeigte Schaltungsan- ordnung ist ausgelegt für eine Eingangsspannung U1, die we- sentlich größer ist als die Eingangsspannung U2. Abhängig von den Eingangsspannungen U1, U2 werden von den spannungsgesteu- erten Oszillatoren 1, 2 Taktsignale T1, T2 erzeugt, deren Taktfrequenz fl, f2 beispielsweise direkt proportional dem jeweiligen Eingangssignal ist. Weiterhin sind beide span- nungsgesteuerten Oszillatoren 1, 2 identisch ausgeführt, so dass gilt : (1) fl = k-Ul, (2) f2 = k-U2.
Dabei ist mit k eine Proportionalitätskonstante bezeichnet, die für beide spannungsgesteuerte Oszillatoren 1, 2 identisch ist.
Der Zähler 3 zählt die Takte des Taktsignals T1 im Zeitinter- vall zwischen zwei Takten des Taktsignals T2. Das digitale
Ausgangssignal R verhält sich somit zu den Zeitintervallen Atl und At2 wie folgt : (3) R = At2/Atl = fl/f2 = k-Ul/k-U2 = Ul/U2 Die Ausführungsform nach Figur 2 geht aus der in Figur 1 ge- zeigten Ausführungsform dadurch hervor, dass dem zweiten ge- steuerten Oszillator 2 ein Frequenzteiler 5 nachgeschaltet ist, der einen Teilerfaktor x aufweist und demzufolge die Frequenz f2 durch Teilerfaktor x teilt. Mit entsprechenden Werten für den Teilerfaktor x kann erreicht werden, dass ge- eignete Bereiche der Eingangsspannungen U1, U2 bei identi- schen spannungsgesteuerten Oszillatoren 1, 2 in annähernd gleichen Größenordnungen zu liegen kommen (U1=U2). Für das digitale Ausgangssignal R ergibt sich damit : (4) R = f1/ (f2/x)-x (Ul/U2) Der Zähler 3 zählt somit die Takte des Taktsignals Tl im Zeitintervall zwischen zwei Takten des in der Frequenz um den Teilerfaktor x geteilten Taktsignals T2.
Die in Figur 3 gezeigte Ausführungsform geht aus der in Figur 2 dargestellten Ausführungsform dadurch hervor, dass dem Re- gister 4 ein digitaler Subtrahierer 7 nachgeschaltet ist.
Dieser subtrahiert den Teilungsfaktor x von dem im Register 4 gespeicherten Zählerstand. Das digitale Ausgangssignal R be- rechnet sich damit wie folgt : (5) R = (fl/ (f2/x))-x = (x/U2) (U1-U2) Zum Zwecke einer sicheren Übernahme des Zählerstandes in das Register 6 kann vorgesehen werden, dass zunächst die Übernah- me durchgeführt wird und dann zeitverzögert das Rücksetzen
des Zählers 3. Dies kann beispielsweise durch ein in dem Rücksetzeingang des Zählers 3 vorgeschaltetes Verzögerungs- glied 7 (wie in Figur 3 dargestellt) erfolgen.
Wie aus den Ausführungsbeispielen zu ersehen ist, wird erfin- dungsgemäß sowohl die Verhältnisbildung zweier variabler Ein- gangssignale als auch eine Analog-Digital-Umsetzung in einem erreicht, so dass kein zusätzlicher Aufwand notwendig ist.
Anstelle einer Verhältnisbildung entweder vor dem Analog-Di- gital-Umsetzer oder nach dem Analog-Digital-Umsetzer-wie bisher-wird nun die Verhältnisbildung bei der Analog- Digital-Umsetzung vorgenommen.
Next Patent: ACOUSTIC TOUCH SENSOR WITH LAMINATED SUBSTRATE