Uberabtastende Digital-Analog-Umsetzer, die nach dem Sigma- Delta-Verfahren arbeiten, weisen ein Interpolationsfilter zur Abtastratenerhöhung, eine nachgeschaltete Schaltungsanordnung zur Quantisierung und Filterung des Quantisierungsrauschens (Noise-Shaping-Loop) und einen Digital-Analog-Umsetzer mit geringer Eingangswortbreite auf.

Aus US 5,369,403 ist ein Sigma-Delta-Digital-Analog-Umsetzer mit kleinem Quantisierungsfehler bekannt, der einen ersten und zweiten digitalen Regelkreis zur Quantisierung aufweist.

Der zweite digitale Regelkreis verarbeitet den Quantisie- rungsfehler des ersten digitalen Regelkreis. Die quantisier- ten Ausgangssignale des ersten und zweiten digitalen Regel- kreises werden jeweils von einem ersten bzw. zweiten Digital- Analog-Umsetzer in ein erstes bzw. zweites analoges Signal umgesetzt. Das zweite analoge Signal wird analog gefiltert und zu dem ersten analogen Signal zu einem analogen Signal, das nur einen kleinen Quantisierungsfehler aufweist, addiert.

Nachteilig ist dabei die aufwendige analoge Filterung des zweiten Signals und die fehlerbehaftete analoge Addition, die die Linearität des umgesetzten analogen Signals einschränkt.

Das der Erfindung zugrundeliegende technische Problem besteht daher darin, eine Schaltungsanordnung zur Quantisierung digi- taler Signale und Filterung des Quantisierungsrauschens anzu- geben, die ausschließlich digitale Mittel aufweist und digi-

tale Ausgangssignale mit geringem Quantisierungsrauschen er- zeugt.

Dieses Problem wird von einer Schaltungsanordnung zur Quanti- sierung digitaler Signale und Filterung des Quantisierungs- rauschens mit den Merkmalen von Patentanspruch 1 gelöst. Vor- teilhafte Ausgestaltungen der Erfindung ergeben sich aus den jeweiligen Unteransprüchen.

Die Erfindung betrifft eine Schaltungsanordnung zur Quanti- sierung digitaler Signale und Filterung des Quantisierungs- rauschens. Die Schaltungsanordnung weist eine Vielzahl von in Reihe geschalteten digitalen Regelkreisen mit Quantisierern auf. Einem ersten Regelkreis der Reihe werden die digitalen Signale, die eine erste Wortbreite von m-Bit aufweisen, zuge- führt. Das Quantisierungsfehlersignal jedes Quantisierers wird im jeweiligen digitalen Regelkreis gefiltert und rückge- koppelt. Das Quantisierungsfehlersignal jedes Quantisierers wird einem nachgeschalteten digitalen Regelkreis zugeführt.

Das quantisierte Ausgangssignal des ersten digitalen Regel- kreises wird auf eine dritte Wortbreite von u-Bit, die klei- ner als die erste Wortbreite ist, angepaßt. Die quantisierten Ausgangssignale der digitalen Regelkreise der Reihe werden außer dem quantisierten Ausgangssignal des ersten digitalen Regelkreises jeweils von einem digitalen Filter gefiltert und mit dem quantisierten Ausgangssignal des ersten digitalen Re- gelkreises der Reihe zur Auslöschung der Quantisierungsfehler in einem Addierer addiert, dessen Ausgangssignal eine zweite Wortbreite von n-Bit aufweist und das quantisierte Ausgangs- signal der Schaltungsanordnung ist. Vorteilhafterweise wird mit digitalen Mitteln das durch den Quantisierungsfehler ver- ursachte Quantisierungsrauschen verringert. Ein weiterer Vor- teil ergibt sich aus der ausschließlichen Verwendung digita- ler Mittel, die eine nur durch die Wortbreite der Rechen- schaltungen begrenzte Genauigkeit ermöglichen. Weiterhin sind

digitale Mittel insbesondere bei einer Integration der Schal- tungsanordnung auf einem monolithischen Bauelement einfacher als analoge Mittel zu verwenden.

Durch die digitale Filterung des Ausgangssignals jedes digi- talen Regelkreises außer dem ersten digitalen Regelkreis und die Summation der Ausgangssignale jedes digitalen Regelkrei- ses wird der Quantisierungsfehler des jeweils vorgeschalteten digitalen Regelkreises ausgelöscht. Übrig bleibt der Quanti- sierungsfehler des letzten digitalen Regelkreises der Reihe, da diesem kein weiterer digitaler Regelkreis zur Auslöschung des Quantisierungsfehlers nachgeschaltet ist. Vorteilhaft ist dabei, daß auch Signale mit einer geringen Überabtastung des zugrundeliegenden Signals durch diese Schaltungsanordnung mit einem sehr geringen Quantisierungsfehler quantisiert werden können. In einem solchen Fall wird das durch einen Quantisie- rungsfehler erzeugte Rauschspektrum effizient gefiltert und trotz der aufgrund einer niedrigen Abtastfrequenz naheliegen- den Nutzsignalspektren des abgetasteten Signals aus dem ur- sprünglichen Nutzsignalspektrum des abgetasteten Signals au- gelöscht.

In einer bevorzugten Ausführungsform weist jedes digitale Filter ein Hochpaßfilter auf. Vorteilhafterweise wird dadurch das Rauschspektrum, das durch den Quantisierungsfehler des letzten digitalen Regelkreises der Reihenschaltung verursacht wird, bei tiefen Frequenzen gedämpft und stört weniger die bei tiefen Frequenzen liegenden Spektralanteile eines Nutzsi- gnals.

In einer besonders bevorzugten Ausführungsform weist jedes digitale Filter zwei in Reihe geschaltete Differenzierer er- ster Ordnung auf. Von Vorteil ist der einfache Aufbau jedes digitalen Filters mit digitalen Mitteln. Es werden lediglich

zwei Subtrahierer und zwei Verzögerungsglieder zum Aufbau be- nötigt.

Die Quantisierer quantisieren in einer bevorzugten Ausfüh- rungsform ein Eingangssignal durch Abschneiden der niederwer- tigen Bits des Eingangssignals. Vorteilhafterweise erfordert die Methode des Abschneidens der niederwertigen Bits einen sehr geringen schaltungstechnischen Aufwand.

In einer alternativen bevorzugten Ausführungsform quantisie- ren die Quantisierer ein Eingangssignal durch Runden anstelle durch Abschneiden. Diese Methode ist zwar gegenüber dem Quan- tisieren durch Abschneiden schaltungstechnisch aufwendiger, liefert dafür aber genauere Ergebnisse.

Jeder digitale Regelkreis weist bevorzugt einen dem Quanti- sierer vorgeschalteten Begrenzer, eine Filterstruktur zur Filterung des Quantisierungsfehlersignals und einen Addierer, der ein Eingangssignal mit dem gefilterten Quantisierungsfeh- lersignal addiert, auf. Dabei verhindert der Begrenzer eine Uberschreitung des durch die nachfolgenden Schaltungsstruktu- ren vorgegebenen Wertebereichs.

Besonders bevorzugt ist jeder digitale Regelkreis höchstens zweiter Ordnung, um Stabilitätsprobleme zu vermeiden. Höhere Ordnungen als die zweite Ordnungen benötigen Mittel zur Ver- besserungen der Stabilität, wodurch der Schaltungsaufwand des digitalen Regelkreises steigt.

Weitere Vorteile, Merkmale und Anwendungsmöglichkeiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung ei- nes Ausführungsbeispiels in Verbindung mit der Zeichnung. In der Zeichnung zeigt

Figur 1 ein erstes Ausführungsbeispiel der erfindungsgemä- ßen Schaltungsanordnung zur Quantisierung digitaler Signale und Filterung des Quantisierungsrauschens ; Figur 2 ein zweites Ausführungsbeispiel der erfindungsgemä- ßen Schaltungsanordnung zur Quantisierung digitaler Signale und Filterung des Quantisierungsrauschens ; Figur 3 ein drittes Ausführungsbeispiel der erfindungsgemä- ßen Schaltungsanordnung zur Quantisierung digitaler Signale und Filterung des Quantisierungsrauschens ; und Figur 4 das Quantisierungsrauschspektrum eines Quantisie- rers ohne Noise-Shaping-Loop und einer Noise- Shaping-Loop erster und zweiter Ordnung.

In Figur 1 wird ein digitales Eingangssignal Input mit einer ersten Wortbreite von m-Bit einem ersten Multiplizierer 5 zu- geführt. Der erste Multiplizierer 5 multipliziert das Ein- gangssignal Input mit einem konstanten Faktor k, der kleiner als eins ist, und kann dazu beispielsweise als Schieberegi- ster aufgebaut sein. Durch die Multiplikation mit dem kon- stanten Faktor k wird der Wertebereich des Eingangssignals Input verringert, um einen Überlauf in den nachfolgenden Schaltungen zu vermeiden. Das Ausgangssignal des ersten Mul- tiplizierers 5 wird einem ersten digitalen Regelkreis 1 zuge- führt.

Der erste digitale Regelkreis weist einen ersten Addierer 10 auf, der das dem ersten digitalen Regelkreis 1 zugeführte Si- gnal mit einem rückgekoppelten Signal addiert. Der Ausgang des Addierers 10 ist mit einem ersten Begrenzer oder Sättiger 11 verbunden, der den Wertebereich eines zugeführten Signals auf eine Wortbreite von (m+s)-Bits anpaßt. Dem ersten Be-

grenzer oder Sättiger 11 ist wiederum ein erster Quantisierer 12 nachgeschaltet, der ein Eingangssignal in ein erstes quan- tisiertes Signal 8 mit den höherwertigen (m+s-x)-Bits und ei- nem erstes Quantisierungsfehlersignal 71 mit den niederwerti- gen x-Bits des Eingangssignals auftrennt. Es kann jedoch auch durch Runden statt durch Abschneiden quantisiert werden. Das erste Quantisierungsfehlersignal 71 wird gefiltert und auf den ersten Addierer 10 rückgekoppelt. Der Rückkoppelpfad weist zur Filterung ein erstes Verzögerungsglied 13, ein nachgeschaltetes zweites Verzögerungsglied 15 und parallel einen zweiten Multiplizierer 14, der mit einem konstanten Faktor von 2 multipliziert und beispielsweise als Schiebere- gister ausgeführt sein kann, auf. Das Ausgangssignal des zweiten Verzögerungsgliedes 15 wird in einem Subtrahierer 16 von dem Ausgangssignal des zweiten Multiplizierers 14 subtra- hiert.

Durch diese auch als Fehlerrückkoppelung bezeichnete Rückkop- pelung des frequenzmäßig gewichteten Quantisierungsfehlers wird das in dem ersten quantisierten Signals 8 enthaltene Quantisierungsrauschen bei niedrigen Frequenzen unterdrückt und steigt zu höheren Frequenzen an. Deshalb spricht man auch von einer Noise-Shaping-Loop. Aus Stabilitätsgründen sollte die Ordnung des ersten digitalen Regelkreises nicht größer als zwei sein, was hier durch zwei Verzögerungsglieder im Rückkoppelpfad gewährleistet ist. Der erste digitale Regel- kreis ist somit eine Noise-Shaping-Loop zweiter Ordnung.

Das erste quantisierte Signal 8 wird einem dritten Multipli- zierer 6 zugeführt, der die Wortbreite des ersten quantisier- ten Signals 8 von (m+s-x)-Bit auf eine dritte Wortbreite von u-Bit, die kleiner als die erste Wortbreite von m-Bit ist, anpaßt. Dazu kann der dritte Multiplizierer 6 beispielsweise als einfaches Schieberegister ausgeführt sein.

Das erste Quantisierungsfehlersignal 71 wird einem zweiten Regelkreis 2 zugeführt.

Der zweite Regelkreis 2 ist als Noise-Shaping-Loop erster Ordnung aufgebaut und weist dazu einen zweiten Addierer 20 auf, der das erste Quantisierungsfehlersignal 71 als Ein- gangssignal mit einem zweiten gefilterten Quantisierungsfeh- lersignal 72, das eine Wortbreite von y-Bit aufweist, ad- diert. Das Ausgangssignal des zweiten Addierers 20 wird einem zweiten Begrenzer oder Sättiger 21 zur Anpassung der Wort- breite auf (x+r)-Bits und einem dem zweiten Begrenzer oder Attiger 21 nachgeschalteten zweiten Quantisierer 22 zuge- führt. Der zweite Quantisierer 22 trennt das zugeführte Si- gnal in ein zweites quantisiertes Signal 9 mit den höherwer- tigen (x+r-y)-Bits und ein zweites Quantisierungsfehlersignal 72 mit den niederwertigen y-Bits des zugeführten Signals auf.

Das zweite Quantisierungsfehlersignal 72 wird einem dritten Verzögerungsglied 23 zur Filterung zugeführt, dessen Aus- gangssignal wiederum dem zweiten Addierer 20 zugeführt wird.

Das zweite quantisierte Signal 9, das nun eine Wortbreite von (x+r-y)-Bit aufweist, wird einem digitalen Filter 3 zuge- führt. Der digitale Filter 3 weist einen ersten und eine zweiten in Reihe geschalteten Differenzierer erster Ordnung auf. Der erste und zweite Differenzierer weist ein viertes Verzögerungsglied 30 bzw. ein fünftes Verzögerungsglied 32 und einen zweiten Subtrahierer 31 bzw. einen dritten Subtra- hierer 33 auf. Die Übertragungsfunktion des digitalen Filters 3 entspricht einer Hochpaß-Ubertragungsfunktion.

Das Ausgangssignal des digitalen Filters 3 wird mit dem Aus- gangssignal des dritten Multiplizierers 6 in einem zweiten Addierer 4 zu einem Ausgangssignal Output der Schaltungsan-

ordnung mit einer zweiten Wortbreite von n-Bit, die kleiner als die erste Wortbreite von m-Bit ist, addiert.

Durch die Filterung in dem digitalen Filter 3 wird der in dem ersten digitalen Regelkreis 1 erzeugte Quantisierungsfehler ausgelöscht. Lediglich der Quantisierungsfehler des zweiten digitalen Regelkreises 2 bleibt übrig.

Figur 2 zeigt ein Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung zur Quantisierung digitaler Signale und Filterung des Quantisierungsrauschens, in dem die Wortbreiten der einzelnen Signale eingetragen sind. Die Elemente in Figur 2 sind mit den gleichen Bezugszeichen der Elemente aus Figur 1 bezeichnet. Im Gegensatz zu der in Figur 1 dargestellten Schaltung fehlen der erste und zweite Begrenzer oder Sätti- gerr 11 bzw. 21, die weggelassen werden können, wenn der durch die einzelnen Elemente vorgegebene Wertebereich nicht überschritten wird.

Ferner wird ein Ubertragssignal des zweiten Subtrahierers 31 nicht benötigt, da gezeigt werden kann, daß der durch den zweiten Subtrahierer 31 vorgegebene Wertebereich nicht über- schritten wird. Das gleiche gilt für den zweiten Addierer 4.

Figur 3 zeigt ein Ausführungsbeispiels der erfindungsgemäßen Schaltungsanordnung zur Quantisierung digitaler Signale und Filterung des Quantisierungsrauschens mit einem ersten digi- talen Regelkreis 1, der der gleiche digitale Regelkreis wie in Figur 2 ist, und einem zweiten digitalen Regelkreis 50, der wie der erste digitale Regelkreis 1 aufgebaut ist. Damit sind zwei Noise-Shaping-Loops zweiter Ordnung in Reihe ge- schaltet und ergeben insgesamt eine Noise-Shaping-Loop vier- ter Ordnung.

Der zweite digitale Regelkreis 50 weist einen Addierer 51, einen dem Addierer 51 nachgeschalteten Quantisierer 52 und einen Rückkoppelpfad auf. Der Rückkoppelpfad weist wie der Rückkoppelpfad im ersten digitalen Regelkreis 1 ein erstes Verzögerungsglied 53, ein dem ersten Verzögerungsglied 53 nachgeschaltetes zweites Verzögerungsglied 55 und parallel dazu einen Multiplizierer 54 auf. Die Ausgangssignal des zweiten Verzögerungsgliedes 55 und des Multiplizierers 54 werden einem Subtrahierer 56 zugeführt, dessen Ausgangssignal dem Addierer 51 zur Addition mit dem Eingangssignal des zwei- ten digitalen Regelkreises zugeführt wird.

Der aufwendigere Aufbau des zweiten digitalen Regelkreises 50 (Im Vergleich zu dem Aufbau des zweiten digitalen Regelkrei- ses 2 des ersten und zweiten Ausführungsbeispiels) ermöglicht eine niedrigere Abtastrate des zu quantisierende Signals bei einem Signal-Rausch-Verhältnis, das gleich dem Signal-Rausch- Verhältnis der Schaltungsanordnungen des ersten und zweiten Ausführungsbeispiels ist, des quantisierten Ausgangssignals.

Bei einem gewünschten Signal-Rausch-Verhältnis von 94 dB, ei- nem 16 Bit Eingangssignal und einem 7 Bit Ausgangssignal der Schaltungsanordnung zur Quantisierung digitaler Signale und Filterung des Quantisierungsrauschens kann die Abtastrate des Eingangssignals von einer zwölffachen Uberabtastung auf eine achtfache Überabtastung verringert werden.

Figur 4 zeigt das Quantisierungsrauschspektrum eines Quanti- sierers ohne Noise-Shaping-Loop und einer Noise-Shaping-Loop erster und zweiter Ordnung. Daraus ist erkennbar, daß zwar durch Noise-Shaping die Rauschleistung insgesamt etwas erhöht wird, aber bei niedrigen Frequenzen die Rauschleistung gegen- über einem einfachen Quantisierer ohne Noise-Shaping niedri- ger ist. Ein einem Digital-Analog-Umsetzer, der das quanti- sierte Signal in ein analoges Signal umsetzt, nachgeschalte- tes Tiefpaßfilter sollte daher eine steile Filterkennlinie aufweisen, um den höherfrequenten Rauschanteil des Quantisie- rungsrauschens zu dämpfen.