Titel

Schaltung zum Erkennen von Schaltunqsdefekten und zur Vermeidung von

Überspannungen in Reglern

Die vorliegende Erfindung betrifft eine elektrische Schaltung zum Erkennen von Schaltungsdefekten und/oder zur Vermeidung von Überspannungen in Reglern, umfassend eine Leistungsreglerschaltung und eine

Überspannungsunterdrückungsschaltung, wobei die Leistungsreglerschaltung zur Bereitstellung einer Spannung für die

Überspannungsunterdrückungsschaltung und die

Überspannungsunterdrückungsschaltung zur Bereitstellung einer geschützten Spannung vorgesehen ist.

Stand der Technik

Aus dem Stand der Technik sind verschiedene Verfahren bekannt, mit denen eine Überspannung in einer elektrischen Schaltung erkannt werden kann.

Die US-Patentschrift US 7,576,964 B2 offenbart beispielsweise eine

Überspannungsschutzschaltung für einen Schaltkreis eines MOS-Transistors und eines Verbrauchers, der zwischen einer ersten Stromversorgung und einer zweiten Stromversorgung in Reihe geschaltet ist. Die

Überspannungsschutzschaltung enthält eine Steuersignalschaltung, eine dynamische Klemmschaltung, einen Steuerschalter und eine

Überspannungserfassungsschaltung.

Ferner ist aus der US-Patentschrift US 9,007,737 B2 eine

Überspannungsschutzschaltung umfassend einen Widerstandsteiler, eine Referenzspannungsversorgungseinheit, einen Komparator und einen

Wechselrichter bekannt, wobei der Wechselrichter aus einer seriell-parallelen Kombinationsschaltung von ersten bis dritten Halbleiterschaltelementen besteht, welche von der Ausgabe des Komparators angesteuert werden. Dabei werden das erste Halbleiterschaltelement und das zweite Halbleiterschaltelement oder das dritte Halbleiterschaltelement durch Empfangen des Ausgangssignals des Komparators angesteuert und geben eine externe Spannung aus, wenn die externe Spannung innerhalb des Bereichs der für einen internen Schaltkreis erforderlichen Spannung liegt. Auf diese Weise fließt die externe Spannung auf Masse und bringt damit die an der internen Schaltung anliegende Spannung auf 0 Volt, um den internen Schaltkreis vor einer externen Überspannung zu schützen.

Zudem beschreibt die Veröffentlichung„Low drop regulator with overvoltage protection and reset function for automotive environment“ des Institute of Electrical and Electronics Engineers (IEEE) wie ein bipolarer

Hochspannungsprozess Integration eines Spannungsreglers ermöglicht, der mit einem minimalen Spannungsabfall arbeiten und positiven sowie negativen Überspannungen bis zu 80 Volt standhalten kann. Ein leistungsseitiger voll Oberflächen-geschützter PNP-Transistor ermöglicht diesen großen

Einsatzbereich, der insbesondere von Automobil- und Industrieanwendungen benötigt wird. Eine sogenannte„Zener-Zap-Trimm“-Referenz ermöglicht eine präzise Ein- und Ausschaltung der Reset-Logik ohne einstellbare oder hochpräzise externe Komponenten.

In den vorgenannten Verfahren werden Überspannungsereignisse vermieden oder detektiert, indem die Zerstörung des Ausgangs-MOS-Transistors unter Verwendung einer Überspannungserfassungs- und Klemmschaltung verhindert wird, wodurch der Ausgangs-MOS-Transistor abgeschaltet wird und die

Ausgangsspannung auf Masse gezogen wird oder ein Abschalten des Ausgangs- Leistungs-PNP-Transistors erfolgt.

Bei jedem der Verfahren wird angenommen, dass der Ausgangs-MOS/PNP- Transistor keinen Defekt wie einen Kurzschluss zwischen Drain und Source oder zwischen Kollektor und Emitter aufweist. Ein solcher Defekt kann dazu führen, dass eine externe Batteriespannung direkt an der Last beziehungsweise am Verbraucher ohne jegliche Regelung auftritt, die zur Zerstörung der Onchip- Schaltungen und der Last beziehungsweise des Verbrauchers führt. Dies ist im Bereich Automotive wichtig, da die Batteriespannungen nominell bei 14 Volt liegen und im Fall einer Lastablagerung steigen können.

Offenbarung der Erfindung

Erfindungsgemäß wird eine elektrische Schaltung zum Erkennen von

Schaltungsdefekten und/oder zur Vermeidung von Überspannungen in Reglern zur Verfügung gestellt, umfassend eine Leistungsreglerschaltung, aufweisend einen ersten Transistor, eine einen Operationsverstärker sowie eine erste Referenzspannungsquelle umfassende Regelschleife und

Rückkopplungswiderstände, und eine Überspannungsunterdrückungsschaltung, aufweisend einen zweiten Transistor, eine einen Operationsverstärker sowie eine Referenzspannungsquelle umfassende Regelschleife und

Rückkopplungswiderstände, wobei die Leistungsreglerschaltung zur

Bereitstellung einer Spannung für die Überspannungsunterdrückungsschaltung und die Überspannungsunterdrückungsschaltung zur Bereitstellung einer geschützten Spannung vorgesehen ist.

Vorteile der Erfindung

Die vorliegende Erfindung ermöglicht nicht nur die Erfassung von Defekten in den verschiedenen Teilschaltungen eines Reglers, sondern auch im Ausgangs MOS-Transistor selbst. Jeder Defekt in den Teilschaltungen und dem Ausgangs MOS-Transistor kann ein Überspannungs- oder Unterspannungsereignis verursachen, das eine Fehlfunktion oder die Zerstörung des Chips verursacht.

Zudem ermöglicht die vorliegende Erfindung nicht nur die Erfassung von

Überspannungsereignissen, sondern begrenzt diese auch, sodass im Bereich von 2,7 Volt bis 3,6 Volt arbeitende Digitallogik und Lastkreise ordnungsgemäß funktionieren können. Dies ermöglicht der digitalen Logik die Ergreifung von entsprechenden Maßnahmen, wie beispielsweise die Maßnahme einer gesteuerten Abschaltung. Die Spannungsunterdrückungsschaltung begrenzt die Spannung auf den maximalen Betriebsbereich der versorgten Schaltungen, sodass sie auch bei Vorhandensein eines Defekts, wie zum Beispiel eines Drain- Source-Kurzschlusses des Leistungstransistors, einwandfrei funktionieren. Dies ist besonders nützlich für die Anwendung im Bereich Automotive, in welchem eine unkontrollierte Abschaltung zu unerwünschtem Verhalten führen kann.

Vorteilhafterweise umfasst die elektrische Schaltung ferner einen dritten

Transistor, dessen Gate-Anschluss mit dem Source-Anschluss des zweiten Transistors der Überspannungsunterdrückungsschaltung verbunden ist und welcher zur Begrenzung einer Überspannung am Source-Anschluss des dritten Transistors vorgesehen ist. Dadurch kann erfindungsgemäß erreicht werden, dass ein Spannungswert über 3,6 Volt am Drain-Anschluss des dritten

Transistors nicht am Source-Anschluss zulässig wird.

Gemäß einer besonderen Ausgestaltung der elektrischen Schaltung ist am Source-Anschluss des dritten Transistors ein Eingang eines Komparators angeschlossen, welcher zur Detektion einer Überspannung durch Vergleich der begrenzten Spannung mit einer Spannung der zweiten

Referenzspannungsquelle vorgesehen ist. Auf diese Weise ist ein

weiterverarbeitbares binäres Ausgangssignal erzeugbar, welches das Vorliegen einer Überspannung indiziert.

Bevorzugter Weise ist der zur Detektion einer Überspannung vorgesehene erste Komparator zur Ausgabe eines eine Überspannung darstellenden binären Wertes vorgesehen. Dies ermöglicht, dass trotz Nutzung der gleichen zweiten Referenzspannungsquelle durch einen zweiten Komparator und den

Schutzregler Defekte in der zweiten Referenzspannungsquelle, welche zu einem niedrigeren Zielwert führen, vom ersten Komparator erkannt werden können.

In einer vorteilhaften Ausgestaltung umfasst die elektrische Schaltung ferner eine Schaltung zur Detektion einer Unterspannung des Leistungsreglers mit einem die Spannung der zweiten Referenzspannungsquelle mit einer über die

bereitgestellte geschützte Spannung erhaltenen Spannung vergleichenden zweiten Komparator. Dadurch kann ein weiterverarbeitbares binäres

Ausgangssignal erzeugt werden, welches das Vorliegen einer Unterspannung indiziert.

In einer besonderen Ausführungsform der Erfindung ist dabei der zur Detektion einer Unterspannung vorgesehene Komparator zur Ausgabe eines eine Unterspannung darstellenden binären Wertes vorgesehen. Dadurch kann erreicht werden, dass ein vordefinierter Spannungswert nicht unterschritten wird, sodass im Bereich von 2,7 Volt bis 3,6 Volt arbeitende Digitallogik und Lastkreise ordnungsgemäß funktionieren können.

Gemäß einer alternativen Ausführungsform der Erfindung umfasst die elektrische Schaltung ferner eine Schaltung zur Detektion einer Unterspannung des

Leistungsreglers mit zwei Komparatoren, wobei ein Vergleich der über die Spannung der ersten beziehungsweise zweiten Referenzspannungsquelle erhaltenen Spannung mit einer von mittels der bereitgestellten geschützten Spannung erhaltenen Spannung vorgesehen ist. Dadurch wird eine deutliche Unterscheidung zwischen einer Überspannung bei der von der

Leistungsreglerschaltung bereitgestellten Spannung und einer Unterspannung bei der bereitgestellten geschützten Spannung ermöglicht

Vorteilhafterweise sind die zwei Komparatoren dabei zur Ausgabe eines eine Unterspannung darstellenden binären Wertes vorgesehen. Gemäß einer bevorzugten Ausführungsform der Erfindung ist ferner ein logisches Und-Gatter zur Verknüpfung der die eine Unterspannung reflektierenden binäre Werte vorgesehen. Dadurch wird im Fall einer von der Leistungsreglerschaltung bereitgestellten Spannung, welche einen vordefinierten Wert deutlich

unterschreitet, ein Ausgabewert zusätzlich auf 1 gesetzt, sodass ein Fehler in der zweiten Referenzspannungsquelle erkannt werden kann.

Gemäß einer weiteren alternativen Ausführungsform der Erfindung umfasst die elektrische Schaltung ferner einen Unterspannungserkennungs-Komparator mit wechselbarer Referenzquelle zur Detektion eines Defekts in den

Referenzquellen, welcher zu einer Überspannung des Leistungsreglers oder zu einer Unterspannung des Schutzreglers führt. Dadurch wird eine deutliche Unterscheidung zwischen einer Überspannung beziehungsweise Unterspannung aufgrund von Fehlern in den Reglern und Fehlern in den Referenzen ermöglicht.

Bevorzugter Weise umfasst die erfindungsgemäße elektrische Schaltung einen Digitalteil, an welchen eine Bereitstellung der geschützten Spannung vorgesehen ist. Durch einen derartigen Digitalteil können insbesondere bestimmte Bauteile der elektrischen Schaltung wie Leistungsregler und/oder Komparatoren elektrisch stimuliert werden.

Gemäß einer weiteren vorteilhaften Variante der Erfindung weist der Digitalteil Eingänge zum Empfang binärer Werte und Ausgänge zum Senden binärer Werte auf. Durch das Senden binärer Werte kann beispielsweise ein kontrolliertes Abschalten von Lastkreisen auf Basis empfangener binärer Werte eingeleitet werden, um Schäden an der elektrischen Schaltung und/oder an deren

Verbrauchern beziehungsweise Lastkreisen zu vermeiden.

Erfindungsgemäß kann ferner vorgesehen sein, dass eine Versorgung der ersten Referenzspannungsquelle, der zweiten Referenzspannungsquelle, der

Leistungsreglerschaltung und der Überspannungsunterdrückungsschaltung mittels einer externen Batteriespannung vorgesehen ist.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben und in der Beschreibung beschrieben.

Zeichnungen

Ausführungsbeispiele der Erfindung werden anhand der Zeichnungen und der nachfolgenden Beschreibung näher erläutert. Es zeigen:

Figur 1 eine erfindungsgemäße Schaltung zur Detektion von Defekten und zur Überspannungsunterdrückung,

Figur 2 in einem Ablaufdiagramm die entsprechend der erfindungsgemäßen Schaltung realisierten Werteänderungen während einer BIST-Phase,

Figur 3 eine weitere Ausführungsform der erfindungsgemäßen Schaltung, welche eine deutliche Unterscheidung zwischen einer Überspannung bei VDD_PWR und einer Unterspannung bei VDD_PROT aufgrund eines Defekts in den Referenzen ermöglicht, Figur 4 eine Ausführungsform der erfindungsgemäßen Schaltung, welche im Vergleich zu dem aus Figur 3 bekannten Ausführungsbeispiel nur einen

Unterspannungskomparator benötigt, und

Figur 5 eine alternative, einen Abschaltmodus/Standbymodus ermöglichende Ausführungsform der erfindungsgemäßen Schaltung.

Ausführungsformen der Erfindung

In Figur 1 ist eine erfindungsgemäße Schaltung zur Detektion von Defekten und zur Überspannungsunterdrückung für ein Hochspannungs-BCD (Bipolar, CMOS und DMOS)-Halbleiterverfahren dargestellt, welche für Anwendungen im Bereich Automotive geeignet ist. Eine Anpassung der Schaltung an andere

Halbleiterprozesse ist ebenfalls möglich.

Der Regler wird von einer Batterie mit der Spannung VBATT versorgt. Der Leistungsregler beinhaltet den Hochspannungs-Transistor MOSPWR, eine den Operationsverstärker OTAPWR und die Unterspannungs-Bandabstandsreferenz VREFI als Referenzspannungsquelle umfassende Regelschleife und die hochohmigen Rückkopplungswiderstände Ri, R ₂ sowie R3. Der Leistungsregler liefert die Spannung VDD_PWR für die Überspannungsunterdrückungsschaltung.

Die Überspannungsunterdrückungsschaltung beinhaltet den Hochspannungs- Schutztransistor MOSPROT, die den Operationsverstärker OTAPROT und die Unterspannungs-Bandabstandsreferenz V _REF 2 als Referenzspannungsquelle umfassende Regelschleife und hochohmige Rückkopplungswiderstände R ₄ , Rs sowie R ₆ . Die Überspannungsunterdrückungsschaltung liefert die geschützte Spannung VDD_PROT an die durch das Digitalteil DT dargestellte digitale Logik und die Lastkreise LOAD, CP.

Die von der Spannung VDD_PROT versorgte Ladungspumpe CP liefert für die Operationsverstärker OTAPWR und OTAPROT eine höhere Spannung VCP bei eine niedrigere VBATT Spannung, sodass die Spannung an Drain- und Source- Anschluss der Transistoren MOSPWR und MOSPROT nur durch ihre

Einschaltwiderstände und Lastströme und nicht durch ihre Regelspannung am Gate begrenzt ist. Zur besseren Verständlichkeit der erfindungsgemäßen Schaltung sind folgende Zusammenhänge gegeben:

(1) R ₂ = Ri ^* 2085/ 1215

(2) R ₃ = RI *300/1215

(3) R _s = R ₄ ^* 288/ 1215

(4) R ₆ = R ₄ ^* 1897/ 1215

(5) R ₈ = R ₇ ^* 4670/ 1215

(6) R ₉ = R _{7 *} 55/ 1215

(7) VDD _. PWR = VREFI ^* (3300 + (BISTRWR ^* 300)) / 1215

(8a) V DD PROT = V DD PWR für VDD_PWR < 3,4 V

(8b) VDD PROT ⁼ VREF2 * 3400 / 1215 für VDD PWR ä 3,4 V

(9) Vuv - VDD PROT ^* 1503/3400

(10) Vov = (VDD _. PWR + VDD _. PROT) / (2 + (4670 / (1215 + (BISTov ^* 55))))

(lla) FLAGuv = 1 für Vuv < VREF2

(llb) FLAGuv = 0 für Vuv ^ VREF2

(12a) FLAGov = 0 für Vov < VREF2

(12b) FLAGov = 1 für Vov ^ VREF2

Für den Parameter VBATT wird vorliegend ein Nennwert von 14 Volt, für den die Ausgangsspannung der Ladungspumpe darstellenden Parameter VCP ein Nennwert von > 7 Volt, für die Unterspannungs-Bandabstandsreferenzen VREFI und V _REF 2 als Referenzspannungen jeweils ein Nennwert von 1 ,215 Volt, für die geregelte Spannung VDD_PWR ein Nennwert von 3,3 Volt, für die geregelte Spannung VDD_PWR unter BISTPWR ein Nennwert von 3,6 Volt sowie für die geregelte Spannung VDD_PROT ein Nennwert von 3,4 Volt vorausgesetzt. Ferner muss der Nennwert von VDD_PROT zur Aktivierung von FLAGuv kleiner als 2,75 Volt sein. Zur Aktivierung von FI_AGov muss der Durchschnitt von ((VDD_PWR + VDD_PROT)/2) größer als 3,55 Volt liegen, wobei hingegen zur Aktivierung von FLAGov in BISTov der Durchschnitt von ((VDD_PWR + VDD_PROT)/2) größer als 3,45 Volt liegen muss. Der Bereich der Betriebsspannung für die digitale Logik DT und die Lastkreise liegt im Bereich von 2,7 Volt bis 3,6 Volt.

Vorliegend wird eine Unterspannung des Reglers vom Komparator COMPuv und der Referenz V _REF 2 erkannt, indem die FLAGuv auf den Wert 1 gesetzt wird, wenn die Spannung VDD_PROT niedriger als ihre Schwelle von 2,75 Volt ist. Eine

Überspannung des Reglers wird vom Komparator COMPov und der Referenz V _REF 2 erkannt, indem die FLAGov auf den Wert 1 gesetzt wird, wenn die Vov- Spannung größer als die V _REF 2-Referenz ist. Der Transistor MOSov begrenzt die maximale Spannung, die am positiven Eingang des Komparators COMPov anliegt, wenn die Spannung VDD_PWR höher als 3,6 Volt ist. Die digitale Logik und die Lastkreise funktionieren korrekt bei einer Versorgungsspannung zwischen 2,7 Volt und 3,6 Volt.

Im Normalbetrieb, wenn keine Defekte vorliegen, erlaubt der Schutzregler einen Durchlass der gesamten geregelten Spannung VDD_PWR von 3,3 Volt. Dies liegt daran, dass der Schutzregler die Spannung VDD_PROT auf einen höheren Wert von 3,4 Volt regelt. Daher wirkt im Normalbetrieb der Transistor MOSPROT als sogenannter Sourcefolger, was dazu führt, dass die Spannung VDD_PROT gleich der Spannung VDD_PWR von 3,3 Volt ist. Da die Spannung Vov kleiner als die COMPov-Schwelle von V _REF 2 ist, wird FLAGov im Normalbetrieb nicht auf den Wert 1 gesetzt.

Die vorliegende Erfindung bietet eine umfassende Abdeckung für Defekte innerhalb der Referenzen VREFI und VREF2, den Regelpfaden für die Spannungen VDD_PWR und VDD_PROT, den Ausgangstransistoren MOSPWR und MOSPROT. Falls Defekte vorliegen, ändern sich die Werte von VDD_PWR, VDD_PROT, VREFI sowie V _REF 2 und führen zur Aktivierung von FLAGuv oder FLAGov. Das Setzen von Werten für FLAGuv oder FLAGov wird dann dazu verwendet, ein kontrolliertes Abschalten von Lastkreisen einzuleiten, um Schäden zu vermeiden. Im Nachfolgenden werden die Mittel zum Erfassen von Defekten in jeder der Teilschaltungen anhand von Figur 1 näher beschrieben.

Ein Defekt der Spannungsquelle für die V _REFi -Referenzspannung kann dazu führen, dass der Wert der Spannung höher oder niedriger als der Nennwert von 1 ,215 Volt ist. Ist die V _REFi -Referenzspannung kleiner als der Sollwert 1 ,215 Volt, sodass die Spannungen VDD_PWR und VDD_PROT kleiner als 2,75 Volt sind, so wird FLAGuv durch den Komparator COMPuv, der eine zweite unabhängige

Referenzspannung VREF2 verwendet, auf den Wert 1 gesetzt. Wenn die V _REFi - Referenzspannung höher als der Sollwert von 1 ,215 Volt ist, sodass die

Spannung VDD_PWR höher als 3,7 Volt ist und der Schutzregler den Ausgang VDD_PROT auf 3,4 Volt regelt, wird FI_AGov auf den Wert 1 gesetzt, da der

Durchschnitt von ((VDD_PWR + VDD_PROT)/2) größer als 3,55 Volt ist und somit die Spannung Vov größer als der im Komparator COMPov eingestellte Schwellwert von VREF2 ist.

Jeglicher Defekt des Regelpfades VDD_PWR wie bei den

Rückkopplungswiderständen Ri, R ₂ , R3 oder dem Transistor MOSPWR bewirkt, dass die Spannung VDD_PWR höher oder niedriger als der Nennwert von 3,3 Volt liegt. Wenn ein Defekt in der Regelschleife die Spannung VDD_PWR abweichend vom Nennwert von 3,3 Volt niedriger als 2,75 Volt werden lässt, dann wird FLAGuv auf den Wert 1 gesetzt, um eine Unterspannung des Leistungsreglers anzuzeigen. Wenn ein Defekt in der Regelschleife, wie beispielsweise ein Drain- Source-Kurschluss des Transistor MOSPWR, die Spannung VDD_PWR von dem Wert 3,3 Volt nach oben abweichen lässt und diese größer als 3,7 Volt wird, erfolgt ein Setzen von FLAGov auf den Wert 1 , um eine Überspannung im Leistungsregler anzuzeigen.

Ein Defekt der V _REF 2-Referenz kann dazu führen, dass der Wert für VREF2 höher oder niedriger als der Nennwert von 1 ,215 Volt ist. Ist der V _REF 2-Wert kleiner als der Sollwert von 1 ,215 Volt, sodass der Schutzregler den Ausgang VDD_PROT auf einen Wert kleiner als VDD_PWR regelt, entwickelt sich eine Differenzspannung über dem Transistor MOSPROT. Wenn der Unterschied groß genug ist, setzt der Komparator COMPov den Wert für FLAGov auf 1 , um dadurch einen

wahrscheinlichen Defekt in der V _REF 2-Referenzspannung anzuzeigen. Basierend auf den vorgenannten Nennwerten und den Gleichungen (1) bis (12b) kann der Wert der V _REF 2-Referenzspannung, bei der FLAGov auf den Wert 1 gesetzt ist, mit 1 ,084 Volt berechnet werden und der entsprechende Spannungsabfall der Spannung VDD_PROT beträgt 3,033 Volt. Somit wird ein Defekt des VREF2- Spannungswerts, der seinen Zielwert um mehr als 0,131 Volt verringert, durch Setzen des Wertes 1 für FLAGov angezeigt. Der Vorteil des vorgeschlagenen Überspannungsüberwachungskonzepts besteht darin, dass - obwohl der Komparator COMPuv und der Schutzregler die gleiche Referenz V _REF 2 verwenden - durch den Wert von FLAGov Defekte in der V _REF 2-Referenz, welche zu einem niedrigeren Zielwert führen, vom Komparator COMPov erkannt werden können. Die Einstellung des Wertes für FLAGov bedeutet in diesem Fall nicht zwangsläufig, dass eine Überspannung vorliegt, sondern deutet auf ein Problem in der V _REF 2-Referenz hin, welches bewirkt, dass die Spannung VDD_PROT niedriger als die Spannung VDD_PWR ist. Wenn zwischen einer Überspannung bei VDD_PWR und einer Unterspannung bei VDD_PROT eine deutliche Unterscheidung getroffen werden muss, kann die später in Zusammenhang mit Figur 3 und Figur 4 beschriebene Ausführungsform verwendet werden. Ist der V _REF 2-Wert höher als der Zielwert von 1 ,215 Volt, so versucht der Schutzregler, die Spannung VDD_PROT auf einen höheren Wert zu regeln. Da aber der Eingang des Schutzreglers durch den Leistungsregler begrenzt ist, bleibt der Spannungswert für VDD_PROT auf 3,3 Volt und damit der Wert der Spannung Vuv unverändert. Der höhere Wert für die Spannung V _REF 2 bewirkt jedoch, dass der Komparator COMPuv den Wert für FLAGuv auf 1 setzt, da der V _REF 2-Wert höher als seine Schwellenspannung Vuv ist. Basierend auf den vorgenannten Nennwerten und den Gleichungen (1) bis (12b) kann die Zunahme von V _REF 2, welche dazu führt, dass FLAGuv auf den Wert 1 gesetzt wird, mit 1 ,458 Volt berechnet werden. Somit wird ein Defekt der V _REF 2, welche ihren Zielwert um 0,243 Volt erhöht, durch ein Setzen von FLAGuv auf den Wert 1 angezeigt. Die Einstellung des Wertes für FLAGuv bedeutet in diesem Fall nicht zwangsläufig, dass eine Unterspannung vorliegt, sondern deutet auf ein Problem in der V _REF 2-Referenz hin, welches bewirkt, dass die Spannung Vuv niedriger als die Referenz V _REF 2 ist.

Jeder Defekt des Regelpfades VDD_PROT, wie beispielsweise bei den

Rückkopplungswiderständen R ₄ , Rs, R6 oder beim Transistor MOSPROT bewirkt, dass die Spannung VDD_PROT auf einen niedrigeren oder höheren Wert als den Nennwert von 3,4 Volt regelt. Wenn ein Defekt in der Regelschleife dazu führt, dass die Spannung VDD_PROT nach unten vom Nennwert 3,4 Volt abweicht und niedriger als 2,75 Volt wird, wird FLAGuv auf den Wert 1 gesetzt, um einen Fehler im Regelpfad der Spannung VDD PROT anzuzeigen. Wenn ein Defekt in der Regelschleife, wie beispielsweise ein Drain-Source-Kurzschluss des Transistors MOSPROT dazu führt, dass die Spannung VDD_PROT nach oben vom Nennwert 3,4 Volt abweicht und auf einen höheren Wert von 3,5 Volt oder mehr regelt, dann wird bei der BIST (Built-In Self-Test)-Phase das Verhalten des Wertes für FLAGov diesen Defekt anzeigen. Die BIST-Phase wird nach dem Einschalten des Reglers und vor der Aktivierung des Lastkreises durchgeführt. Falls ein Fehler besteht, wird die Aktivierung des Lastkreises und alle Schaltungen blockiert, bis der Fehler behoben ist. Während der BIST-Phase werden der die Spannung VDD_PWR ausgebende Leistungsregler und der Komparator COMPov stimuliert, um ein bestimmtes Ausgangsmuster aus dem FLAGov zu erzeugen. Wenn sich dieses Muster ändert, zeigt es das Vorhandensein eines Defekts im Regelungspfad für VDD_PROT. Im Normalbetrieb, wenn keine Defekte vorliegen, stimuliert der Digitalteil DT den Leistungsregler durch das Signal BISTPWR, sodass die Spannung VDD_PWR auf 3,6 Volt ansteigt. Der Schutzregler regelt den Ausgang für die Spannung VDD_PROT auf 3,4 Volt und die Spannung Vov, welche kleiner als der Referenzwert der Spannung V _REF 2 ist, verhindert ein Setzen des Wertes 1 für FLAGov durch den Komparator COMPov. Als nächstes stimuliert der Digitalteil DT den Überspannungskomparator COMPov durch das ausgegebene Signal BISTov, sodass sich dessen Vergleichsschwelle ändert. Dadurch wird das FLAGov auf den Wert 1 gesetzt, da die Vov-Spannung nun höher als die

Referenzspannung V _REF 2 ist. Wenn also keine Defekte vorliegen, ist das erwartete Ausgangsmuster des FLAGov während der BIST-Phase ein Wert 0, gefolgt von einem Wert 1. Wenn jedoch der Regelpfad VDD_PROT einen Defekt aufweist, sodass er mit 3,5 Volt auf einen höheren Wert als den Nennwert regelt, so wird während der BIST-Phase - wenn der Schutzregler vom Digitalteil DT durch das Signal BISTPWR stimuliert wird - der Wert für VDD_PROT auf 3,5 Volt ansteigen und somit die Spannung Vov größer werden als die Referenzspannung V _REF 2, wodurch der Komparator COMPov dazu veranlasst wird, FLAGov auf den Wert 1 zu setzen. Somit ist das Ausgangsmuster des FLAGov bei Vorhandensein eines Defekts in der Regelschleife der Wert 1 , gefolgt von einem erneuten Wert 1. Ohne Defekt hingegen folgt auf einen ersten Wert 0 der zweite Wert 1.

Tatsächlich wird in der BIST-Phase auch einen Fehler in der Regelschleife erkannt, wenn die Spannung V _DDj r nach unten vom Nennwert 3,4 Volt abweicht und auf einen kleineren Wert von 3,3 Volt oder weniger regelt. In diesem Fall ist das Ausgangsmuster von FLAGov bei Vorhandensein eines Defekts in der Regelschleife der Wert 0, gefolgt von einem erneuten Wert 0.

Das gleiche gilt für einen Defekt in den Transistoren MOSPWR, MOSPROT oder in der Regelschleife bezüglich der Spannung V _üD _pw _{R O} der der Referenzen VREFI und VREF2. Tatsächlich wird die BIST-Phase nur bestanden, wenn der VDD_PWR- Regler und der V _DD-PROT -Regler sowie die Referenzen VREFI und VREF2 innerhalb ihrer Grenzen arbeiten. Basierend auf den vorgenannten Nennwerten und den Gleichungen (1) bis (12b), wird in der BIST-Phase ein Fehler produziert, wenn eine der Spannungen VüD_pwR Oder VDD_PROT von ihrem Nennwert ca. ±0,1 Volt abweicht oder wenn eine der Referenzen VREFI oder VREF2 von ihrem Nennwert ca. ±0,034 Volt abweicht. Wenn eine der Spannungen oder Referenzen nach oben abweicht, produziert der FLAGov in der BIST-Phase den Wert 1 , gefolgt von einem erneuten Wert 1. Wenn die Spannung nach unten abweicht, produziert der FLAGov in der BIST-Phase den Wert 0, gefolgt von einem erneuten Wert 0.

In Figur 2 sind die in Bezug auf Figur 1 erläuterten Abläufe für die

erfindungsgemäße Schaltung anhand entsprechender Wellenformen während der BIST-Phase mit und ohne Defekt im Regelpfad grafisch dargestellt. Dabei sind für die Parameter VBATT, VREFI , VREF2, VDD PWR, VDD PROT und Vov die entsprechenden Spannungswerte in Volt angegeben, wobei hingegen für die Parameter FLAGuv, FLAGov, BISTPWR und BISTov die logischen

beziehungsweise binären Werte 0 und 1 angenommen werden können. Wie vorstehend erläutert wurde, stellt die im Verlauf des Parameters FLAGov als erste dargestellte Abfolge der Werte 0 und 1 das Vorliegen einer defektfreien V _DD-PROT -Regelschleife dar. Die anschließend dargestellte Abfolge der Werte 1 und 1 oder 0 und 0 für den Parameter FLAGov lässt hingegen das Vorliegen eines Defekts in der V _DD-PROT -Regelschleife erkennen.

In Figur 3 ist eine Ausführungsform der erfindungsgemäßen Schaltung dargestellt, welche eine deutliche Unterscheidung zwischen einer Überspannung bei VDD PWR und einer Unterspannung bei VDD_PROT ermöglicht. Dabei umfasst die Schaltung zusätzlich zwei Doppelspannungserkennungskomparatoren COMPuvi und COMPuv ₂ , welche auf den Referenzspannungen VREFI und VREF2 arbeiten.

Bei dieser Ausführungsform wird, wenn die Spannung VDD_PROT deutlich niedriger als 2,75 Volt ist, der Wert für FLAGuv aufgrund des zwischengeschalteten logischen Und-Gatters AND durch den Komparator COMPuv ₂ , der auf der Referenzspannung VREFI arbeitet, zusätzlich auf 1 gesetzt. Auf diese Weise wird ein Fehler in der V _REF 2-Referenz erkannt, indem FI_AGuv und FLAGov auf den Wert 1 gesetzt werden.

In Figur 4 ist eine Ausführungsform der erfindungsgemäßen Schaltung dargestellt, welche im Gegensatz zu Figur 3 nur einen

Unterspannungserkennungs-Komparator COMPuv mit wechselbarer Referenz aufweist, um eine deutliche Unterscheidung zwischen

Überspannung/Unterspannung aufgrund von Fehlern in den Reglern und Fehlern in den Referenzen zu ermöglichen. Der COMPuv benutzt die Referenz V _REF 2, wenn das FLAGov den Wert 0 hat und die Referenz VREFI , wenn das FLAGov den Wert 1 aufweist. Bei dieser Ausführungsform wird wegen eines Defekts in der Referenz VREF2, wenn die Spannung VDD_PROT deutlich niedriger als 2,75 Volt ist, der Wert für FLAGuv aufgrund des Wechselns auf die V _REFi -Referenz zusätzlich auf 1 gesetzt. Auf diese Weise wird ein Fehler in der V _REF 2-Referenz erkannt, indem FLAGuv und FLAGov auf den Wert 1 gesetzt werden. Analog dazu besteht eine Überspannung am VDD_PWR, wenn die Referenz VREFI wegen eines Defekts auf einen höheren Wert als 1 ,5 Volt abweicht. Der Schutzregler begrenzt die Spannung V _DD rauf 3,4 Volt und damit Vuv auf 1 ,5 Volt. Wegen

Überspannung setzt der COMPov das FLAGov auf den Wert 1 und damit wechselt die Referenz für COMPuv von VREF2 nach VREFI . Der höhere Wert für die Spannung VREFI bewirkt jedoch, dass der Komparator COMPuv den Wert für FLAGuv auf 1 setzt, da der V _REFi -Wert höher als seine Schwellenspannung Vuv ist. Somit wird ein Defekt der VREFI , welche ihren Zielwert um 0,285 Volt erhöht, durch ein Setzen von FLAGuv und FLAGov auf den Wert 1 angezeigt.

In der Figur 5 ist eine alternative Ausführungsform der erfindungsgemäßen Schaltung dargestellt, welche einen Abschaltmodus ermöglicht, bei dem der Überspannungserkennungs-Komparator COMPov mittels des binären Signals EN ₃ und der Schutzregler mittels des binären Signals EN ₁ ausgeschaltet werden können und der Schutztransistor MOSPROT über EN ₂ passiv geregelt wird, sodass die Spannung die maximale Betriebsspannung von 3,6 Volt nicht übersteigt. Dies ist durch die Verwendung einer parallelen Kombination einer Zener-Klemmdiode Z und Widerständen RTKP mit einem positiven und RTKN mit einem negativen Temperaturkoeffizienten und einer Transistor-Schwellenspannung von MOSPROT2 möglich. Die Gate-Steuerspannung für den Schutztransistor MOSPROT2 wird aus dem aus den Widerständen RTKP, RTKN gebildeten Widerstandsteiler und der Transistor-Schwellenspannung MOSPROT2 erzeugt, sodass die Gate-Spannung einen Temperaturkoeffizienten ähnlich dem der Schwellenspannung des

Schutztransistors MOSPROT zeigt. Dies führt zu einer passiven Gate- Klemmspannung, die über Temperaturen stabil ist, welche die Spannung VDD_PROT auf ein Maximum von 3,6 Volt beschränken können. In dieser

Ausführungsform können die Überspannungserfassungslogik und die

Schutzregelschleife bei Empfang eines externen Freigabesignals ENo durch den

Digitalteil DT freigegeben werden, welcher die komplette anwendungsspezifische integrierte Schaltung (Application Specific Integrated Circuit; ASIC) vom

Abschaltmodus/Standbymodus zum aktiven Modus schaltet. Anstelle des hochohmigen Wderstandsteilers (R ₇ , Rs, R ₉ ), kann alternativ ein

Differenzspannungsdetektor über Drain und Source des Transistors MOSPROT vorgesehen sein, um den Spannungsabfall über dem Transistor MOSPROT ZU erfassen. Das gleiche Prinzip kann auch für Regler mit anderen Transistortypen wie PMOS oder BJT angepasst werden.