葛良安 (中国浙江省杭州市滨江区东信大道66号东方通信城B座309-310, Zhejiang 3, 310053, CN)
英飞特电子(杭州)有限公司 (中国浙江省杭州市滨江区东信大道66号东方通信城B座309-310, Zhejiang 3, 310053, CN)
GE, Liang'an (309-310, Bldg. B Eastcom City,66 Dongxin Rd., Binjiang Distric, Hangzhou Zhejiang 3, 310053, CN)
| 权 利 要 求 1、 一种提高器件耐压的电路， 其特征在于， 包括： 第一稳压器件、 第一 二极管、 上 NM0S管和下 NM0S管； 上 NM0S管的栅极连接第一二极管的阴极， 第一二极管的阳极连接电源 的正端， 电源的负端连接下 NM0S管的源极； 上 NMOS管的栅极通过第一稳 压器件接下 NMOS管的源极； 上 NMOS管的源极连接下 NMOS管的漏极； 上 NMOS管的漏极和下 NMOS管的栅极分别作为该电路的第一输出端和 第一输入端； 下 NMOS管的源极作为该电路的第二输入端和第二输出端的公 共端。 2、 根据权利要求 1所述的电路， 其特征在于， 还包括连接在电源的正端 和负端之间的第一电容。 3、 根据权利要求 2所述的电路， 其特征在于， 所述第一稳压器件为稳压 管， 或瞬变电压抑制二极管 TVS。 4、 根据权利要求 3所述的电路， 其特征在于， 还包括并联于上 NMOS管 的栅极和源极之间的箝位保护模块。 5、 根据权利要求 4所述的电路， 其特征在于， 所述箝位保护模块为稳压 管， 或瞬变电压抑制二极管 TVS。 6、 根据权利要求 5所述的电路， 其特征在于， 所述电路为封装成一个包 括四个管脚或引脚的独立半导体器件，所述四个管脚或引脚分别为所述第一输 入端、 第一输出端、 电源正端、 和第二输入端第二输出端的公共端。 7、 根据权利要求 1-6任一项所述的电路， 其特征在于， 所述电路作为反 激电路中与原边绕组连接的开关管。 8、根据权利要求 1-6任一项所述的电路，其特征在于，所述电路作为 BUCK 电路中的开关管。 9、 根据权利要求 1-6 任一项所述的电路， 其特征在于， 所述电路作为 BOOST电路中的开关管。 10、 一种提高器件耐压的电路， 其特征在于， 包括： 第一稳压器件、 第一 二极管、 上 IGBT管和下 IGBT管； 上 IGBT管的门极连接第一二极管的阴极， 第一二极管的阳极连接电源的 正端， 电源的负端连接下 IGBT管的源极； 上 IGBT管的栅极通过第一稳压器 件接下 IGBT管的源极； 上 IGBT管的源极连接下 IGBT管的漏极； 上 IGBT管的漏极和下 IGBT管的栅极分别作为该电路的第一输出端和第 一输入端； 下 IGBT管的源极作为该电路的第二输入端和第二输出端的公共端。 11、 根据权利要求 10所述的电路， 其特征在于， 还包括连接在电源的正 端和负端之间的第一电容。 12、 根据权利要求 11所述的电路， 其特征在于， 所述第一稳压器件为稳 压管， 或瞬变电压抑制二极管 TVS。 13、 根据权利要求 12所述的电路， 其特征在于， 还包括并联于上 IGBT 管的门极和发射极之间的箝位保护模块。 14、 根据权利要求 13所述的电路， 其特征在于， 所述箝位保护模块为稳 压管， 或瞬变电压抑制二极管 TVS。 15、 根据权利要求 14所述的电路， 其特征在于， 所述电路为封装成一个 包括四个管脚或引脚的独立半导体器件，所述四个管脚或引脚分别为所述第一 输入端、 第一输出端、 电源正端、 和第二输入端第二输出端的公共端。 16、 根据权利要求 10-15任一项所述的电路， 其特征在于， 所述电路作为 反激电路中与原边绕组连接的开关管。 17、 根据权利要求 10-15任一项所述的电路， 其特征在于， 所述电路作为 BUCK电路中的开关管。 18、 根据权利要求 10-15任一项所述的电路， 其特征在于， 所述电路作为 BOOST电路中的开关管。 |
本申请要求于 2010年 7月 7日提交中国专利局、申请号为 201010222601.9、 发明名称为"一种提高器件耐压的电路"的中国 利申请的优先权，其全部内容 通过引用结合在本申请中。
技术领域
本发明涉及电力电子技术领域， 特别涉及一种提高器件耐压的电路。
背景技术
对于较高的电网电压， 例如 480VAC电网，设计适用的开关电源会遇到高 耐压晶体管开关器件的选取困难的问题。对于 480VAC电网来说， 考虑到电网 电压的波动以及设计裕量，使用传统的开关电 源设计方案需要选用耐压 1000V 以上的晶体管作为开关器件。 但是耐压 1000V以上的晶体管属于相对比较特 殊的器件， 因此将造成选取困难、 成本较高的问题。
现有技术中为了解决耐高压晶体管选取困难、 成本高的问题提出了几个方 案， 首先参见图 1 , 该图为现有技术中提供的提高器件耐压的电路 图。
图 1所示电路中用两个 NMOS管 Q1和 Q2串联来提供耐压能力，其中下 管 Q1受 PWM控制电路的直接驱动， 当 Q1由导通变为关断时， Q1的漏极和 源极之间的电压升高，当 Q1的漏极和源极之间的电压接近稳压管 ZD1的电压 时， 上管 Q2的栅极和源极之间的电压将低于导通门槛电 ， 因此， Q2也进 入关断状态。 当 Q1和 Q2均关断时， Q1分担的电压由稳压管 ZD1的稳压值 决定。 当 Q1 由关断转为导通时， 其漏极和源极之间的电压将下降， 电阻 R1 将为 Q2提供驱动电流， 从而使 Q2也导通。
但是， 图 1所示的电路存在以下缺点： 为上管 Q2提供驱动能量的是电阻 R1取自输入电压 Vin的能量，由于输入电压 Vin是高压（通常高于电网电压 ), R1受自身功耗的限制， 不能在 Q2导通时提供较大的驱动电流， 这样将使 Q2 的导通速度慢， Q2的开关损耗和导通损耗较大， 因此该电路的效率低， 通常 只适用于功率艮小的场合。
参见图 2, 该图为现有技术中提供的另一种耐高压的电路 图。
图 2提供的电路（中国专利申请的申请号为 200810028422.4 )与图 1所示 的电路相似， 图 2所示的电路在稳压管 D4上并联电容 C2。 Q2导通时 C2放电可以改善上管 Q1的驱动。 Q1栅极和源极之间用电阻 R4和二极管 D3串联代替图 1中的稳压管 ZD2。
但是图 2所示电路仍然存在以下缺点： 为上管 Q1提供驱动能量的是电阻 R1取自输入电压 Vin的能量，由于输入电压 Vin是高压（通常高于电网电压 ), 电阻 R1受自身功耗的限制， 不能为 Q1导通提供较大的驱动电流； 当下管 Q2 关断后， Q2漏极电压上升， C2充电， 直到两端电压达到 D4的稳压值（通常 为几百伏）； 而在开关管 Q1,Q2导通时， 电容 C2会通过 Q1门极放电， 直到等 于开关管 Q1的门极驱动电压 （十几伏）， C2的放电虽然能提高 Q1的驱动能 力， 但在开关过程中的充放电， 会产生较大损耗。 因此该电路和图 1所示电路 相比可适用于更大功率等级的场合， 但效率仍然较低。
现有技术中还提供一种改进方案 （US2008/0080212 )如图 3 所示， 上管 SW2导通时所需的较大驱动电流由电容 CB1提供。 上管 SW2和下关 SW1关 断时的电压分配由电容 CB1和电容 CB2的电压决定， 而 CB1和 CB2的分压 由绕组 NP1和 NP2的变比决定。
但是图 3所示的电路存在以下缺点：虽然驱动上管 SW2的能力得到改善， 但是， 驱动 SW2的器件为电容 CB1。 与图 2的现有技术存在相同的问题， 即 电容 CB1和电容 CB2仍为高压充放电。 因此， 电容 CB1在给上管 SW2提供 驱动能量的过程， 以及 CB1和 CB2电压的平衡过程存在较大损耗。 发明内容
本发明要解决的技术问题是提供一种提高器件 耐压的电路，能够提高器件 的耐压能力， 并且降低电路的损耗。
本发明实施例提供一种提高器件耐压的电路， 包括： 第一稳压器件、 第一 二极管、 上 NMOS管和下 NMOS管；
上 NMOS管的栅极连接第一二极管的阴极， 第一二极管的阳极连接电源 的正端， 电源的负端连接下 NMOS管的源极； 上 NMOS管的栅极通过第一稳 压器件接下 NMOS管的源极；
上 NMOS管的源极连接下 NMOS管的漏极；
上 NMOS管的漏极和下 NMOS管的栅极分别作为该电路的第一输出端和 第一输入端； 下 NM0S管的源极作为该电路的第二输入端和第二 出端的公 共端。
优选地， 还包括连接在电源的正端和负端之间的第一电 容。
优选地， 所述第一稳压器件为稳压管， 或瞬变电压抑制二极管 TVS。 优选地， 还包括并联于上 NMOS管的栅极和源极之间的箝位保护模块。 优选地， 所述箝位保护模块为稳压管， 或瞬变电压抑制二极管 TVS。 优选地， 所述电路为封装成一个包括四个管脚或引脚的 独立半导体器件， 所述四个管脚或引脚分别为所述第一输入端、 第一输出端、 电源正端、 和第二 输入端第二输出端的公共端。
优选地， 所述电路作为反激电路中与原边绕组连接的开 关管。
优选地， 所述电路作为 BUCK电路中的开关管。
优选地， 所述电路作为 BOOST电路中的开关管。
本发明提供一种提高器件耐压的电路， 包括： 第一稳压器件、第一二极管、 上 IGBT管和下 IGBT管；
上 IGBT管的门极连接第一二极管的阴极， 第一二极管的阳极连接电源的 正端， 电源的负端连接下 IGBT管的源极； 上 IGBT管的栅极通过第一稳压器 件接下 IGBT管的源极；
上 IGBT管的源极连接下 IGBT管的漏极；
上 IGBT管的漏极和下 IGBT管的栅极分别作为该电路的第一输出端和 一输入端；
下 IGBT管的源极作为该电路的第二输入端和第二 出端的公共端。
优选地， 还包括连接在电源的正端和负端之间的第一电 容。
优选地， 所述第一稳压器件为稳压管， 或瞬变电压抑制二极管 TVS。 优选地， 还包括并联于上 IGBT管的门极和发射极之间的箝位保护模块。 优选地， 所述箝位保护模块为稳压管， 或瞬变电压抑制二极管 TVS。 优选地， 所述电路为封装成一个包括四个管脚或引脚的 独立半导体器件， 所述四个管脚或引脚分别为所述第一输入端、 第一输出端、 电源正端、 和第二 输入端第二输出端的公共端。
优选地， 所述电路作为反激电路中与原边绕组连接的开 关管。 优选地， 所述电路作为 BUCK电路中的开关管。
优选地， 所述电路作为 BOOST电路中的开关管。
与现有技术相比， 本发明具有以下优点：
本发明提供的提高器件耐压的电路， 提供给上 NMOS管的驱动电压直接 来自于电源， 因此不需任何转换电路。 当上 NMOS管导通时， 电源只需提供 上 NMOS管门极导通时所需要的驱动能量， 没有其它损耗； 当下 NMOS管关 断时， 第一二极管将电源与第一稳压器件分开， 因此也不产生额外的损耗。 因 此， 本发明实施例提供的电路可以降低损耗。
附图说明
图 1是现有技术中提供的提高器件耐压的电路图
图 2是现有技术中提供的又一种提高器件耐压的 路图；
图 3是现有技术中提供的另一种提高器件耐压的 路图；
图 4是本发明实施例一提供的电路图；
图 5是本发明实施例二提供的提高器件耐压的电 ；
图 6是本发明提供的电路的一种应用电路；
图 7是本发明提供的电路的又一种应用电路；
图 8是本发明提供的电路的另一种应用电路。
具体实施方式
为使本发明的上述目的、 特征和优点能够更加明显易懂， 下面结合附图对 本发明的具体实施方式做详细的说明。
参见图 4, 该图为本发明实施例一提供的电路图。
本发明实施例提供的提高器件耐压的电路包括 ： 第一稳压器件、 第一二极 管 Dl、 上 NMOS管 Q2和下 NMOS管 Q1 ;
上 NMOS管 Q2的栅极连接第一二极管 D1的阴极， 第一二极管 D1的阳 极连接电源正端， 电源负端连接下 NMOS管 Q1的源极； 上 NMOS管 Q2的 栅极通过第一稳压器件接下 NMOS管 Q1的源极；
上 NMOS管 Q2的源极连接下 NMOS管 Q1的漏极；
上 NMOS管 Q2的漏极和下 NMOS管 Q1的栅极分别作为该电路的第一 输出端和第一输入端；下 NMOS管 Q1的源极作为该电路的第二输入端和第二 输出端的公共端；
可以理解的是，所述下 NMOS管 Q1的源极既作为该电路的第二输出端又 作为该电路的第二输入端， 因此， 对于该电路整体来说， 第二输入端和第二输 出端是一个公共端。
其中， 输入端的输入信号 Vd可以为脉冲驱动信号， 该脉冲驱动信号可以 是 PWM信号， 或 PFM信号， 或 PWM+PFM信号等。
此外， 图 4所示的电路还可以包括第一电容 C1 , 连接在电源正端 （Vcc ) 与电源负端 （第二输入端和第二输出端的公共端）之间。
本实施例中第一稳压器件优选釆用稳压管（如 图 4中所示的稳压管 ZD1 ) , 第一稳压器件还可以是瞬变电压抑制二极管 （ TVS , Transient Voltage Suppressor ) , 或其它限制电压的器件等。
下面结合图 4详细说明本发明实施例提供的该电路的工作 理。
下 NMOS管 Q1受脉冲驱动信号控制电路的直接驱动， 其中 Vd为脉冲驱 动信号。
当 Q1受脉冲驱动信号的驱动由导通变为关断时， Q1的漏极和源极之间的 电压升高， 第一二极管 D1承受反压关断， 当 Q1的漏极和源极之间的电压接 近稳压管 ZD1的稳压值时， 上 NMOS管 Q2的栅极和源极之间的电压低于导 通门槛电压， Q2也将进入关断状态。 当 Q1和 Q2都关断时， Q1漏源两端分 担的电压由稳压管 ZD1的稳压值决定。
当 Q1的栅极有高电平驱动时， Q1的漏极和源极之间的电压将下降直至完 全导通。 当 Q1 的漏极和源极两端的电压较低时， 第一二极管 D1导通， Vcc 进而为 Q2提供足够的驱动电压和电流， 使 Q2也导通。 Vcc由于只需要提供 Q2能导通的门极驱动电压， 因此幅值很低， 一般十几 V左右即可满足要求。 当 Vcc连接线较长时， 增加电容 C1 , 可起到滤波作用。
本发明中， Q2的驱动电压直接来自于 Vcc, 不需任何转换电路， 在 Q2导 通时， Vcc只提供门极导通驱动所需要的能量， 没有其它损耗； 在 Q1关断时， 第一二极管 D1将 Vcc与稳压管 ZD1分开， 也不产生额外的损耗。 因此， 本 发明实施例提供的电路可以降低损耗。
图 4中，虚框内的电路可以封装成一个包括四个 脚或引脚的独立半导体 器件， 该四个管脚或引脚分别为第一引脚、 第二引脚、 第三引脚和第四引脚， 下面结合附图进行详细的介绍。
如图 4所示，第一引脚 1 (即该电路的第二输入端和第二输出端的公共 ) 为该独立半导体器件的低压端， 第二引脚 2 (即该电路的第一输入端）为该独 立半导体器件的驱动端（Vd ) , 第三引脚 3 (即该电路的第一输出端）为该独 立半导体器件的高压端， 第四引脚 4为电源端 （Vcc ) 。
该独立半导体器件可以用于替换电路中的开关 管 （如 MOS管或 IGBT ) , 尤其是高压器件。 当替换 MOS管时， 该器件的第一引脚、 第二引脚和第三引 脚分别对应 MOS管的源极、 栅极和漏极。 当替换 IGBT管时， 该器件的第一 引脚、 第二引脚和第三引脚分别对应 IGBT的发射极、 门极和集电极。 当替换 双极性晶体管时， 该器件的第一引脚、 第二引脚和第三引脚分别对应双极性晶 体管的发射极、门极和集电极。另外该开关管 还可以替换对应其它可替代 MOS 管或 IGBT的功率器件。 另外， 该独立半导体器件在工作时， 需要在第四引脚 和第一引脚之间接入直流电压源 Vcc。 其中， 电源端 （Vcc )和驱动端 （Vd ) 的参考地是该器件的第一引脚。
本发明实施例还提供一种提高器件耐压的电路 ， 参见图 5, 该图为本发明 实施例二提供的提高器件耐压的电路。
本实施例提供的提高器件耐压的电路与实施例 一的区别是增加了箝位保 护模块。 如图 5所示， Q2 的栅极和源极之间并联箝位保护模块， 可以将 Q2 的栅极电压箝位在安全范围之内。 该箝位保护模块可以由稳压管， 或 TVS管 等，本实施例中的箝位保护模块为一个稳压管 ，如图 5所示的第二稳压管 ZD2。 图 5 所示的实施例同样可以将虚框内的电路可以封 装成一个包括四个管脚或 引脚的独立半导体器件，该封装器件与开关管 的对应关系与图 4中所述的对应 关系相同， 在此不再赘述。
需要说明的是， 以上实施例提供的提高器件耐压的电路中的上 管和下管均 是 NMOS管， 可以理解的是上管和下管也可以为 IGBT管， 除了上管和下管 不同外， 其他部分的电路均相同。 因此， 其工作原理在此不再赘述。
本实施例提供的提高器件耐压的电路包括： 第一稳压器件、 第一二极管、 上 IGBT管和下 IGBT管； 上 IGBT管的门极连接第一二极管的阴极， 第一二极管的阳极连接电源正 端， 电源负端连接下 IGBT管的源极； 上 IGBT管的栅极通过第一稳压器件接 下 IGBT管的源极；
上 IGBT管的漏极和下 IGBT管的栅极分别作为该电路的第一输出端和 一输入端；
下 IGBT管的源极作为该电路的第二输入端和第二 出端的公共端。
此外，上述提高器件耐压电路还可以包括第一 电容，连接在电源正端（ Vcc ) 与电源负端 （第二输入端和第二输出端的公共端）之间。
上述第一稳压器件可以为稳压管， 还可以是 TVS管 （即瞬变电压抑制二 极管） ， 或其它限制电压的器件等。
需要说明的是，本发明以上所有实施例提供的 提高器件耐压的电路整体可 以作为一个独立的半导体器件来使用。下面介 绍几种典型的该电路作为独立半 导体器件的应用场合。
参见图 6, 该图为本发明提供的电路的一种应用电路。
本发明提供的电路或独立半导体器件在本实施 例中是应用于反激电路。 如图 6所示， 虚框内是本发明提供的提高器件耐压的电路， 其整体作为一 个独立的开关器件使用， 所述电路的第一输出端连接变压器 T1的原边绕组的 同名端，反激电路输入电压 Vin的正端连接原边绕组的非同名端， 负端连接本 发明电路的第二输入端和第二输出端的公共端 ， 变压器 T1的副边绕组的同名 端通过第二二极管 D2连接输出正端， 变压器 T1的副边绕组的非同名端连接 反激电路输出负端。 反激电路输出正端和输出负端之间并联第二电 容 C2。
其中反激电路的典型应用是应用在开关电源中 ， 其输入电压为 Vin, 输出 电压为 Vo。 如果输入电压 Vin较大， 此时就需要开关管的耐压能力较强， 耐 压较高。
参见图 7, 该图为本发明提供的电路的又一种应用电路。
本发明提供的电路或独立半导体器件在本实施 例中是应用于 BUCK电路。 如图 7所示， 虚框内是本发明提供的提高器件耐压的电路， 其整体作为一 个独立的开关器件使用， 所述电路的第一输出端连接 BUCK电路中的第二二 极管 D2的阳极，所述电路的第二输入端和第二输出 的公共端连接 BUCK电 路输入电压 Vin的负端。
第二二极管 D2的阴极连接输入电压 Vin的正端和输出电压 Vo的正端， 阳极还连接第一电感 L1的一端，第一电感 L1的另一端连接输出电压 Vo的负 端， 输出电压 Vo的正端和负端之间并联第二电容 C2。
参见图 8, 该图为本发明提供的电路的又一种应用电路。
本发明提供的电路或独立半导体器件在本实施 例中是应用于 BOOST 电 路。
如图 8所示， 虚框内是本发明提供的提供器件耐压的电路， 其整体作为一 个独立的开关器件使用， 所述电路的第一输出端连接 BOOST电路中的第二二 极管的阳极， 所述电路的第二输入端和第二输出端的公共端 连接 BOOST电路 的输入电压 Vin负端和输出电压 Vo负端。
第二二极管 D2的阳极通过第一电感 L1连接输入电压 Vin的正端， 阴极 连接输出电压 Vo的正端。
输出电压 Vo的正端和负端之间并联第二电容 C2。
需要说明的是， 以上仅是本发明提供的电路或独立半导体器件 的典型应用 电路图， 可以理解的是，应用本发明实施例提供的耐高 压的电路或独立半导体 器件不局限应用于这几种场合， 在其他电路拓朴应用的场合也同样适用，在此 不再——举例介绍。
以上仅是以 NMOS管为例进行介绍的应用场合，可以理解的 ，应用 IGBT 管也可以完成相同的功能， 因此， 在此不再赘述。
本发明实施例提供的电路或独立半导体器件， 将两个开关管串联， 从而提 高耐压能力， 并且电路结构简单， 功耗小； 当作为一个独立的半导体封装器件 应用于开关电源类产品中， 节约成本， 提高产品的可靠性。
以上所述，仅是本发明的较佳实施例而已， 并非对本发明作任何形式上的 限制。 虽然本发明已以较佳实施例揭露如上， 然而并非用以限定本发明。 任何 熟悉本领域的技术人员， 在不脱离本发明技术方案范围情况下， 都可利用上述 揭示的方法和技术内容对本发明技术方案做出 许多可能的变动和修饰 ,或修改 为等同变化的等效实施例。 因此， 凡是未脱离本发明技术方案的内容， 依据本 发明的技术实质对以上实施例所做的任何简单 修改、等同变化及修饰， 均仍属 于本发明技术方案保护的范围内。