Schaltungsanordnung und Verfahren zur Mehrfachnutzung eines digitalen Transversalfilters

Für die hocheffiziente Realisierung von digitalen Transver¬ salfiltern werden oftmals Bitplane- und Modified-Bitplane- Architekturen eingesetzt. Liegt die erforderliche äußere Da- tenrate (Abtastrate) , bei der eine Filterfunktion ausgeführt werden soll, deutlich unter der internen Datenrate, mit der sich Filterschaltungen in modernen Schaltungstechnologien realisieren lassen, kann durch Konzepte zur Mehrfachnutzung des Transversalfilters eine Reduktion der Chipfläche bei ei- ner gegebenen Durchsatzrate des Transversalfilters erreicht werden.

Bei der Mehrfachnutzung des Transversalfilters werden in ei¬ nem Rechenwerk während eines äußeren Taktes mehrere Teilre- chenschritte in mehreren internen Takten nacheinander ausge¬ führt. Dabei muß besonders darauf geachtet werden, daß der zusätzliche Aufwand für das sequentielle Zuführen der Operan¬ den für die Teilrechenschritte und das Speichern von Zwi¬ schenergebnissen nicht zu groß wird.

Grundlagen zur Realisierung von digitalen Transversalfiltern in Bitplane- und Modified-Bitplane-Architekturen sind bekannt und in (T. Noll, Carry-Save Architectures for High-Speed Di¬ gital Signal Processing, Journal of VLSI Signal Processing, Vol. 3, Kluwer Academic Publishers, Boston, S. 121 - 140, 1991) beschrieben.

Bei Schaltungsanordnungen, bei denen die erforderliche äußere Datenrate, bei der eine Transversalfilter-Funktion ausgeführt werden soll, höher als die interne Datenrate, mit der sich

Transveralfilter-Schaltungen realisieren lassen, können line¬ ar skalierende Parallelisierungskonzepte eingesetzt werden,

die bekannt sind (U. Seuben et al, Digitale Filter für Video¬ signale, Design und Elektronik, No. 9, Seite 69, 1991) .

Die Zusammenschaltungen mehrerer Teilfilter zu einem kom- plexwertigen Filter sind beispielsweise beschrieben in (S. Quereshi, Adaptive Equalization, Proc. of the IEEE, Vol. 73, No. 9, S. 1349 bis 1387, 1985).

Der Erfindung liegt das Problem zugrunde, eine Schaltungsan- Ordnung und ein Verfahren anzugeben, mit der bzw. mit dem ei¬ ne Mehrfachnutzung eines digitalen Transversalfilters möglich ist.

Das Problem wird durch die Schaltungsanordnung gemäß Patent- anspruch 1 und durch das Verfahren gemäß Patentanspruch 9 ge¬ löst.

Durch die Schaltungsanordnung gemäß Patentanspruch 1 ist eine Mehrfachnutzung eines digitalen Transversalfilters möglich, wenn die innere Datenrate des digitalen Filters um ein ganz¬ zahliges Vielfacheres höher ist als die erforderliche äußere Datenrate, mit der der digitale Transversalfilter Daten „filtern" muß.

Dadurch, daß jeweils zwei Multiplizierereinheiten für die Multiplikation eineε Koeffizienten mit einem Eingangsdaten¬ wort vorgesehen sind, und in den Multipliziererzellen jeweils in einem äußeren Takt mehrere Koeffizientenbits mit dem je¬ weils anliegenden Eingangsdatenwort multipliziert werden, wird eine Reduktion der erforderlichen Chipfläche bei der Realisierung des digitalen Transversalfilters erreicht.

In weiteren Varianten von Ausführungsbeispielen sind ebenso zwei Multipliziererzellen für jedes Koeffizientenwort vorge- sehen, in denen allerdings jeweils das gesamte Koeffizienten¬ wort mit jeweils einem Bit des Eingangsworts multipliziert wird.

Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.

In den Figuren sind mehrere bevorzugte Ausführungsbeispiele dargestellt, die im folgenden näher beschrieben werden.

Es zeigen

Figur 1 einen Ausschnitt einer Schaltungsanordnung eines di- gitalen Transversalfilters mit drei Abgriffen (Taps) , das zur Mehrfachnutzung in Richtung der Koeffizien- tenwortbreite eingesetzt wird; Figur 2 einen Ausschnitt einer Schaltungsanordnung, die eine weitere Möglichkeit zur Realisierung eines zur Mehr- fachnutzung in Richtung der Koeffizientenwortbreite geeigneten digitalen Transversalfilters darstellt; Figur 3 einen Ausschnitt einer Schaltungsanordnung, die ein drittes Ausführungsbeispiel eines digitalen Transver¬ salfilters beschreibt, das zur Mehrfachnutzung in Richtung der Koeffizientenwortbreite geeignet ist;

Figur 4 einen Ausschnitt einer Schaltungsanordnung, die ein Ausführungsbeispiel eines digitalen Transversalfil¬ ters beschreibt, das zur Mehrfachnutzung in Richtung der Eingangswortbreite geeignet ist; Figur 5 einen Ausschnitt einer Schaltungsanordnung, die ein weiteres Ausführungsbeispiel eines digitalen Trans¬ versalfilters beschreibt, das zur Mehrfachnutzung in Richtung der Eingangswortbreite geeignet ist, bei dem mehrere Teiloperationen von zwei Teilfiltern eines komplexwertigen Filters nacheinander ausgeführt wer¬ den; Figur 6 ein Prinzipschaltbild eines Interpolationsfilters in

Polyphasenstruktur; Figur 7 ein Prinzipschaltbild eines Dezimierungsfilters in Polyphasenstruktur;

Figur 8 ein Prinzipschaltbild einer Anordnung eines kom- plexwertigen Filters;

Figur 9 eine Schaltungsanordnung, bei dem die Mehrfachnutzung des digitalen Transversalfilters sich nicht nur auf die einzelnen Koeffizientenbits des Transversalfil¬ ters bezieht, sondern auf die einzelnen Teilfilter des gesamten, in Figur 6 beschriebenen digitalen In¬ terpolationsfilters in Polyphasenstruktur;

Figur 10 eine Schaltungsanordnung, in der die Mehrfachnutzung nicht nur für die einzelnen Koeffizientenbit des di¬ gitalen Transversalfilters genutzt wird, sondern zu- sätzlich zur Mehrfachnutzung von Teilfiltern eines

Gesamtfilters zur Realisierung eines Dezimierungsfil- ters in Polyphasenstruktur, wie es in Figur 7 be¬ schrieben ist;

Figur 11 ein Ablaufdiagramm, das die Verfahrensschritte des Verfahrens zur Mehrfachnutzung eines digitalen Trans¬ versalfilters in Richtung der Koeffizientenwortbreite beschreibt;

Figur 12 ein Ablaufdiagramm, das die Verfahrensschritte des

Verfahrens zur Mehrfachnutzung eines digitalen Trans- versalfilters in Eingangswortbreite beschreibt;

Figur 13 eine Skizze, in der verschiedene Möglichkeiten zur Suiπmation bei der Mehrfachnutzung eines digitalen Transversalfilters in Richtung der Koeffizientenwort¬ breite dargestellt sind.

Anhand der Figuren 1 bis 13 werden die erfindungsgemäßen

Schaltungsanordnungen und die erfindungsgemäßen Verfahren weiter erläutert.

In Figur 1 ist eine Schaltungsanordnung eines ersten Ausfüh¬ rungsbeispiels eines digitalen Transversalfilters F beschrie¬ ben. Obwohl in dieser Figur nur ein Ausschnitt von drei Ab¬ griffen (Taps) eines digitalen Transversalfilters F darge¬ stellt ist, beschränkt sich diese hier dargestellte erfin- dungsgemäße Schaltungsanordnung selbstverständlich nicht auf einen digitalen Transversalfilter mit drei Koeffizienten, sondern kann, für jeden Fachmann ohne weiteres ersichtlich,

auf einen digitalen Transversalfilter mit n Koeffizienten er¬ weitert werden, wobei n eine beliebige natürliche Zahl ist.

Im weiteren werden mit dem Begriff „das Filter" die Schal- tungsanordnungen des Filters bezeichnet, mit denen sich Fil¬ ter-Schaltungen realisieren lassen, und mit dem Begriff „der Filter" wird die Übertragungsfunktion zur Beschreibung der Filterstruktur bezeichnet.

Der digitale Transversalfilter F, der für n Koeffizienten realisiert wird, in Figur 1 ist also die Anzahl der Koeffizi¬ enten n = 3, ist in n Koeffizientenblöcke KBi aufgeteilt.

Der Index i bezeichnet jeden Koeffizientenblock KBi eindeu- tig. Er ist eine natürliche Zahl im Bereich von 1 bis n.

Jeder Koeffizientenblock KBi weist mindestens folgende Kompo¬ nenten auf:

- eine erste Multiplizierereinheit Mli, - eine zweite Multiplizierereinheit M2i,

- eine erste Addiereinheit Ali,

- eine zweite Addiereinheit A2i,

- eine erste Verzögerungseinheit Vli,

- eine zweite Verzögerungseinheit V2i, - eine dritte Verzögerungseinheit V3i, und

- eine Registereinheit Ri.

Außerdem weist die Schaltungsanordnung des digitalen Trans¬ versalfilters F zusätzlich eine Gesamtaddiereinheit accu auf.

Für die weiteren Ausführungen getroffene eine Annahme, daß die beschriebene Schaltungsanordnung drei Abgriffe (Taps) aufweist, schränken die Allgemeingültigkeit des Verfahrens sowie der Anordnung nicht ein.

Für jeden Fachmann ist es ohne weiteres ersichtlich, daß die¬ se getroffene Annahme nur zur Verdeutlichung des Prinzips,

auf dem die verschiedenen Ausführungsbeispiele der erfin¬ dungsgemäßen Schaltungsanordnungen beruhen, dienen.

Wie im vorigen erläutert, ist in Figur 1 ein Ausschnitt des digitalen Transversalfilters F mit drei Abgriffen (Taps) dar¬ gestellt.

Jeder Koeffizientenblock KBi weist in diesem ersten Ausfüh¬ rungsbeispiel folgenden Aufbau auf. Die erste Addiereinheit Ali ist über einen ersten Eingang ElAli der ersten Addierein¬ heit Ali mit einem Ausgang AMli der ersten Multipliziererein¬ heit Mli gekoppelt.

Weiterhin ist die zweite Addiereinheit A2i über einen ersten Eingang ElA2i mit einem Ausgang AM2i der zweiten Multiplizie¬ rereinheit M2i gekoppelt.

Die erste Verzögerungseinheit Vli ist über ihren Eingang EVli mit einem ersten Eingang ElMli der ersten Multipliziererein- heit Mli gekoppelt. Ein Ausgang AVli der ersten Verzögerungs¬ einheit Vli ist mit einem ersten Eingang ElM2i der zweiten Multiplizierereinheit M2i gekoppelt.

Die zweite Verzögerungseinheit V2i ist über ihren Eingang EV2i mit einem Ausgang AAli der ersten Addiereinheit Ali und über ihren Ausgang AV2i mit einem zweiten Eingang E2A2i der zweiten Addiereinheit A2i gekoppelt.

An einen zweiten Eingang E2Mli der ersten Multipliziererein- heit Mli werden nacheinander auf eine im weiteren beschriebe¬ ne Art und Weise Koeffizientenbits c^ nacheinander angelegt.

Hierbei bezeichnet wie im vorigen der Index i den Koeffizien¬ ten eindeutig, für den der jeweilige Koeffizientenblock KBi vorgesehen ist.

Ein weiterer Index 1, der eine natürliche gerade Zahl ist, also im Bereich 0, 2, 4, 6, ..., wjζ-2 liegt, wobei eine Koef- fizientenwortbreite wjς die Länge des jeweiligen Koeffizien¬ tenworts Ci in binärer Schreibweise angibt. Es werden also an den zweiten Eingang E2Mli der ersten Multiplizierereinheit Mli nacheinander die einzelnen Koeffizientenbits c^ angelegt mit der Wertigkeit 2°, 2 ² , 2 ⁴ , 2 ⁶ , ..., 2 ^Wk"2 .

An einen zweiten Eingang E2M2i der zweiten Multipliziererein- heit M2i werden Koeffizientenbits c° ungerader Wertigkeit angelegt. Der Index o ist eine ungerade natürliche Zahl, also eine Zahl aus 1, 3, 5, 7, ..., wj^-l. Es werden also an den zweiten Eingang E2M2i der zweiten Multiplizierereinheit M2i nacheinander die Koeffizientenbits c° angelegt mit der Wer- tigkeit 2 ¹ , 2 ³ , 2 ⁵ , 2 ^? , ..., 2 ^Wk-1 .

Weiterhin weist jeder Koeffizientenblock KBi eine Regi¬ stereinheit Ri auf, die über ihren Ausgang ARi mit dem ersten Eingang ElMli der ersten Multiplizierereinheit Mli und dem Eingang EVli der ersten Verzögerungseinheit Vli gekoppelt ist.

Die einzelnen Koeffizientenblöcke KBi sind in der Weise mit¬ einander verbunden, daß jeweils ein Eingang ERi der Regi- stereinehit Ri das i-ten Koeffizientenblocks KBi mit einem Ausgang ARi+1 einer Registereinheit Ri+1 eines folgenden Koeffizientenblocks KBi+1 gekoppelt ist.

Außerdem ist ein Ausgang AV3i der dritten Verzögerungseinheit V3i mit einem zweiten Eingang E2Ali+l einer ersten Addierein¬ heit Ali+1 des folgenden Koeffizientenblocks KBi+1 gekoppelt.

Jeder der n Koeffizientenblöcke KBi weist den gleichen im vo¬ rigen beschriebenen Aufbau auf und ist ebenso wie im vorigen beschrieben mit den jeweiligen Nachbarkoeffizientenblöcken gekoppelt.

Außerdem ist die Gesamtaddiereinheit accu vorgesehen, deren Eingang Eaccu mit einem Ausgang AV3n einer dritten Verzöge¬ rungseinheit V3n des n-ten Koeffizientenblocks KBn gekoppelt ist.

In der Gesamtaddiereinheit accu werden alle Teilwörter, die jeweils von den Koeffizientenblöcken KBi, wie im weiteren be¬ schrieben wird, „weitergereicht ^M werden, entsprechend der be¬ kannten Wertigkeit der einzelnen Teilwörter aufsummiert.

Es wird angenommen, daß pro äußerem Takt der digitale Trans- versalfilter F w^/2 innere Takte durchführt. Somit weist der digitale Transversalfilter F eine um das wjς/2-fache niedrige¬ re Datenrate auf als sie an und für sich von dem digitalen Transversalfilter F „benötigt" wird.

Die Registereinheit Ri jedes Koeffizientenblocks KBi weist in einer Variante der erfindungsgemäßen Schaltungsanordnung ein Register auf, und in einer weiteren Variante wjς/2-1 Register auf. Die unterschiedliche Anzahl der Register, die die Regi¬ stereinheit Ri aufweist, hat Auswirkungen auf die unter¬ schiedliche Verweildauer der jeweiligen Eingangsdatenwörter xi _n , mit denen die einzelnen Koeffizientenbits der jeweiligen Koeffizienten ci multipliziert werden.

Dies bedeutet, wenn die Registereinheit Ri genau ein Register aufweist, wird dieses Register, das jeweils genau das Ein¬ gangsdatenwort xin speichert, jeweils nach wjς/2 inneren Tak¬ ten mit einem neuen Eingangsdatenwort xi' _n geladen. Dies be- deutet bei einer Aneinanderkettung der Registereinheiten Ri, wie sie in Figur 1 dargestellt sind, das die jeweiligen Ein¬ gangsdatenworte xin, xi' n » etc. von Registereinheit zu Regi¬ stereinheit „weitergereicht" werden. Die Ansteuerung der ein¬ zelnen Register muß mit einer Verzögerung von wfc/2-1 inneren Takten erfolgen.

In einem Koeffizientenblock KBi wird also das für wjς/2 innere Takte lang in der Registereinheit Ri gespeicherte Eingangsda¬ tenwort xin jeweils nacheinander mit jeweils einem Koeffizi¬ entenbit gerader Wertigkeit, und um einen halben inneren Takt verzögert, mit einem Koeffizientenbit c° ungerader Wer¬ tigkeit in der zweiten Multiplizierereinheit M2i multipli¬ ziert.

Die einzelnen Teilergebnisse, werden, wie in der Figur 1 dar- gestellt, jeweils in jeder Verzögerungseinheit Vli, V2i, V3i um einen halben inneren Takt verzögert und entsprechend der Schaltungsanordnung „weitergereicht" bis zu dem n-ten Koeffi¬ zientenblock KBn, wo sie dann in der Gesamtaddiereinheit accu zu einem Ergebniswort WR aufsummiert werden.

Weist die Registereinheit Ri wjς/2-1 Register auf, so ist zwar die Anzahl der benötigten Register erhöht, jedoch ist die An¬ steuerung der Register zur „Verwaltung" der Eingangsdatenwor- te ^x in» in _. ' etc. einfacher, da in diesem Fall jedes Ein- gangsdatenwort xi _n > Xχn _> etc. genau wk-mal hintereinander in die Registereinheit Ri geschrieben wird, und mit jedem inne¬ ren Takt weitergereicht wird. Der weitere, im obigen be¬ schriebene Verlauf des Verfahrens ändert sich durch die un¬ terschiedliche Anzahl der Register, die die Registereinheit Ri aufweist, nicht.

Ein weiteres Ausführungsbeispiel einer Schaltungsanordnung zur Mehrfachnutzung des Filters F in Richtung der Koeffizien- tenwortbreite ist in Figur 2 dargestellt und wird im folgen- den beschrieben.

Der Koeffizientenblock KBi unterscheidet sich von dem in Fi¬ gur 1 dargestellten Ausführungsbeispiel insoweit, daß nur für den ersten Koeffizientenblock KBI die erste Verzögerungsein- heit Vli vorgesehen ist. Bei den restlichen Koeffizienten¬ blöcken KBi, i ≠ 1, ist jeweils der erste Eingang ElM2i der zweiten Multiplizierereinheit M2i mit dem Ausgang AV11 der

ersten Verzögerungseinheit Vli des ersten Koeffizientenblocks KBI gekoppelt.

Weitere erste Verzögerungseinheiten Vli sind in diesem Aus¬ führungsbeispiel nicht vorgesehen.

Weiterhin unterscheidet sich das in Figur 2 beschriebene Aus¬ führungsbeispiel von den in Figur 1 beschriebenen darin, daß keine Registereinheiten Ri vorgesehen sind.

Dafür ist in jedem Koeffizientenblock KBi eine koeffizienten- block-interne Rückkopplung vorgesehen. Dies bedeutet, daß ei¬ ne zusätzliche Schaltereinheit Si vorgesehen ist, die eine erste Schalterposition SPli und eine zweite Schalterposition SP2i aufweist.

Bei einer ersten Schalterposition SPli ist der i-te Koeffizi¬ entenblock KBi, genauer gesagt der zweite Eingang E2Ali der ersten Addiereinheit Ali des i-ten Koeffizientenblocks KBi mit dem Ausgang AV3i-l der dritten Verzögerungseinheit V3i-1 eines vorangegangenen Koeffizientenblocks KBi-1 gekoppelt. In der zweiten Schalterposition SP2i iεt der i-te Koeffizienten¬ block KBi mit dem „eigenen* Ausgang AV3i der dritten Verzöge¬ rungseinheit V3i desselben Koeffizientenblocks KBi gekoppelt.

Wenn die Schaltereinheit Si genau solange in der ersten Schalterposition SPli ist, die benötigt wird zur Multiplika¬ tion des gesamten Koeffizienten ci, d. h. zur Multiplikation aller einzelnen Koeffizientenbits cj, c^ des jeweiligen Koeffizientenblocks KBi, so entspricht die „Rückkopplung" ei¬ ner koeffizientenblock-internen Summation der Teilergebnisse der Multiplikationen des jeweiligen Koeffizientenbits cj, c° mit dem Eingangswort xin-

Da in diesem Ausführungsbeispiel die Summation jeweils in den einzelnen Koeffizientenblöcken KBi stattfindet, ist es leicht

ersichtlich, daß in diesem Fall keine Gesamtaddiereinheit ac¬ cu benötigt wird und daher auch nicht vorgesehen ist.

Ein drittes Ausführungsbeispiel ist in Figur 3 angegeben.

In diesem Ausführungsbeispiel weist wiederum, wie in dem in Figur 2 dargestellten Ausführungsbeispiel nur der erste Koef¬ fizientenblock KBI die erste Verzögerungseinheit Vli auf. Al¬ le restlichen Koeffizientenblöcke KBi, i ≠ 1, weisen keine erste Verzögerungseinheit Vli auf, sondern es sind jeweils die ersten Eingänge ElM2i der zweiten Multiplizierereinheit M2i mit dem Ausgang AV11 der ersten Verzögerungseinheit Vli des ersten Koeffizientenblocks KBI gekoppelt.

Im Unterschied zu dem in Figur 2 dargestellten dritten Aus¬ führungsbeispiel, ist keine Schaltereinheit Si vorgesehen, da in diesem Ausführungsbeispiel die einzelnen Teilergebnisse wieder „weitergereicht" werden von Koeffizientenblock zu Koeffizientenblock, und schließlich in der Gesamtaddierein- heit accu zu dem Ergebniswort WR aufsummiert werden.

Es sind Registereinheiten Ri vorgesehen, die allerdings je¬ weils mit ihren Eingängen ERi mit den Ausgängen AV3i der dritten Verzögerungseinheiten V3i gekoppelt sind, und deren Ausgänge ARi jeweils mit den zweiten Eingängen E2AÜ+1 der ersten Addiereinheiten Ali+1 der jeweils folgenden Koeffizi¬ entenblöcke KBi+1 gekoppelt sind. Die Registereinheiten Ri weisen wfc/2-1 Register auf.

Wird eine Carry-Save-Addition durchgeführt, so ist eine dop¬ pelte Anzahl an Registern in jeder Registereinheit Ri vorge¬ sehen, also wk * 2 Register, ein Teil für das Übertrags-Wort und einen Teil für das Summenwort. Die Anzahl der Verzögerun¬ gen ändert sich in diesem Fall nicht. Bei Anwendung einer Carry-Save-Addition ist in der Gesamtaddiereinheit accu zur korrekten Durchführung der Addition eine Vector-Merging- Adder-Funktionalität vorzusehen.

Die Ansteuerung der einzelnen Multiplizierereinheiten mit den einzelnen Koeffizientenbits cj, c^ und die Ansteuerung der

Registereinheiten Ri ergibt sich aus den im vorigen darge- stellten Überlegungen sowie aus der Figur 3.

In Figur 4 ist eine Schaltungsanordnung zur Mehrfachnutzung deε Filters F in Richtung einer Eingangsdatenwortbreite w _m der Eingangsdatenworte xi _n dargestellt.

Ein Index j identifiziert jedes Eingangsdatenwortbit WJ ein¬ deutig und ist eine beliebige Zahl im Bereich von 1 bis m, wobei eine Zahl m die Wortbreite des Eingangsdatenwortes xi _n angibt.

Anstatt der Registereinheit Ri sind bei dieser Schaltungsan¬ dordnung eine erste Registereinheit Rli und eine zweite Regi¬ stereinheit R2i vorgesehen.

Hierbei ist ein Ausgang ARli der ersten Registereinheit Rli mit dem Eingang EVli der ersten Verzögerungseinheit Vli ge¬ koppelt. Ein Eingang ERli der ersten Registereinheit Rli ist mit einem Ausgang ARli+1 einer ersten Registereinheit Rli ei¬ nes folgenden Koeffizientenblocks KBi+1 gekoppelt.

Ein Ausgang AR2i der zweiten Registereinheit R2i ist mit ei¬ nem ersten Eingang ElMli der ersten Multiplizierereinheit Mli gekoppelt. Ein Eingang ER2i der zweiten Registereinheit R2i ist mit einem Ausgang AR2i+l einer zweiten Registereinheit R2i eines folgenden Koeffizientenblocks KBi+1 gekoppelt.

Die erste Registereinheit Rli und die zweite Registereinheit

Wj

R2ι weisen jeweils —r- - 1 Register mit einer Wortbreite von mindestens einem Bit auf

In dieser in Figur 4 dargestellten Schaltunganordnung ist wiederum die Gesamtaddiereinheit accu vorgesehen, die über ihren Eingang Eaccu mit dem Ausgang AV3n der dritten Verzöge¬ rungseinheit V3n des n-ten Koeffizientenblocks KBn gekoppelt ist.

In diesem Fall ist di .e i.nnere Taktrate um das - ^W τJ--fache grδ-

2 ßer als die „benötigte" äußere Taktrate des Filters F.

An den zweiten Eingang E2Mli der ersten Multipliziererzelle Mli und an den zweiten Eingang E2M2i der zweiten Multipli¬ ziererzelle M2i wird jeweils der gesamte Koeffizient ci des i-ten Koeffizientenblocks KBi angelegt.Somit wird in der er¬ sten Multipliziererzelle Mli der gesamte Koeffizient Ci des i-ten Koeffizientenblocks KBi mit jeweils einem Eingangswort¬ bit w- ^Q ungerader Wertigkeit multipliziert. In der zweiten

Multipliziererzelle M2i wird der gesamte Koeffizient ci des i-ten Koeffizientenblocks KBi mit jeweils einem Eingangswort¬ bit w^ gerader Wertigkeit multipliziert.

In Figur 5 ist eine Schaltungsanordnung des Filters F darge¬ stellt zur Realisierung eines in Figur 8 abstrakt dargestell¬ ten komplexwertigen Filters, bei der im Unterschied zu der in Figur 4 dargestellten Schaltungsanordnung an den zweiten Ein- gang E2MÜ der ersten Multipliziererzelle Mli und an den zweiten Eingang E2M2i der zweiten Multipliziererzelle M2i je¬ weils für wm innere Takte lang Koeffizienten von im weiteren beschriebenen Teilfilterfunktionen Hr(z) werden.

In diesem Fall werden in die erste Registereinheit Rli Bits eines ersten Eingangswortes xii _n . das mit einer ersten Teil¬ filterfunktion Hl(z) gefiltert wird, bitseriell „eingeschoben" . Somit werden die einzelnen Bits des ersten Eingangswortes xiin mit den Koeffizienten CÜ der ersten Teilfilterfunktion Hl(z) multipliziert.

In die zweite Registereinheit R2i werden in diesem Fall Bits eines zweiten Eingangswortes X2in _* das ^m it einer zweiten Teilfilterfunktion H2(z) gefiltert wird, bitseriell „eingeschoben". Somit werden die einzelnen Bits des zweiten Eingangswortes X2in ^m it den Koeffizienten C2i der zweiten Teilfilterfunktion H2(z) multipliziert.

Beide Registereinheiten weisen jeweils w _m -l Register mit min¬ destens einer Wortbreite von einem Bit auf.

In den Figuren 6 bis 8 sind unterschiedliche Anordnungen zur Verwendung der erfindungsgemäßen Schaltungsanordnungen nicht nur für die Koeffizienten einer Filterfunktion, sondern zu¬ sätzlich auch für mehrere unterschiedliche Filterfunktionen, d. h. für die Koeffizienten unterschiedlicher Teilfilterfunk¬ tionen Hr(z), wobei die Teilfilterfunktionen Hr(z) durch ei¬ nen Index r, der eine natürliche Zahl im Bereich von 1 bis s ist, eindeutig identifiziert werden.

Dieser Fall tritt dann auf, wenn nicht nur ein, sondern meh¬ rere Transversalfilter zusammen realisiert werden.

Dies sind beispielsweise Filterbänke, Polyphasenfilter, z. B. als Interpolationsfilter (vgl. Figur 6) oder Dezimierungsfil- ter (vgl. Figur 7) oder die Zusammenschaltung von beispiels¬ weise vier Filtern zu einem komplexwertigen Filter (vgl. Fi¬ gur 8) .

Diese in den Figuren dargestellten Möglichkeiten zur Zusam- menschaltung mehrerer Transversalfilter und der damit verbun¬ denen möglichen Mehrfachnutzungen der erfindungsgemäßen Schaltungsanordnungen sind selbstverständlich nicht auf die in den Figuren dargestellten Fälle für z. B. die Zusammen¬ schaltung nur zweier Filterfunktionen beschränkt.

Diese Fälle sind für den Fachmann, sofort ersichtlich, jeder¬ zeit auf beliebige Dimensionen erweiterbar, wobei bei der Er-

Weiterung die Zahl der Teilfilter, multipliziert mit — ^w k—,

2 i nn erer Ta kt gleich ist dem Verhältnis . äußererTakt

Die Grundlagen zur Zusammenschaltung mehrerer Transversalfil- ter ist z. B. in (S. Quereshi, Adaptive Equalization, Proc. of the IEEE, Vol. 73, No. 9, S. 1349 bis 1387, 1985) be¬ schrieben.

Man kann dabei nicht nur mehrere Teilfilteroperationen auf der gleichen Hardware ausführen, also mit derselben erfin¬ dungsgemäßen Schaltungsanordnung, sondern in den vorgenannten Fällen kann man sich zunutze machen, daß zwei oder auch mehr Teilfilterfunktionen Hr(z), die entweder mit den gleichen Eingangsdaten arbeiten, oder deren Ergebnisse aufaddiert wer- den, auf der gleichen Hardware nacheinander berechnet werden. Die Art der Zusammenschaltung mit jeweils einer Verzögerungs¬ einheit, die die anliegenden Daten jeweils um einen halben inneren Takt verzögert, sind in den Figuren 4 und 5 beschrie¬ ben und daraus ersichtlich.

Bei der in Figur 6 beschriebenen Schaltungsanordnung werden beispielsweise zwei Teilfilter H1(Z) und H3(Z) eines Interpo¬ lationsfilters in Polyphasenεtruktur nacheinander in w^ inne¬ ren Taktschritten auf der in Figur 9 dargestellten Schal- tungsanordnung berechnet.

In diesem Fall muß die Ansteuerung der Verzögerungseinheiten der Eingänge gegenüber der in Figur 1 dargestellten Schal¬ tungsanordnung so abgeändert werden, daß alle wfc inneren Tak- te Daten übernommen werden und die Übernahme der Daten von

Koeffizientenblock zu Koeffizientenblock um w^-l innere Takte verzögert wird. Die Koeffizientenbits ci werden, wie bisher beschrieben, ebenso in den Reihenfolgen der Wertigkeiten 0, 2, 4, ... bzw. 1, 3, 5, ... angelegt, in diesem Fall aber zu- erst für die Koeffizienten einer der beiden Teilfilter-

Übertragungsfunktionen Hl(z) und H3(z) und danach für die Koeffizienten der jeweils anderen Übertragungsfunktion.

Die Gesamtaddiereinheit accu muß nach wie vor über w^/2 Tei- lergebnisse aufsummieren und liefert alle w^/2 inneren Takte abwechselnd jeweils ein Ergebniε für jeweils eines der Teil¬ filter Hl(z) bzw. H3(z) .

Bei Polyphasenfiltern mit r Teilfilter, mit gemeinsamen Da- teneingängen lassen sich Mehrfachnutzungsfaktoren von r * wχ/2 realisieren, wenn man die Eingangsdaten alle r * wfc/2, und dabei um r * wfc/2-1 innere Takte verzögert von Koeffizi¬ entenblock zu Koeffizientenblock übernimmt. Die Gesamtad¬ diereinheit accu liefert dann r Teilergebnisse nacheinander jeweils für einen der r Teilfilter Hr(z) .

Für die Realisierung eines komplexwertigen Filters kann man die beiden Teilfilter-Übertragungsfunktionen H1(Z) und H3(Z) in der gleichen Weise auf die in Figur 8 beschriebenen Archi- tektur anwenden, wie bei dem in Figur 6 dargestellten Poly¬ phasenfilter mit zwei Teilfiltern.

Bei der Realisierung z. B. zweier Teilfilter eines Dezimie- rungsfilters in Polyphasenstruktur nacheinander in wk inneren Taktschritten, wie sie in Figur 7 dargestellt ist, gerechnet, sind gegenüber der in Figur 1 beschriebenen Architektur an¬ statt eines Verzögerungsregisters, also anstatt der Regi¬ stereinheit Ri, für die Eingangsdaten zwei Register für die Eingangsdaten pro Abgriff, also pro Tap vorgesehen.

Dabei wird jeweils wfc/2 innere Takte lang ein Eingangswort des einen und dann w]ς/2 innere Takte lang ein Eingangswort des anderen Teilfilters angelegt. Die Register übernehmen al¬ le w]ς/2 innere Takte Daten. Die Datenübernahme ist von Ab- griff zu Abgriff um w^-l innere Takte verzögert.

Bei Polyphasenfiltern mit r Teilfiltern mit getrennten Daten¬ eingängen lassen sich somit Mehrfachnutzungsfaktoren von r * w]ς/2 realisieren, wenn man die Eingangsdaten durch r Register von Abgriff zu Abgriff verzögert, wobei die Register alle wjς/2 innere Takte Daten übernehmen, und die Übernahme von

Koeffizientenblock zu Koeffizientenblock um r * wk/2~l innere Takte verzögert ist.

Die Gesamtaddiereinheit accu liefert dann je nach Ansteuerung entweder alle w^/2 inneren Takte ein Teilergebnis oder nach jeweils r * w^/2 inneren Takte die aufsummierten Teilergeb¬ nisse, wie es speziell beim Dezimierungsfilter gewünscht ist.

Für die Realisierung des komplexwertigen Filters, wie er in Figur 8 dargestellt ist, kann man beispielsweise die beiden Teilfilter-Übertragungsfunktionen H1(Z) und H2(Z) in der gleichen Weise anwenden wie bei dem Polyphasenfilter mit zwei Teilfiltern, wie er in Figur 7 dargestellt ist.

Die Verfahren zur Mehrfachnutzung des Filters F in Koeffizi- entenwortbreite weisen in jedem Koeffizientenblock KBi fol¬ gende Verfahrensschritte auf, die parallel in jedem Koeffizi¬ entenblock KBi durchgeführt werden (vgl. Figur 11).

Die einzelnen Koeffizientenbits c ^~ r und c° werden jeweils für eine Dauer eineε inneren Takteε deε Filterε F an den zweiten Eingang E2Mli der erεten Multipliziererzelle Mli bzw. den zweiten Eingang E2M2i zweiten Multipliziererzelle M2i gelegt. Die angelegten Bitε werden jeweilε mit dem Eingangswort xi _n multipliziert 3.

Hierbei werden die Koeffizientenbits c^ gerader Wertigkeit an den zweiten Eingang E2Mli der ersten Multipliziererzelle Mli gelegt 1. Die Koeffizientenbits c? ungerader Wertigkeit werden an den zweiten Eingang E2M2i zweiten Multiplizierer¬ zelle M2i gelegt, allerdings verzögert um einen halben inne-

ren Takt 2, was durch die erste Verzögerungseinheit Vli er¬ reicht wird.

Die Multiplikationen müssen für alle Koeffizientenbits durch- geführt werden 4, 6.

Die durch die Multiplikationen entstandenen Teilwörter werden in einem weiteren Schritt unter Beachtung ihrer jeweiligen Wertigkeit aufsummiert 5.

Die Summation kann auf verschiedene Arten erfolgen 15, entwe¬ der in jedem Koeffizientenblock KBi einzeln 16 (vgl. Figur 2) oder erst in der Gesamtaddierereinheit accu 17.

Nachdem ein Eingangswort komplett multipliziert wurde, wird ein neues Eingangswort bearbeitet 7.

In Figur 12 ist ein Ablaufdiagramm dargestellt, das die ein¬ zelnen Verfahrensschritte des Verfahrens zur Mehrfachnutzung des Filters F in Richtung der Eingangswortbreite beschreibt.

Hierbei werden die einzelnen Bits w|, w° des Eingangswortes ^x in jeweils mit einem „ganzen" Koeffizienten multipli¬ ziert 10.

Dafür werden die einzelnen Eingangswortbits w| gerader Wer¬ tigkeit an den Eingang EV1 der ersten Verzögerungseinheit Vli gelegt, wo sie um einen halben inneren Takt verzögert werden, und dann an dem ersten Eingang ElM2i der zweiten Multipli- ziererzelle M2i anliegen 8.

Die einzelnen Eingangswortbits w° ungerader Wertigkeit wer¬ den direkt jeweils an den ersten Eingang ElMli der ersten Multiplizierereinheit Mli gelegt 9.

Dies geschieht für alle Eingangswortbitε w| und w° des Ein¬ gangswortes xin 11, 13.

Die durch die Multiplikationen entstandenen Teilwörter werden aufsummiert 12.

Nachdem ein Eingangswort xi _n komplett gefiltert wurde, wird das Verfahren für ein weiteres Eingangswort wieder neu durch¬ geführt 14.