<実施形態1>
 本発明に係る回路保護装置を車両用の電気� ��続箱10に適用した実施形態1を図1ないし図5� �参照して説明する。本実施形態は、電源Bと� ��ランプ、オーディオ等の負荷Lとの間に配さ れて、負荷Lの通電、及び断電を制御する。

 図1に示すように、電気接続箱10は、ケー� ��11内に回路基板12を収容してなる。ケース11� ��はコネクタ13が配されている。コネクタ13に は相手側コネクタ14が嵌合可能になっている� ��相手側コネクタ14には、電線15(導電路に相� �)に接続された雌端子金具16(導電路に相当)が 収容されている。電線15は負荷Lと接続されて いる。

 回路基板12は、回路基板12に形成された保 持部17に、例えば、接着、ネジ止め等の公知� ��手法により保持されている。回路基板12に� �プリント配線技術により基板側導電路18(導� �路に相当)が形成されている。回路基板12に� �、CPU19が実装されて、基板側導電路18と接続� ��れている。また、回路基板12には、FET32(半� �体スイッチ素子に相当)が実装されて、基板� ��導電路18と接続されている。

 基板側導電路18は複数に分岐する分岐路21 を備える(図3参照)。図2に示すように、回路� �板12には、分岐路21と接続されて、スルーホ� ��ル22(導電路に相当)が形成されている。スル ーホール22内には金属製の雄タブ23(導電路に� ��当)の一方の端部が挿通されて、はんだ付け 等により接続されている。図1に示すように� �雄タブ23の他方の端部は回路基板12の板面に� ��う方向に曲げ形成されて、コネクタ13の奥� �を貫通している。雄タブ23の他方の端部はコ ネクタ13内に位置しており、上述した雌端子� ��具16と接続可能になっている。これにより� �分岐路21は負荷Lと電気的に接続される。

 図2に示すように、分岐路21のうち,スルー ホール22近傍には、他の領域よりも幅寸法が� ��さく設定された幅狭部24(易発熱部に相当)が 形成されている。この幅狭部24は、分岐路21� �おける他の領域よりも幅寸法が小さく設定� �れているので、他の領域と比べて、通電時� �発熱しやすくなっている。分岐路21のうち、 幅狭部24と、スルーホール22との間の領域に� �、PN接合を含むダイオード素子D(半導体素子� ��相当)の入力端子25が、例えばはんだ付け等� ��より電気的に且つ伝熱的に接続されている� ��なお、ダイオード素子Dが分岐路21に対して� ��熱的に接続されるとは、分岐路21からダイ� �ード素子Dに熱伝達されて、分岐路21の温度� �ダイオード素子Dの温度とが略同じになるよ� ��な状態で、ダイオード素子Dが分岐路21に接� ��されていることをいう。

 また、ダイオード素子Dは、入力端子25が� ��続された基板側導電路18(分岐路21)の表面に� ��なるように配設されている。

 ダイオード素子Dの出力端子26は、回路基� ��12上に形成されたランド27に接続されている 。ランド27は分岐路21とは異なる基板側導電� �18と接続されている。ダイオード素子Dの出� �端子26が接続された基板側導電路18は、分岐� ��21よりも幅狭に形成されており、CPU19と接続 されて、ダイオード素子Dから出力される信� �をCPU19に伝達する信号導電路28とされる。信� ��導電路28は、基板側導電路18よりも全体とし て幅狭に形成されている。

 図3に示すように、一つのダイオード素子 Dには複数(本実施形態では2つ)のダイオード29 が直列に接続されてなる。これにより、後述 する電圧降下値を増幅することができる。本 実施形態においては、ダイオード素子Dはモ� �ルドパッケージタイプである。ダイオード� �子Dは、分岐路21から信号導電路28に向かう方 向を順方向として接続される。

 次に、電気接続箱10の電気的構成につい� �説明する。図3は、電気接続箱10の電気的構� �を示すブロック図である。

 バッテリー等の電源Bは、電線15及びコネ� ��タ13を介して電気接続箱10内の基板側導電路 18に接続される。この基板側導電路18にはn個( nは自然数)のFET32が並列に接続される。この� �板側導電路18はFET32のソース30に接続される� �各FET32のドレイン31に接続された基板側導電� ��18は、複数に分岐して分岐路21を形成する。 本実施形態では、P-chタイプのFETを用いたが� �N-chタイプのFETを用いてもよい。なお、N-chタ イプのものを用いる場合は、ソース30とドレ� ��ン31とが反転する。各分岐路21は、コネクタ 13及び電線15を介して負荷Lに接続される。i番 目(iは自然数)のFET32iには、Mi個(Miは自然数)の 負荷Lが接続されている。なお、以下の説明� �おいては、部材の符号の後に、i、Mi等の符� �を付記して、これらの部材がi番目、又はMi� �目であることを示す。

 電源Bは、定電圧電源回路47を介してCPU19(� ��御手段、判断手段に相当)に接続される。CPU 19は、ROM33(記憶手段に相当)に記憶された処理 手順に従って、その処理結果をRAM34又は不揮� ��性メモリ35に記憶させながら、各構成要素� �制御する。

 また、CPU19は、詳細には図示しないが、FE T32に流れる電流を検出する検出手段から、FET 32に流れる電流値を取得する。この検出手段� ��しては、FET32に接続されるセンスMOSFET、若� �くはシャント抵抗、又はFET32のVdsを測定する 測定手段等を用いることができる。CPU19は、� ��えばデッドショートが発生して、検出手段� ��よりFET32に閾値電流を超える過電流が検出� �れた場合には、FET32にオフ指令信号を出力す る。これによりFET32が過電流により破損する� ��とを防止する。

 また、FET32は、FET32自身に流れる電流を検 知する検知手段と、この検知手段によりFET32� ��閾値を超える過電流が検知された場合に、F ET32に流れる電流を遮断する遮断手段とを備� �てもよい。

 ROM33には、負荷Lを通電及び断電するため� ��通断電処理の手順が記憶されている。また� ��ROM33には、ダイオード素子Dの入出力端子25,2 6間の電圧降下値(以下、電圧降下値ともいう) と、温度との相関を示す温度-電圧データ(デ� ��タに相当)が記憶されている。

 図5に温度-電圧データの内容の一部を示� �。ダイオード素子Dの温度が上昇すると、電� ��降下値は、直線的に減少する。このため、� ��イオード素子Dを用いることで、広い温度領 域において、ダイオード素子Dが接続された� �岐路21の正確な温度測定が可能となる。

 また、図5に示すように、同一の温度にお いて、ダイオード素子Dの入力端子25に印加さ れる電圧が8V、12V、16Vと次第に大きくなるに� ��れて、ダイオード素子Dに流れる電流が増加 するため、電圧降下値は増加する。この温度 -電圧データを用いて電圧降下値を補正する� �とで、ダイオード素子Dの入力端子25に印加� �れる電圧が変化した場合でも、分岐路21の温 度を一層正確に測定可能となる。

 不揮発性メモリ35には、i番目のFET32iのド� ��イン31に接続された分岐路21に異常があるか 否かを示す異常フラグが記憶されている。分 岐路2に異常がある場合には、異常フラグに� �1が入力され、分岐路2に異常がない場合には 0が入力される。

 CPU19は、n個のFET32に対応して、ECU等のn個� ��機器36と接続されている。また、CPU19は、n� �のFET32に対応するn個の出力ポート37を備える 。i番目の出力ポート37は、対応するi番目のFE T32iのゲート38と接続されている。CPU19は、i番 目の機器36iから、FET32iに通電するためのオン 信号を受けて、i番目の出力ポート37iから、FE T32iに対してオン指令信号を出力する。また� �CPU19は、i番目の機器36iから、FET32iに通電す� �ためのオフ信号を受けて、i番目の出力ポー� ��37iから、FET32iに対してオフ指令信号を出力� ��る。

 基板側導電路18は、n個のFET32と接続され� �ために分岐された後、FET32に接続される前の 領域においてさらに分岐され、CPU19に入力可� ��な電圧レベルに変換する電圧変換回路39を� �して、CPU19に設けられたBポート40に接続され る。Bポート40はA/D変換機能を有する。このB� �ート40は、n個のFET32に対応してn個設けられ� �いる。i番目のBポート40は、対応するFET32iの� ��ース30と接続された基板側導電路18と接続さ れている。これにより、CPU19は、FET32iのソー� ��30側の電圧を取得することができる。

 FET32のドレイン31に接続された基板側導電 路18は、ドレイン31と、ダイオード素子Dの入� ��端子25との間の位置において分岐され、電� �変換回路39を介して、CPU19に設けられたVポー ト41に接続される。Vポート41はA/D変換機能を� ��する。このVポート41は、n個のFET32に対応し� ��n個設けられている。i番目のVポート41には� �FET32iのドレイン31と接続された基板側導電路 18と接続されている。これにより、CPU19は、� �イオード素子Dの入力端子25側の電圧を取得� �ることができる。

 上述したように、複数の分岐路21には、� �れぞれ、ダイオード素子Dが電気的に且つ伝� ��的に接続されている。ダイオード素子Dは負 荷Lに対して並列に接続されている。ダイオ� �ド素子Dの下流側の端子に接続された信号導� ��路28は、接続点42で一つにまとめて接続され て、電圧変換回路39を介して、CPU19に設けら� �たVcomポート43に接続される。Vcomポート43はA/ D変換機能を有する。これにより、CPU19は、ダ イオード素子Dの出力端子26側の電圧を取得す ることができる。

 なお、本実施形態では、各Bポート40,Vポ� �ト41,Vcomポート43ごとに電圧変換回路39を設け る構成としたが、これに限られず、マルチプ レクサ等のアナログ電圧切り替えスイッチを 用いて1つのA/Dポートで検出する構成として� �よい。

 また、CPU19は、n個のFET32に対応するn個の� ��1LED44と接続され、第1LED44の点滅を制御する� ��

 例えば、電線15の絶縁被覆(図示せず)が経 年劣化したりすること等により、FET32の破損� ��防止するための閾値電流より小さく、且つ� ��常の通電時に比べて大きな電流が流れる、� ��わゆるレアショートが発生する場合がある� ��この場合、電線15に流れる電流は閾値電流� �下であるため、CPU19はFET32にオフ指令信号を� ��力しない。すると、電線15には比較的大き� �電流が流れ続ける結果、芯線(図示せず)から 発生した熱が電線15にこもり、電線15の絶縁� �覆がさらに劣化していくおそれがある。

 そこで、本実施形態においては、分岐路2 1に、ダイオード素子Dを電気的に且つ伝熱的� ��接続する構成とした。これにより、分岐路2 1の温度とダイオード素子Dの温度とを略同じ� ��することができる。この結果、ダイオード� ��子Dの入出力端子25,26間の電圧降下値の温度� ��化を検出することにより分岐路21の温度を� �出できる。

 そして、ダイオード素子Dの温度が閾値を 超えた場合には、CPU19がFET32にオフ指令信号� �出力する等の通断電処理を実行する構成と� �た。この結果、レアショート時に電線15が発 煙することを抑制できる。

 以下に、通断電処理について説明する。� ��気接続箱10では、CPU19の制御により以下に示 す通断電処理を実行する。図4は、通断電処� �の内容を示すフローチャートである。

 CPU19は、通断電処理を開始すると、1番目� ��ら順に(S101)、i番目の機器36iからオン信号が 入力されたか否かを判断する(S102)。CPU19は機� ��36iからオン信号が入力された場合には、不� ��発性メモリ35から、i番目のFET32iに対応する� ��常フラグiを取得する(S103)。異常フラグiが0� ��あった場合には(S104:NO)、CPU19はFET32iにオン� �令信号を出力する。これによりCPU19は、FET32i のソース30とドレイン31との間を通電させ、FE T32iのドレイン31に接続された複数の負荷LiM1� �いし負荷LiMiに電力を供給させる。

 続いて、S106において、CPU19は、Biポート� �ら、FET32iのソース30側の電圧を取得する。ま た、CPU19は、Viポートから、ダイオード素子Di 1ないしiMiの入力端子25側の電圧を取得する。 また、CPU19は、Vcomポート43から、ダイオード� ��子Di1ないしダイオード素子DiMiの出力端子26� ��の合成電圧を取得する。

 このとき、いずれかの導電路21でレアシ� �ートが発生していると、その導電路21の温度 が上昇する。すると、レアショートが発生し た導電路21に接続されたダイオード素子Dの温 度は、他のダイオード素子Dよりも高くなる� �これにより、電圧降下値が減少するので、� �アショートが発生した導電路21に接続された ダイオード素子Dには、他のダイオード素子D� ��りも大きな電流が流れる。このため、複数� ��ダイオード素子Dの合成電圧としては、レア ショートが発生した導電路21に接続されたダ� ��オード素子Dの電圧降下値が支配的となる。

 続いて、CPU19はROM33から温度-電圧データ� �取得する(S107)。CPU19は、ダイオード素子Dの� �出力端子25,26間の電圧降下値を算出する。そ して、CPU19は、ダイオード素子Dの入力端子25� ��印加された電圧と、温度-電圧データとに基 づいて、入出力端子25,26間の電圧降下値を補� ��する。このとき、CPU19は制御手段として機� �する。

 CPU19は、補正された電圧降下値に基づい� �、ダイオード素子Dの温度を算出する(S108)。

 CPU19は合成電圧から判断されるダイオー� �素子Dの温度が閾値を超えたか否かを判断す� ��(S109)。すなわち、CPU19は、ダイオード素子� �電圧降下値(又は補正された電圧降下値)が所 定の閾値よりも小さい場合には、ダイオード 素子Dの温度が閾値を超えたと判断する。こ� �とき、CPU19は判断手段として機能する。CPU19� ��、ダイオード素子Dの温度が閾値を超えた場 合には(S109:YES)、FET32iにオフ指令信号を出力� �る(S115)。このとき、CPU19は制御手段として機 能する。上述したように、合成電圧は、レア ショートが発生した導電路21に接続されたダ� ��オード素子Dの電圧降下値が支配的となって いる。このため、CPU19は、レアショートが発� ��した導電路21に接続されたダイオード素子D� ��温度が閾値を超えたか否かを判断すること� ��できるのである。

 続いてCPU19は不揮発性メモリ35の、i番目� �異常フラグに1を記憶させる(S116)。次にCPU19� �、i番目の第1LED44iを点灯させることで、FET32i に接続された導電路に異常が発生したことを ユーザに報知させる(S117)。

 CPU19は、n番目の機器36nに至るまで上記の� ��理を繰り返す(S113:NO、S114)。CPU19は、n番目の 機器36nについて上記の処理を実行した後(S113: YES)、再び1番目の機器36から上記の処理を繰� �返す(S101)。

 ダイオード素子Dの温度が閾値を超えない 場合には(S109:NO)、CPU19は不揮発性メモリ35の� �常フラグを0にする(S110)。

 続いてCPU19は、i番目の機器36iからFET32iに� ��するオフ信号が入力されたか否かを判断し� ��機器36iからオフ信号が入力された場合には( S111、YES)、FET32iにオフ指令信号を出力する。� ��れにより、CPU19は、FET32iに接続された負荷Li M1ないし負荷LiMiを断電させる。続いてCPU19はS 113及びS114の処理を実行し、n番目の機器36に� �るまで上記の処理を繰り返し、その後は1番� ��の機器36から再び上記の処理を繰り返す。

 なお、CPU19は、機器36iからオン信号が入� �されない場合には(S102:NO)、S113、S114を実行し 、機器36iからオン信号が入力されるまで待機 する。

 また、CPU19は、S104にて異常フラグiが1で� �った場合には(YES)、S116を実行して異常情報� �不揮発性メモリ35に書き込み、S117を実行し� �i番目の第1LED44iを点灯させる。その後の処理 は上記と同様である。

 通常、温度を検出するための素子とCPU19� �は、素子から導出される2本のリード線によ� ��接続される。本実施形態によれば、ダイオ� ��ド素子Dは、分岐路21と、CPU19に接続された� �号導電路28とに接続されている。これにより 、ダイオード素子D素子のリード線の一方を� �分岐路21で兼ねることができるから、電気接 続箱10の構成を簡素化できる。

 また、本実施形態によれば、ダイオード� ��子Dは、回路基板12に実装されて、この回路� ��板12に形成された基板側導電路18(分岐路21)� �接続されている。これにより、電気接続箱10 の構成を簡素化できる。

 また、本実施形態によれば、各FET32に対� �て複数の負荷Lが接続されている。これによ� ��、1つのFET32により複数の負荷Lに対して通電 又は断電を制御できるので、コスト低減を図 ることができる。

 また、図5に示すように、ダイオード素子 Dの入出力端子25,26間の電圧降下値は、ダイオ ード素子Dの入力端子25に印加される電圧によ り変動する。この点に鑑み、本実施形態にお いては、ROM33に電圧降下値と温度との相関を� ��す温度-電圧データが記憶される構成とした 。この温度-電圧データにより、ダイオード� �子Dの入出力端子25,26間の電圧降下値を補正� �きるので、ダイオード素子Dの入力端子25に� �加される電圧が変動した場合でも、正確な� �度測定をすることができる。

 また、図5に示すように、PN接合を含むダ� ��オード素子Dの電圧降下値は、温度に対して 比較的直線的に変化するので、広い温度領域 において正確な判断をすることができる。

 さらに、本実施形態においては、ダイオ� ��ド素子Dの近傍に幅狭部24を設けた。この幅� ��部24は他の基板側導電路18よりも発熱しやす い構成となっている。このため、例えばレア ショートが発生した場合、幅狭部24の温度は� ��の部分よりも高くなる。この幅狭部24の近� �にダイオード素子Dは配設されているから、� ��イオード素子Dは、確実にショートの発生を 検知することができる。

 また、1つのFET32に複数の負荷Lが接続され ている場合に、負荷Lに流れる過電流を検知� �ようとすると、例えば、負荷Lに直列に抵抗� ��接続し、この抵抗を流れる電流を測定する� ��とが考えられる。

 しかしながら、上記の方法によると、各� ��荷Lに対して抵抗を接続する必要がある。比 較的に大きな電流が負荷に流れる場合には、 抵抗の価格は比較的に高価なものとなる。こ のため、コストアップを招くという問題点が ある。

 また、正常時においても、負荷Lと直列に 接続された抵抗には電流が流れるので、負荷 Lに供給されるべき電力が抵抗において消費� �れてしまい、電力のロスが生じることも問� �となる。

 本実施形態においては、基板側導電路18� �重ねるようにしてダイオード素子Dを配設し� ��、温度変化に伴うダイオード素子Dの電圧降 下を測定することにより、負荷Lに流れる過� �流を検知するようになっている。これによ� �、比較的に高価な抵抗を用いる必要がない� �で、コストダウンを図ることができる。

 また、図3に示すように、ダイオード素子 Dは負荷Lに対して並列に接続されているので� ��負荷Lに供給されるべき電力のロスが抑制さ れる。

 <実施形態2>
 次に、本発明の実施形態2を図6ないし図8に� ��って説明する。本実施形態においては、図6 に示すように、各ダイオード素子Dと、接続� �42との間には、例えばFET等のスイッチ素子S� �配設されている。

 CPU19は、スイッチ素子Sに対してオン指令� ��号及びオフ指令信号を出力することで、複� ��のダイオード素子Dのいずれか一つと、CPU19� ��を選択的に接続させる。このオン指令信号� ��びオフ指令信号が、選択信号に相当する。

 また、CPU19は、全てのダイオード素子Dと� ��応して設けられた複数の第2LED46が接続され� ��いる。CPU19は、第2LED46の点滅を制御する。

 上記以外の構成については、第1実施形態 と略同様なので、同一部材については同一符 号を付し、重複する説明を省略する。

 図7は、実施形態2に係る通断電処理のメ� �ンフローチャートである。CPU19は、通断電処 理を開始すると、まず、初期処理(S201)を実行 する。

 図8に、初期処理のフローチャートを示す 。CPU19は、S221からS227の処理を実行して、全� �のスイッチ素子Sにオフ指令信号を出力する� ��これにより、CPU19は全てのスイッチ素子Sを� ��電させる。

 続いて、CPU19は図4におけるS101からS105と� �様の処理を実行する。CPU19は異常フラグが0� �あった場合には(S104:NO)、FET32iにオン指令信� �を出力する(S105)。

 続いて、CPU19は、1番目から順に(S202)、FET3 2iに接続されたスイッチ素子Sijにオン指令信� ��を出力する。これにより、ダイオード素子D ij(jは自然数)が、CPU19と選択的に接続される� �

 次にCPU19は、図4におけるS106からS107と同� �の処理を実行する。CPU19は、補正された電圧 降下値に基づいて、ダイオード素子Dijの温度 を算出する(S204)。

 CPU19はダイオード素子Dijの温度が閾値を� �えたか否かを判断する(S205)。このとき、CPU19 は判断手段として機能する。CPU19は、ダイオ� ��ド素子Dijの温度が閾値を超えた場合には(S20 5:YES)、図4におけるS115からS117と同様の処理を 実行する。

 次に、CPU19は、第2LED46ijを点灯させる。こ れにより、CPU19は、ユーザに、どのダイオー� ��素子Dijに接続された分岐路21に異常が発生� �ているかを報知させる。

 CPU19は、n番目の機器36nに至るまで上記の� ��理を繰り返す(S113:NO、S114)。CPU19は、n番目の 機器36について上記の処理を実行した後(S113:Y ES)、再び1番目の機器36から上記の処理を繰り 返す(S101)。

 ダイオード素子Dijの温度が閾値を超えな� ��場合には(S205:NO)、CPU19はスイッチ素子Sijに� �フ指令信号を出力する。これにより、CPU19は 、ダイオード素子DijとCPU19との電気的な接続� ��切断させる。

 続いて、CPU19は、上記処理を、FET32iに接� �された、スイッチ素子S11からスイッチ素子Si Miに対して実行する(S207、S208)。

 CPU19が、スイッチ素子SiMiに対して上記の� ��理を実行すると(S207:YES)、CPU19は、図4におけ るS110からS112と同様の処理を実行する。続い� ��CPU19は図4におけるS113及びS114の処理を実行� �、n番目の機器36に至るまで上記の処理を繰� �返し、その後は1番目の機器36から再び上記� �処理を繰り返す。

 なお、CPU19は、S104にて異常フラグiが1で� �った場合には(YES)、S116を実行して異常情報� �不揮発性メモリ35に書き込み、S117を実行し� �i番目の第1LED44iを点灯させる。その後の処理 は上記と同様である。

 本実施形態によれば、複数のダイオード� ��子Dijのいずれか一つをCPU19と接続し、その� �イオード素子Dijの電圧降下値が閾値よりも� �きいか否かを、順次、判断することにより� �複数の導電路21のうちいずれがレアショート したのかを判別することができる。

 <実施形態3>
 次に、本発明の実施形態3を図9及び図10を参 照しつつ説明する。本実施形態においては、 図9に示すように、各ダイオード素子Dの下流� ��の端子に接続された信号導電路28は、電圧� �換回路39を介して、CPU19に設けられたVDポー� �50に接続される。VDポート50は各ダイオード� �子Dに対応して設けられている。詳細には、i 番目のFETiの下流側であってMi番目の基板側導 電路18に接続されたダイオード素子DiMiは、VD� ��ート50iMiに接続される。各VDポート50はA/D変� ��機能を有する。これにより、CPU19は、ダイ� �ード素子Dの出力端子26側の電圧を取得する� �とができる。

 上記以外の構成については、実施形態2と 略同様なので、同一部材については同一符号 を付し、重複する説明を省略する。

 図10は、実施形態3に係る通断電処理のフ� ��ーチャートである。CPU19は、通断電処理を� �始すると、図7におけるS101からS202までと同� �の処理を実行する。CPU19は、S301において、Bi ポートから、FET32iのソース30側の電圧を取得� ��る。また、CPU19は、Viポートから、ダイオー ド素子Di1ないしダイオード素子DiMiの入力端� �25側の電圧を取得する。また、CPU19は、それ� ��れのVDポート50iMiから、ダイオード素子D11な いしダイオード素子DnMnのそれぞれの出力端� �26側の電圧を取得する。

 次に、CPU19は、図7におけるS107からS205ま� �と同様の処理を実行する。CPU19は、ダイオー ド素子Dijの温度が閾値を超えた場合には(S205: YES)、図7におけるS115からS209までと同様の処� �を実行する。

 CPU19は、n番目の機器36nに至るまで上記の� ��理を繰り返す(S113:NO、S114)。CPU19は、n番目の 機器36について上記の処理を実行した後(S113:Y ES)、再び1番目の機器36から上記の処理を繰り 返す(S101)。

 ダイオード素子Dijの温度が閾値を超えな� ��場合には(S205:NO)、CPU19は、上記処理を、FET32 iに接続された、ダイオード素子Di1からダイ� �ード素子DiMiに対して実行する(S207、S208)。

 CPU19が、ダイオード素子DiMiに対して上記� ��処理を実行すると(S207:YES)、CPU19は、図7にお けるS110からS112と同様の処理を実行する。続� ��てCPU19は図7におけるS113及びS114の処理を実� �し、n番目の機器36に至るまで上記の処理を� �り返し、その後は1番目の機器36から再び上� �の処理を繰り返す。

 本実施形態によれば、各ダイオード素子D に接続されたスイッチ素子Sを省略できる。� �れにより、一層のコストダウンを図ること� �できる。

 <他の実施形態>
 本発明は上記記述及び図面によって説明し� ��実施形態に限定されるものではなく、例え� ��次のような実施形態も本発明の技術的範囲� ��含まれる。
 (1)本実施形態では、半導体素子としてダイ� ��ード素子Dを用いる構成としたが、これに限 られず、ツェナーダイオード、トランジスタ 等、PN接合を含む半導体素子であれば、任意� ��素子を用いることができる。なお、ツェナ� ��ダイオードを用いる場合には、分岐路21か� �信号導電路28に向かう方向についてツェナー ダイオードを逆方向に接続してもよい。また 、トランジスタにおいては、例えばベース-� �ミッタ間電圧Vbeが閾値よりも大きいか否か� �判断すればよい。
 (2)本実施形態では、導電路は複数の分岐路2 1を有する構成としたが、これに限られず、1� ��の半導体スイッチ素子と、1つの負荷Lとを1� ��の導電路で接続し、この導電路に半導体素� ��を接続する構成としてもよい。
 (3)本実施形態では、ダイオード素子Dの入力 端子25に印加される電圧と、ダイオード素子D の入出力端子25,26間の電圧降下値との相関を� ��す温度-電圧データを備えるROM33を備える構� ��としたが、これに限られず、例えば、定電� ��回路によりダイオード素子Dの入力端子25に� ��加される電圧が一定に保持される場合には� ��電圧降下値の補正が不要となるので、温度- 電圧データを用いて補正しなくてもよい。

 (4)回路保護装置は、電気接続箱を含み、且� ��、より広い装置を包含するものである。回� ��保護装置については、ケース11は省略可能� �ある。本実施形態においては、本発明に係� �回路保護装置を、車両に搭載される電気接� �箱10に適用する構成を示したが、これに限ら れず、本発明に係る回路保護装置は任意の電 気回路に適用できる。
 (5)本実施形態においてはモールドパッケー� ��タイプのダイオード素子Dを用いたが、ベア チップタイプのダイオード素子Dを用いても� �い。ベアチップダイオードは、モールドパ� �ケージタイプのものに比べて外部からの熱� �吸収しやすいので好ましい。
 (6)本実施形態においては、ダイオード素子D には2つのダイオード29が備えられる構成とし たが、これに限られず、ダイオード素子Dに� �、1つ又は3つ以上のダイオード29が備えられ� ��構成としてもよい。
 (7)本実施形態においては、CPU19を判断手段� �したが、これに限られず、判断手段は、ア� �ログコンパレータにより構成してもよい。
 (8)本実施形態においては、ダイオード素子D は負荷Lに対して並列に接続される構成とし� �が、これに限られず、ダイオード素子Dを負� ��Lに対して直列に接続し、ダイオード素子D� �両端の電圧を検知するための分岐路を設け� �この分岐路をCPU19に接続する構成としてもよ い。
 (9)実施形態2におけるスイッチ素子Sとして� �、半導体リレー、機械式リレー等、必要に� �じて任意のスイッチ素子を用いることがで� �る。