SCHALTUNGSAUFBAU ZUR ANSTEUERUNG EINES JFET - BAUTEILS

Die Erfindung betrifft einen Aufbau zur Ansteuerung eines JFET-Bauteils sowie ein JFET-Bauteil mit einer integrierten Ansteuerung .

Unipolare Feldeffekttransistoren wie JFETs (junction field effect transistors) und SITs (static induction transistors) mit kurzem Kanal und extrem hoher Dynamik werden zunehmend in Hochspannungs- und Hochleistungsanwendung eingesetzt. Spe ^¬ ziell SiC-JFETs (siliziumkarbidbasierte JFETs) erfahren einen zunehmenden Einsatz in der Hochspannungstransformation.

Klassische JFETs sind stets selbstleitend, leiten also bei spannungsfreiem Gate den Strom zwischen Source-Anschluss und Drain-Anschluss . In manchen Anwendungen ist das problema ^¬ tisch, vor allem aus Sicherheitsgründen. Bei Situationen, in denen das Gate-Signal nicht vorhanden ist, beispielsweise beim Anschalten und Abschalten eines Geräts, aber vor allem bei Gerätefehlern ist die Verwendung von selbstsperrenden Schaltern kaum zu umgehen. Eine bekannte Lösung ist die Kaskodenschaltung . Allerdings kann diese Schaltung Probleme bei der Ansteuerung des Gates des Schalters erzeugen. Eine weitere Lösung ist aus der DE 10 2006 029 928 B3 bekannt. Bei der dortigen Schaltung wird der sich ergebende Transistor allerdings mit vier Pins betrieben, d.h. seine Ansteuerung entspricht nicht der „normalen" Ansteuerung eines Transistors mit drei Pins für Gate-, Drain- und Source-Anschluss.

Es ist Aufgabe der vorliegenden Erfindung, einen Aufbau zur Ansteuerung eines JFET-Bauteils anzugeben. Diese Aufgabe wird durch eine Anordnung mit den Merkmalen von Anspruch 1 gelöst. Die erfindungsgemäße Sperrschicht-Feldeffekttransistor- Anordnung umfasst

- einem ersten Knoten, der als Drain-Anschluss der Anordnung verwendbar ist,

- einem zweiten Knoten, der als Source-Anschluss der Anord ^¬ nung verwendbar ist,

- einem dritten Knoten, der als Gate-Anschluss der Anordnung verwendbar ist,

- einem vierten Knoten,

umfassend

- einen Sperrschicht-Feldeffekttransistor, dessen Drain- Anschluss mit dem ersten Knoten verbunden ist,

- einen weiteren Feldeffekttransistor in Serienschaltung zum Sperrschicht-Feldeffekttransistor, wobei der Source-Anschluss des weiteren Feldeffekttransistors mit dem zweiten Knoten verbunden ist,

- eine erste Diode, die zwischen dem zweiten und vierten Kno ^¬ ten angeordnet ist,

- eine zweite Diode, die zwischen dem vierten Knoten und dem Gate-Anschluss des weiteren Feldeffekttransistors angeordnet ist,

- einen Kondensator, der zwischen dem vierten Knoten und dem dritten Knoten angeordnet ist, Die Knoten sind Schaltungsknoten der Sperrschicht- Feldeffekttransistor-Anordnung, die sich jeweils auf einem elektrischen Potential befinden. Die Knoten können auch elektrische Leiterabschnitte umfassen, sofern die elektri ^¬ schen Widerstände dieser Leiterabschnitte vernachlässigbar sind.

Die Sperrschicht-Feldeffekttransistor-Anordnung bildet zusammengenommen vorteilhaft ein Bauteil, das wie ein Transistor angeschlossen und verwendet werden kann; dabei bildet der erste Knoten den Drain-Anschluss dieses Transistors, der zweite Knoten den Source-Anschluss dieses Transistors und der dritte Knoten den Gate-Anschluss. Das Bauteil basiert auf ei ^¬ nem Sperrschicht-Feldeffekttransistor, agiert dabei aber vor- teilhaft - im Gegensatz zum eigentlichen Sperrschicht- Feldeffekttransistor - selbstsperrend.

Bevorzugt ist der weitere Feldeffekttransistor ein MOSFET ist. Weiterhin kann vorteilhaft zwischen dem Gate-Anschluss des weiteren Feldeffekttransistors und dem zweiten Knoten ei ^¬ ne Parallelschaltung aus einem Widerstand und einem zweiten Kondensator angeordnet sein. Der Widerstand ermöglicht vor ^¬ teilhaft ein schnelles Entladen der Gate-Kapazität des weite- ren Feldeffekttransistors.

Ein bevorzugtes, jedoch keinesfalls einschränkendes Ausfüh ^¬ rungsbeispiel für die Erfindung wird nunmehr anhand der Figur näher erläutert. Dabei sind die Merkmale schematisiert darge- stellt. Figur 1 zeigt eine beispielhafte Sperrschicht- Feldeffekttransistor-Anordnung 100. Diese umfasst einen ersten bis vierten Knoten 101...104. Dabei stellen der erste bis dritte Knoten 101...103 Verbindungen nach außen dar. Der erste Knoten 101 ist als Drain-Anschluss der Sperrschicht- Feldeffekttransistor-Anordnung 100 verwendbar, der zweite Knoten 102 als Source-Anschluss der Sperrschicht- Feldeffekttransistor-Anordnung 100 und der dritte Knoten 103 als Gate-Anschluss. Die Beschaltung ist in Figur mit einer beispielhaften allgemeinen Spannungsquelle 200, einer Last 220, die mit der Span ^¬ nungsquelle 200 und dem ersten Knoten 101 verbunden ist, und einer Steuerspannungsquelle 210 dargestellt. Die Steuerspan ^¬ nungsquelle 210 ist mit dem dritten Knoten 103, also mit dem Gate-Anschluss der Feldeffekttransistor-Anordnung 100 verbunden .

Intern umfasst die Feldeffekttransistor-Anordnung 100 einen SiC-basierten Vertical-Junction FET (VJFET) 10. Dieser ist auf Seiten seines Drain-Anschlusses mit dem ersten Knoten 101 verbunden. Seitens des Source-Anschlusses ist der FET 10 mit dem Drain-Anschluss eines MOSFET 20 verbunden. Der Source- Anschluss des MOSFET 20 wiederum ist mit dem zweiten Knoten 102 verbunden, der den Source-Anschluss der Feldeffekttransistor-Anordnung 100 darstellt.

Der Gate-Anschluss des FET 10 ist direkt mit dem dritten Kno- ten 103 verbunden. Zwischen dem dritten Knoten 103 und dem vierten Knoten ist ein Kondensator 30 angeordnet. Zwischen dem vierten Knoten 104 und dem zweiten Knoten 102 ist eine erste Diode 40 angeordnet, sperrend aus Sicht des vierten Knoten. Zwischen dem vierten Knoten 104 und dem Gate- Anschluss des MOSFET 20 ist eine zweite Diode 50 angeordnet, sperrend aus Sicht des Gate-Anschlusses des MOSFET 20. Zwi ^¬ schen dem Gate-Anschluss des MOSFET 20 und dem zweiten Knoten 102 ist eine Parallelschaltung aus einem Widerstand 60 und einem Kondensator 70 angeordnet. Der Widerstand ermöglicht vorteilhaft ein schnelles Entladen der Gate-Kapazität des MOSFET 20.

Die Steuerspannungsquelle 210 ist eine Pulsspannungsquelle, die eine getaktete Spannung für zumindest eine begrenzte Zeitspanne liefert. Aus der Pulsspannung wird über den Kon ^¬ densator 30 Energie zum Einschalten des MOSFET 20 bezogen. Nach einigen Zyklen der Pulsspannung ist die Spannung am Gate des MOSFET 20 auf das nötige Schwellniveau angestiegen und der MOSFET 20 wird und bleibt danach leitend. Danach arbeitet Sperrschicht-Feldeffekttransistor-Anordnung 100 im Wesentlichen wie der einzelne FET 10. Bei einem Ausfall der Pulsspannungsquelle oder Abschalten der Pulsspannung fällt die Spannung am Gate des MOSFET 20 wieder zurück auf Null und der MOSFET 20 schaltet ab. Dadurch wird vorteilhaft die selbst- sperrende Eigenschaft der gesamten Sperrschicht- Feldeffekttransistor-Anordnung 100 erreicht.

Vorteilhaft verhält sich die Feldeffekttransistor-Anordnung 100 weitgehend wie der FET 10, wobei jedoch bei Ausfall der Steuerspannung am Gate, d.h. bei spannungsfreiem Gate eine Stromleitung zwischen dem Drain-Anschluss , d.h. dem ersten Knoten 101 und Source-Anschluss, d.h. dem zweiten Knoten 102 unterbunden wird. Mit anderen Worten verhält sich die Feldef- fekttransistor-Anordnung 100 vorteilhaft wie ein selbstsperrender („normally-off" ) Transistor.