Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
CIRCUIT FOR SWITCHING OFF AND LIMITING THE VOLTAGE OF TRANSISTOR CONTROL SYSTEMS
Document Type and Number:
WIPO Patent Application WO/2019/105733
Kind Code:
A1
Abstract:
The invention relates to a circuit (1) for limiting the voltage of, and switching off a gate of an FET with a control logic (10) and a switch-off logic (20). According to the invention, the circuit has a stop and protection device (60) which is provided both in order to limit voltage and to switch off a gate.

Inventors:
WANNER, Martin (Reinhardstr. 26/5, Gaertringen, 71116, DE)
GUEL, Erdal (Karlsruher Allee 13, Ludwigsburg, 71636, DE)
Application Number:
EP2018/081146
Publication Date:
June 06, 2019
Filing Date:
November 14, 2018
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
ROBERT BOSCH GMBH (Postfach 30 02 20, Stuttgart, 70442, DE)
International Classes:
H01L27/02; H02H9/04; H03K17/0812
Foreign References:
GB2429348A2007-02-21
Other References:
None
Download PDF:
Claims:
Ansprüche

1. Schaltung (1) zur Spannungsbegrenzung und zur Abschaltung eines Gates

eines FETs mit einer Ansteuerlogik (10) und einer Abschaltlogik (20), dadurch gekennzeichnet, dass die Schaltung eine Stopp- und Schutzeinrichtung (60) aufweist, die sowohl zur Spannungsbegrenzung als auch zur Abschaltung eines Gates vorgesehen ist.

2. Schaltung (1) nach Anspruch 1, dadurch gekennzeichnet, dass die

Abschaltung von TI über die Bauelemente R4 und Q6 und/oder Ql erfolgt, wobei der Strom bei Abschaltung über D6 und/oder Q3 und/oder Q5 abfließt.

3. Schaltung (1) nach Anspruch 1, dadurch gekennzeichnet, dass die

Abschaltung von T2 über die Bauelemente Q2 und R8 erfolgt, wobei der

Strom bei Abschaltung über D5 und/oder Q3 sowie und/oder Q5 abfließt.

4. Schaltung (1) nach Anspruch 1, dadurch gekennzeichnet, dass bei einer

Überspannung die Gate-Spannungen UGatel und UGate2 an den Transistoren TI und T2 auf einen maximalen Wert begrenzt werden, wobei der maximale Wert unterhalb der maximal zulässigen Spannungen der Gates von TI und T2 liegt, welcher hauptsächlich durch die Spannungsbegrenzung des Bauteils D7 dargestellt wird.

Description:
Beschreibung

Titel

Schaltung zur Abschaltung sowie zur Spannungsbegrenzung für Transistor-

Ansteuerungen

Die Erfindung betrifft eine Schaltung zur Abschaltung sowie zur

Spannungsbegrenzung für Transistor- Ansteuerungen.

Stand der Technik

Für sicherheitskritische Steller in einem Fahrzeug ist es notwendig,

Abschaltpfade in dem entsprechenden Steuergerät zu haben, um trotz

Steuergerätedefekten diese sicherheitskritischen Steller in einen sicheren Zustand zu führen, welches häufig über ein Abschalten der Endstufe erreicht wird. Entsprechende Steller werden meistens über integrierte Schaltkreise (ASICs) angesteuert, welche einen Anschluss zu einem Abschaltpfad besitzen. Ist der verwendete Schalter beispielsweise ein diskreter Feldeffekt Transistor (FET) oder ein Bipolar Transistor, kann die Verknüpfung zum Abschaltpfad z.B. über das ansteuernde ASIC und dessen verknüpfte Sicherheitsfunktionen erfolgen. Falls ein integrierter Baustein oder ASIC mit Sicherheitsfunktionen nicht zur Verfügung steht, muss die Verknüpfung zum Abschaltpfad separat oder sogar zusätzlich separat und diskret erfolgen. Dabei ist zu beachten, dass selbst im Fehlerfall der angesteuerte diskrete Schalter selbst nicht überlastet werden darf. Ist dies z.B. ein FET, darf im Fehlerfall die Gate-Spannung des FETs nicht über den zulässigen Bereich ansteigen. Eine diskrete Schaltung, welche die Kombination aus Spannungsbegrenzung für die Gates der FETs sowie gleichzeitig dessen Verknüpfung zum Abschaltpfad darstellen kann, wäre wünschenswert um kostenoptimal zu bleiben. Offenbarung der Erfindung

Bei der vorliegenden Erfindung sind die Ansteuerungen der Gates der FETs unterbrechbar. Gleichzeitig wird auch die Spannung an den Gates begrenzt. Die Anzahl der Bauelemente ist bezüglich der Funktion sehr gering und damit kostengünstig.

Zeichnungen

Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.

Figur 1 zeigt eine grundsätzliche Zusammenschaltung der erfindungsgemäßen Schaltung.

Figur 2 zeigt eine Schaltungsskizze der erfindungsgemäßen Schaltung.

Beschreibung

Figur 1 zeigt eine Schaltung 1 mit einer Ansteuerlogik 10. Die Ansteuerlogik 10 kann beispielsweise durch einen Integrierten Schaltkreis (ASIC) realisiert sein.

Eine Abschaltlogik 20 weist eine Überwachung bestimmter Parameter auf, beispielsweise eine Spannung, einen Strom, eine Temperatur oder dergleichen. Ist einer dieser Parameter nicht im Soll-Bereich, wird ein Abschaltvorgang eingeleitet. Ein Highside Schalter 30 schaltet die positive Versorgungsspannung. Die Versorgungsspannung beträgt im vorliegenden Fall 24V. Dieser Wert schließt keine Versorgungsspannngsschwankungen in einem tolerierbaren Bereich mit ein. Ein Lowside Schalter 40 schaltet die negative

Versorgungsspannung. Im Ausführungsbeispiel wird gegen Masse geschaltet. Ein Aktor 50 stellt hier die Last dar. Der Aktor kann beispielsweise eine

Magnetspule sein, welcher ein hydraulisches Ventil betätigt. Eine Stopp- und Schutzeinrichtung 60 begrenzt auch die Ansteuerspannung von 40, wenn 40 als FET ausgeführt ist und sollte die Ansteuerlogik ausfallen. Figur 2 zeigt eine Schaltung 1 zur Spannungsbegrenzung, aber auch zur Sicherheitsabschaltung einer Endstufe.

UBRN24V stellt die Versorgungsspannung dar. Die Versorgungsspannung beträgt beispielsweise 24V. Der Wert schließt keine

Versorgungsspannngsschwankungen in einem tolerierbaren Bereich mit ein. Zwei Highside Schalter sind als rote Blöcke dargestellt. Sie schalten die positive Versorgungsspannung. Zwei Lowside Schalter sind als grüne Blöcke dargestellt. Der erste Low Side Schalter wird im Ausführungsbeispiel nach Figur 2 durch den Transistor TI zusammen mit der Diode D2 dargestellt. Der zweite Lowside Schalter wird als weitere Realisierungsvariante im Ausführungsbeispiel nach Figur 2 durch den Transistor T2 zusammen mit der Diode D3 dargestellt.

Eine externe Last ist als zwei blaue Blöcke und im Ausführungsbeipiel durch die zwei Induktivitäten extjoadl und ext_Load2 dargestellt.

Eine Funktion„abschaltbaren Endstufe“ (ABE) ist im Ausführungsbeipiel der Abschaltpfad. Im Fall, dass kein Fehler vorliegt, liegt das Potential an ABE beispielsweise zwischen 4,5 und 5,5 V. Q4 ist leitend.

D7 begrenzt die Spannung am Punkt 7 im Ausführungsbeispiel auf 6,2V. Das Potential am Punkt 6 beträgt in dem Fall 6,7 V und die Spannung am Punkt 2 beträgt maximal 6 V.

Im Normalbetrieb erfolgt das Einschalten der FETs über RI, R5, R2, R6, danach über die Basis- Emitter- Strecke der Ql und Q2, danach über R3, und R7. Im Normalbetrieb erfolgt das Abschalten der FETs durch G_LSx über RI, R5, dann über R2, Dl, danach über die Basis- Emitter- Strecke von Q6 bzw. R7 auf die Gates der FETs. R4, R8 helfen zudem beim Abschalten, indem die Ladung auf dem Gate der FETs über den Widerstand zusätzlich entladen wird. D2 und D3 dienen im vorliegenden Fall dem Freilauf für die extern angeschlossenen Lasten (ext_Loadl & ext_Load2) an TI und T2.

Im Fehlerfall ist das Potential an ABE Null. Q4 ist in dem Fall gesperrt und Q3 ist über RIO und Rll eingeschaltet. Somit können Ql und Q2 nicht mehr eingeschaltet werden, weil hierfür die erforderliche Spannung/der erforderliche Strom dazu fehlt. Das Potential am Punkt 7 wird auf Null gezogen. Der Transsitor Q2 leitet nicht mehr, sodass das Potential über R8 an GLS2 auf Null gezogen wird. Das Gate von T2 wird also über den passiven Widerstand R8 entladen, sodaß T2 abgeschaltet wird. Bei TI wird sowohl über den passiven Widerstand R2 entladen, als auch aktiv über den Transistor Q6.

Da der Steuerstrom (Emitter- Basis-Strecke)von Q6 von GLS1 über Q6, danach über D6 über den aktiv geschalteten Q3 gegen Masse (GND) abfließt, wird effektiv GLS1 auch über den Laststrom von Q6 (Emitter- Kollekor-Strecke) kurzgeschlossen, also entladen. Ql bleibt dabei inaktiv. Damit sind beide Lowside Schalter TI und T2 nicht mehr ansteuerbar von G_LS1 und G_LS2 aus. R15 ist für das definierten Abschalten von Q4 zuständig, R12 für das definierte Abschalten von Q3, sowie R17 für das definierte Abschalten von Q5 zuständig.

RI, R3 sowie R5, R7 dienen als Strombegrenzung für G_LSx zu den Gates der FETs. R2 & R6 dient als Basis-Widerstand für die Transistoren Ql & Q2.

Gleiches gilt für R13, welches der Basis-Widerstand für Q4 ist, Rll für Q3, R16 für Q5.

Der Strom fließt bei Abschaltung über die Dioden D5 und D6 nach Q3 oder Q5 ab. C2 und C4 stabilisieren die Spannungen an den Gates der FETs.

Beim Abschalten wird C4 über die Widerstände entladen. R9 dient der

Strombegrenzung für die Spannungsbegrenzung (hier Z-Diode) D7, wobei R9 auch als Konstantstromquelle realisiert sein kann.




 
Previous Patent: VEHICLE DOOR AND VEHICLE

Next Patent: COMBINATIONS OF COPANLISIB