Die Erfindung bezieht sich auf eine Schaltungsanordnung mit Einzelelektron-Bauelementen, die unter anderem als Logik- schaltung geeignet ist.

Integrierte Schaltungsanordnungen für Logikanwendungen werden derzeit hauptsächlich in CMOS-Technologie realisiert. Bei fortschreitender Bauelemente-Verkleinerung wird diese her- kömmliche CMOS-Technologie an ihre Grenzen stoßen.

Im Hinblick auf eine weitere Miniaturisierung sind sogenannte Einzelelektron-Bauelemente vorgeschlagen worden, in denen Schaltvorgänge mit einzelnen Elektronen realisiert werden.

Eine Untersuchung über derartige Einzelelektron-Bauelemente ist zum Beispiel aus W. Rösner et al, Microelectronic Engi- neering, Bd. 27,1995, Seiten 55 bis 58, bekannt. Einzelelek- tron-Bauelemente umfassen Tunnelelemente, die über Tunnelkon- takte mit benachbarten Anschlüssen verbunden sind. Ladungs- übertritte über diese Tunnelkontakte erfolgen sowohl über den quantenmechanischen Tunneleffekt als auch durch einfache thermische Überwindung einer Potentialbarriere, wobei diese Ladungsübertritte hinreichend selten auftreten. Die Tunnele- lemente sind zum Beispiel als kleine leitfähige Inseln reali- siert, die von einer isolierenden Struktur umgeben sind. Wird an die beiden Anschlüsse eine Spannung U angelegt, für die die Bedingungen für Coulomb-Blockade erfüllt ist, das heißt für deren Betrag IUI < e/(2C) gilt, so kann sich die Ladung des Tunnelelementes aufgrund der Potentialverhältnisse nicht kT e verändern, sofern für die thermische Energie- « 2 gilt.

Dabei ist k die Stefan Boltzmann-Konstante, T die Temperatur, e die Elektronenladung, C die Kapazität des Tunnelelementes.

Bei Anlegen einer höheren Spannung können Elektronen über ei- nen der Tunnelkontakte auf das Tunnelelement fließen. Diese Einzelelektron-Bauelemente werden so betrieben, daß jeweils ein Übertritt einzelner Elektronen erfolgt.

Durch Ansteuerung des Tunnelelementes über eine Gateelektro- de, die das Tunnelelement kapazitiv beeinflußt, ohne daß es im Betriebsspannungsbereich zu Tunnelübergängen käme, ist es möglich, die Coulomb-Blockade aufzuheben. Sofern an der Ga- teelektrode eine geeignete elektrische Ladung wirksam ist, weist das Einzelelektron-Bauelement eine in etwa lineare, durch den Nullpunkt gehende Stromspannungskennlinie auf. Ein derartiges gategesteuertes Einzelelektron-Bauelement wird in der Literatur als Einzelelektron-Transistor bezeichnet.

Der Erfindung liegt das Problem zugrunde, eine Schaltungsan- ordnung mit Einzelelektron-Bauelementen anzugeben, die unter anderem als Logikschaltung geeignet ist. Darüber hinaus soll ein Betriebsverfahren für eine derartige Schaltungsanordnung angegeben werden.

Dieses Problem wird erfindungsgemäß gelöst durch eine Schal- tungsanordnung nach Anspruch 1 sowie ein Verfahren zu deren Betrieb nach Anspruch 7. Weitere Ausgestaltungen der Erfin- dung gehen aus den Unteransprüchen hervor.

Die Schaltungsanordnung weist mindestens einen Schaltungs- block mit einem ersten Einzelelektron-Transistor, einem zwei- ten Einzelelektron-Transistor, einem dritten Einzelelektron- Transistor, einem vierten Einzelelektron-Transistor und einem fünften Einzelelektron-Transistor auf. Dabei sind der erste Einzelelektron-Transistor, der zweite Einzelelektron- Transistor und der dritte Einzelelektron-Transistor in Reihe zwischen einen ersten Hauptknoten und einen Ausgang geschal- tet. Zwischen dem ersten Einzelelektron-Transistor und dem zweiten Einzelelektron-Transistor ist dabei ein zweiter

Hauptknoten und zwischen dem zweiten Einzelelektron- Transistor und dem dritten Einzelelektron-Transistor ein dritter Hauptknoten vorgesehen.

Der vierte Einzelelektron-Transistor ist zwischen den zweiten Hauptknoten und einen ersten Versorgungsspannungsanschluß und der fünfte Einzelelektron-Transistor zwischen den dritten Hauptknoten und den ersten Versorgungsspannungsanschluß ge- schaltet. Der zweite Hauptknoten ist dabei kapazitiv mit ei- nem zweiten Versorgungsspannungsanschluß und der dritte Hauptknoten kapazitiv mit einem dritten Versorgungsspannungs- anschluß verbunden.

Die Gateelektrode des ersten Einzelelektron-Transistors ist mit einem ersten Steuerspannungsanschluß, die Gateelektrode des zweiten Einzelelektron-Transistors mit einem zweiten Steuerspannungsanschluß und die Gateelektrode des dritten Einzelelektron-Transistors mit einem dritten Steuerspannungs- anschluß verbunden. Die Gateelektrode des vierten Einzelelek- tron-Transistors ist mit dem ersten Hauptknoten und die Ga- teelektrode des fünften Einzelelektron-Transistors ist mit dem zweiten Hauptknoten verbunden. Der erste Hauptknoten ist kapazitiv zwischen einen vierten Versorgungsspannungsanschluß und einen fünften Versorgungsspannungsanschluß geschaltet, wobei sich der erste Versorgungsspannungsanschluß von dem fünften Versorgungsspannungsanschluß unterscheidet.

Die Einzelelektron-Transistoren weisen jeweils ein Tunnelele- ment auf, das über zwei Tunnelkontakte mit Anschlüssen ver- bunden ist und das über eine Gateelektrode kapazitiv beein- flußbar ist. Da die Höhe der Potentialbarriere zwischen den beiden Anschlüssen abhängig von der an der Gateelektrode vorhandenen Ladungsmenge ist und da an der Gateelektrode des vierten Einzelelektron-Transistors eine auf dem ersten Haupt- knoten befindliche Ladung und an der Gateelektrode des fünf- ten Einzelelektron-Transistors eine auf dem zweiten Hauptkno- ten befindliche Ladung wirksam sind, lassen sich mit Hilfe

dieser Schaltungsanordnung logische Verknüpfungen zwischen Signalladungen, die sich auf dem ersten Hauptknoten, dem zweiten Hauptknoten und dem dritten Hauptknoten befinden und die logische Daten darstellen, realisieren. Dazu werden La- dungsträger, die dem entsprechenden logischen Wert zugeordnet werden, auf den ersten Hauptknoten, den zweiten Hauptknoten und/oder den dritten Hauptknoten aufgebracht. Zum Beispiel wird dem logischen Wert Eins ein Elektron und dem logischen Wert Null kein Elektron zugeordnet.

Über die Tunnelkontakte der Einzelelektron-Transistoren kön- nen LadungsÜbertritte sowohl durch quantenmechanischen Tunne- leffekt als auch durch hinreichend seltene thermische Über- windung einer Potentialbarriere erfolgen. Ist der Tunnelwi- derstand der Tunnelkontakte RT > RK = h/e2 ; 26 kQ wobei RK der Klitzing-Widerstand, h das Planck'sche Wirkungsquantum und e eine Elektronenladung ist, so sind die Ladungsträger auf einer der Seiten der Potentialbarriere lokalisiert und die Mehrzahl der Ladungsübertritte über die Potentialbarriere erfolgt durch Elementarprozesse. Vorzugsweise ist der Tunnel- widerstand der Tunnelkontakte jeweils > 100 kQ.

Als Tunnelelemente kommen alle Strukturen in Betracht, die einen elektrisch leitfähigen Bereich umfassen und die über eine Isolationsstruktur gegenüber benachbarten elektrisch leitfähigen Bereichen isoliert sind. Über die Isolations- struktur sind die elektrisch leitfähigen Bereiche durch Tun- nelkontakte verbunden. Als Tunnelelement sind insbesondere Strukturen geeignet, die einen leitfähigen Kern und eine den leitfähigen Kern umgebende isolierende Hülle umfassen. Der Durchmesser des Tunnelelementes liegt dabei vorzugsweise zwi- schen 1 und 10 nm. Die Kapazität der Tunnelelemente ist in diesem Größenbereich so klein, daß die Schaltungsanordnung im Raumtemperaturbereich funktioniert. Insbesondere sind als Tunnelelemente Metallcluster mit organischen Liganden als isolierender Hülle, wie sie aus DE 42 12 220 A1 bekannt sind, oder Fullerene mit eingeschlossenem Metallkern geeignet.

Desweiteren sind als Tunnelelemente lithographisch struktu- rierte Metallschichten geeignet, wobei die Tunnelkontakte durch oxidation einer solchen Metallschicht und nachfolgende Abscheidung und Strukturierung einer weiteren Metallschicht entstehen. Ferner sind als Tunnelelemente Delta-dotierte III- V Halbleiter geeignet. Im Rahmen einer molekularen Elektronik sind als Tunnelelemente auch Abschnitte einzelner Moleküle geeignet, die abhängig von ihrer Vorgeschichte unterschiedli- che Ladungen rragen können. Der Ladungsübertritt zwischen solchen umladbaren Molekülabschnitten erfolgt entlang chemi- scher Bindungen.

Mit der Schaltungsanordnung lassen sich insbesondere eine OR- Verknüpfung, eine AND-Verknüpfung und eine XOR-Verknüpfung realisieren. Darüber hinaus ist die Schaltungsanordnung ge- eignet zur Addition von Werten, die auf dem ersten Hauptkno- ten, dem zweiten Hauptknoten und/oder dem dritten Hauptknoten gespeichert werden. Da die Schaltungsanordnung zur Addition von drei einstelligen Binärzahlen geeignet ist, stellt sie einen Volladdierer dar. Durch Vorsehen mehrerer Schaltungs- blöcke, die i : r : wesentlichen gleich aufgebaut sind wie der erstgenannte Schaltungsblock, und in denen jeweils der Aus- gang des einer mit dem ersten Hauptknoten des benachbarten Schaltungsblocks verbunden ist, läßt sich ein Addierer für Binärzahlen beliebiger Länge aufbauen.

Die Verbindunc zwischen dem zweiten Hauptknoten und dem zwei- ten Versorgungsspannungsanschluß bzw. dem dritten Hauptknoten und dem dritten Versorgungsspannungsanschluß erfolgt zum Bei- spiel über einen Kondensator. Alternativ kann diese Verbin- dung durch ei-anderes kapazitives Element, zum Beispiel ein Einzelelektron-Bauelement oder einen Einzelelektron-Tran- sistor realisiert werden.

Vorzugsweise ist in dem Schaltungsblock ein sechster Einzele- lektron-Trans=stor vorgesehen, der zwischen den ersten Haupt-

knoten und den fünften Versorgungsspannungsanschluß geschal- tet ist. In dieser Anordnung läßt sich über den sechsten Ein- zelelektron-Transistor der erste Hauptknoten beladen. Die auf den ersten Hauptknoten fließende Ladung ist dabei abhängig von der an der Gateelektrode des sechsten Einzelelektron- Transistors wirksamen Ladung und der an dem fünften Versor- gungsspannungsanschluß wirksamen Ladung. Über den sechsten Einzelelektron-Transistor ist somit eine logische Verknüpfung zwischen der an der Gateelektrode des sechsten Einzelelek- tron-Transistors wirksamen Ladung und der am fünften Versor- gungsspannungsanschluß wirksamen Ladung möglich. Mit anderen Worten : in dieser Ausgestaltung wird der erste Hauptknoten mit dem Ergebnis der Verknüpfung zwischen zwei Werten, deren zugehörige Ladungen an der Gateelektrode des sechsten Einze- lelektron-Transistors bzw. am fünften Versorgungsspannungsan- schluß wirksam sind, beaufschlagt.

Vorzugsweise wird die Gateelektrode des sechsten Einzelelek- tron-Transistors kapazitiv mit dem ersten Versorgungsspan- nungsanschluß verbunden. In diesem Fall kann an der Gateelek- trode des sechsten Einzelelektron-Transistors eine Ladung, und somit ein logischer Wert, fest gespeichert werden.

Die Verbindung zwischen der Gateelektrode des sechsten Einze- lelektron-Transistors und dem ersten Versorgungsspannungsan- schluß bzw. zwischen dem ersten Hauptknoten und dem vierten Versorgungsspannungsanschluß erfolgt zum Beispiel über je- weils einen Kondensator oder ein anderes kapazitives Element.

Gemäß einer Ausgestaltung der Erfindung sind mehrere Schal- tungsblöcke vorgesehen, die wie der erstgenannte Schaltungs- block aufgebaut sind und die in Reihe verschaltet sind, so daß der Ausgang eines der Schaltungsblöcke mit dem ersten Hauptknoten des benachbarten Schaltungsblocks verbunden ist.

Diese Ausgestaltung der Schaltungsanordnung ist als Vollad- dierer geeignet, wobei die entsprechenden Stellen zweier zu addierender Binärzahlen jeweils auf den ersten Hauptknoten

bzw. den zweiten Hauptknoten eines der Schaltungsblöcke auf- gebracht werden. Zur Addition zweier Binärzahlen mit maximal n-Stellen sind dabei n-Schaltungsblöcke erforderlich. Zur Ad- dition von Binärzahlen ist es ausreichend, wenn die Schal- tungsblöcke jeweils fünf Einzelelektron-Transistoren aufwei- sen.

Weisen die Schaltungsblöcke sechs Einzelelektron-Transistoren auf, so ist diese Ausgestaltung der Erfindung für einen Mul- tiplizierer von Binärzahlen geeignet. Zur Multiplikation zweier Binärzahlen mit maximal n Stellen sind n Schaltungs- blöcke erforderlich. Zur Multiplikation einer ersten Binär- zahl mit einer zweiten Binärzahl werden die Stellen der er- sten Binärzahl jeweils am Gate des sechsten Einzelelektron- Transistors gespeichert. Die Stellen der zweiten Binärzahl werden seriell auf den fünften Versorgungsspannungsanschluß gelegt. Der erste Hauptknoten wird dann durch die Verknüpfung mit Hilfe des sechsten Einzelelektron-Transistors mit einer Signalladung beaufschlagt, die dem Produkt der beiden jewei- ligen Stellen der ersten Binärzahl und der zweiten Binärzahl entspricht.

Zum Betrieb der Schaltungsanordnung wird vorzugsweise auf den ersten Hauptknoten, den zweiten Hauptknoten und den dritten Hauptknoten jeweils eine Ladungsträgermenge aufgebracht, die dem logischen Wert von zu verknüpfenden Größen entspricht.

Dabei wird für den logischen Wert Eins zum Beispiel ein Elek- tron aufgebracht und für den logischen Wert Null kein Elek- tron aufgebracht. Abhängig vom logischen Wert der auf dem je- weiligen Hauptknoten gespeicherten Größe befinden sich somit Überschußladungsträger auf dem Knoten oder es befinden sich keine Überschußladungsträger auf dem Hauptknoten.

Eine logische Verknüpfung der Größen wird durch eine Kombina- tion von Grundvorgängen gebildet. Dabei wird in einem ersten Grundvorgang die Gateelektrode des ersten Einzelelektron- Transistors so angesteuert, daß auf dem ersten Hauptknoten

befindliche Überschußladungsträger auf den zweiten Hauptkno- ten fließen, sofern sich auf dem zweiten Hauptknoten zuvor keine ÜberschuBladungsträger befinden und daß auf dem ersten Hauptknoten befindliche Überschußladungsträger auf das Tunne- lelement des ersten Einzelelektron-Transistors fließt, sofern sich auf dem zweiten Hauptknoten Überschußladungsträger be- finden. Nachfolgend wird die Gateelektrode des ersten Einze- lelektron-Transistors so angesteuert, daß auf dem Tunnel- element des ersten Einzelelektron-Transistors befindliche Überschußladungsträger auf den ersten Hauptknoten fließen.

Anschließend wird der zweite Versorgungsspannungsanschluß so angesteuert, daß auf dem zweiten Hauptknoten befindliche Überschußladungsträger nur dann über den vierten Einzelelek- tron-Transistor abfließen, wenn sich auf dem ersten Hauptkno- ten Signalladung befindet. Bei diesem Teilschritt wird ausge- nutzt, daß die Gateelektrode des vierten Einzelelektron- Transistors mit dem ersten Hauptknoten verbunden ist. Bei den ersten beiden Teilschritten des ersten Grundvorgangs wird ausgenutzt, daß die Höhe der Potentialbarrieren in dem ersten Einzelelektron-Transistor von der am zweiten Hauptknoten wirksamen Ladung abhängig sind.

Durch den ersten Grundvorgang wird die Summe der am ersten Hauptknoten und zweiten Hauptknoten gespeicherten Größen ge- bildet.

In einem zweiten Grundvorgang wird die Summe von im zweiten Hauptknoten und im dritten Hauptknoten gespeicherten Größen gebildet. Dazu wird analog wie im ersten Grundvorgang die Ga- teelektrode des zweiten Einzelelektron-Transistors so ange- steuert, daß auf dem zweiten Hauptknoten befindliche Über- schußladungsträger auf den dritten Hauptknoten fließen, so- fern sich auf dem dritten Hauptknoten zuvor keine Überschuß- ladungsträger befinden und daß auf dem zweiten Hauptknoten befindliche Überschußladungsträger auf das Tunnelelement des zweiten Einzelelektron-Transistors fließen, sofern sich auf dem dritten Hauptknoten Überschußladungsträger befinden.

Nachfolgend wird die Gateelektrode des zweiten Einzelelek- tron-Transistors so angesteuert, daß auf dem Tunnelübergang des zweiten Einzelelektron-Transistors befindliche Überschuß- ladungsträger auf den zweiten Hauptknoten fließen. Dann wird der dritte Versorgungsspannungsanschluß so angesteuert, daß auf dem dritten Hauptknoten befindliche Signalladung nur dann über den fünften Einzelelektron-Transistor abfließt, wenn sich auf dem zweiten Hauptknoten Überschußladungsträger be- finden.

Bei dem zweiten Grundvorgang wird die Summe der auf dem zwei- ten Hauptknoten und dem dritten Hauptknoten gespeicherten Größen gebildet.

In einem dritten Grundvorgang wird Signalladung von einem Hauptknoten durch Ansteuerung des zwischen den benachbarten Hauptknoten befindlichen Einzelelektron-Transistors verscho- ben. Dieses Verschieben der Überschußladungsträger erfolgt sowohl vom ersten Hauptknoten auf den zweiten, vom zweiten Hauptknoten auf den dritten als auch vom dritten Hauptknoten auf den ersten Hauptknoten des benachbarten Schaltungsblocks oder vom dritten Hauptknoten zum Ausgang des letzten Schal- tungsblocks.

Zur Multiplikation einer ersten binären Zahl mit einer zwei- ten binären Zahl werden die Stellen der ersten binären Zahl an die Gateelektroden des ersten Einzelelektron-Transistors der benachbarten Schaltungsblöcke angelegt. Nachfolgend wird sukzessive für alle Stellen der zweiten binären Zahl die Stelle der zweiten binären Zahl an den ersten Versorgungs- spannungsanschluß angelegt, so daß der erste Hauptknoten mit einer von dem Produkt aus den entsprechenden Stellen der bi- nären Zahlen abhängigen Ladungsmenge versehen wird. Nachfol- gend wird für die Stelle der erste Grundvorgang, der zweite Grundvorgang und nochmals der erste Grundvorgang durchge- führt. Anschließend werden durch mehrfache Anwendung des dritten Grundvorgangs auf den dritten Einzelelektron-

Transistor, den zweiten Einzelelektron-Transistor und den er- sten Einzelelektron-Transistor auf dem dritten Hauptknoten befindliche Signalladung auf den zweiten Hauptknoten des be- nachbarten Schaltungsblocks und auf dem zweiten Hauptknoten befindliche Signalladung auf den dritten Hauptknoten dessel- ben Schaltungsblocks verschoben. Gleichzeitig wird auf dem dritten Hauptknoten befindliche Signalladung im letzten Schaltungsblock als Ergebnis für die entsprechende binäre Stelle zum Ausgang des letzten Schaltungsblocks geschoben.

Bei diesem Vorgehen wird bei Durchführung des ersten Grund- vorgangs die Summe aus den Größen im ersten Hauptknoten und im zweiten Hauptknoten gebildet, nachfolgend wird die Summe aus dem im zweiten Hauptknoten und im dritten Hauptknoten ge- speicherten Größen gebildet. Die wiederholte Anwendung des ersten Grundvorgangs führt dazu, daß der erste Hauptknoten mit einer Null versehen ist. Dabei wird ausgenutzt, daß auf dem ersten Hauptknoten, dem zweiten Hauptknoten und dem drit- ten Hauptknoten maximal jeweils eine Eins gespeichert sein kann. Die Summe aus erstem Hauptknoten und zweiten Hauptkno- ten ergibt maximal eine Eins im ersten Hauptknoten und eine Null im zweiten Hauptknoten. Die nachfolgende Summe aus dem zweiten Hauptknoten und dem dritten Hauptknoten ergibt dann eine Null im zweiten Hauptknoten und maximal eine Eins im dritten Hauptknoten. Die anschließende Summe aus erstem Hauptknoten (Eins) und zweitem Hauptknoten (Null) ergibt eine Null im ersten Hauptknoten und eine Eins im zweiten Hauptkno- ten.

Durch Anwendung des dritten Grundvorgangs auf den dritten Einzelelektron-Transistor wird die auf dem dritten Hauptkno- ten befindliche Signalladung auf den ersten Hauptknoten des benachbarten Schaltungsblocks, der nach Durchführung des er- sten Grundvorgangs, des zweiten Grundvorgangs und des ersten Grundvorgangs sicher eine Null enthält, verschoben. Dadurch ist der dritte Hauptknoten nun mit einer Null versehen. Durch Anwendung des dritten Grundvorgangs auf den zweiten Einzele-

lektron-Transistor wird die Signalladung vom zweiten Haupt- knoten auf den dritten Hauptknoten verschoben, so daß nun der zweite Hauptknoten mit einer Null versehen ist. Durch Anwen- dung des dritten Grundvorgangs auf den ersten Einzelelektron- Transistor wird die auf dem ersten Hauptknoten befindliche Signalladung, die nach Durchführung des ersten Grundvorgangs, des zweiten Grundvorgangs und des ersten Grundvorgangs auf dem dritten Hauptknoten des benachbarten Schaltungsblocks ge- speichert war, auf den zweiten Hauptknoten verschoben. Der erste Hauptknoten ist nach dieser Operation mit einer Null versehen.

Im nächsten Schritt wird für die nächste Stelle der zweiten binären Zahl die Signalladung auf den ersten Hauptknoten auf- gebracht, die von dem Produkt dieser Stelle der zweiten binä- ren Zahl mit der entsprechenden Stelle der ersten binären Zahl abhängt. Es wird wie zuvor beschrieben mit allen Stellen der zweiten binären Zahl vorgegangen.

Nach Abarbeiten aller Stellen der zweiten binären Zahl werden durch alternierende Anwendung des zweiten Grundvorgangs und der im Block ausgeführten dritten Grundvorgänge auf den drit- ten Einzelelektron-Transistor, den zweiten Einzelelektron- Transistor und den ersten Einzelelektron-Transistor die wei- teren binären Stellen des Produktes sukzessive am Ausgang er- zeugt.

Im folgenden wird die Erfindung anhand von Ausführungsbei- spielen, die in den Figuren dargestellt sind, näher erläu- tert.

Figur 1 zeigt eine Schaltungsanordnung mit einem Schaltungs- block, der sechs Einzelelektron-Transistoren auf- weist.

Figur 2, die sich aus Figur 2A, 2B und 2C zusammensetzt, zeigt eine Schaltungsanordnung mit drei Schaltungs-

blocken, die jeweils sechs Einzelelektron- Transistoren aufweisen.

Die Figuren 3a bis 3p zeigen die in Figur 2 dargestellte Schaltungsanordnung bei der Multiplikation von zwei binären Zahlen.

Eine Schaltungsanordnung weist sechs Einzelelektron- Transistoren auf, von denen jeweils der i-te-Einzelelektron- Transistor ETi, i = 1,2,3,4,5,6, ein Tunnelelement Ti aufweist, das über zwei Tunnelkontakte TKil, TKi2 mit An- schlüssen verbunden ist und das über eine Gateelektrode Gi kapazitiv beeinflußbar ist. Die Tunnelkontakte TKil, 2, i = 1,2,3 des ersten Einzelelektron-Transistors ET1, des zweiten Einzelelektron-Transistors ET2 und des dritten Einzelelek- tron-Transistors ET3 weisen dabei eine Kapazität von jeweils 0,25 aF auf.

Die ersten Tunnelkontakte TKil, i = 4,5 des vierten Einzele- lektron-Transistors ET4 und des fünften Einzelelektron- Transistors ET5 weisen dabei eine Kapazität von jeweils 0,3 aF auf. Die zweiten Tunnelkontakte TKi2, i = 4,5 des vierten Einzelelektron-Transistors und des fünften Einzelelektron- Transistors weisen dabei eine Kapazität von jeweils 0,1 aF auf. Der erste Tunnelkontakt TK61 des sechsten Einzelelek- tron-Transistors ET6 weist eine Kapazität von 0,4 aF, der zweite Tunnelkontakt TK62 des sechsten Einzelelektron- Transistors ET6 weist eine Kapazität von 0,1 aF auf. Die Ga- teelektrode Gi, i = 1,2,3 des ersten Einzelelektron- Transistors ET1, des zweiten Einzelelektron-Transistors ET2 und des dritten Einzelelektron-Transistors ET3 weist eine Ka- pazität von jeweils 0,4 aF auf. Die Gateelektrode G4, G5 des vierten Einzelelektron-Transistors ET4 und des fünften Einze- lelektron-Transistors ET5 weist eine Kapazität von jeweils 0,2 aF auf. Die Gateelektrode G6 des sechsten Einzelelektron- Transistors ET6 weist eine Kapazität von 0,2 aF auf.

Der erste Einzelelektron-Transistor ET1, der zweite Einzele- lektron-Transistor ET2 und der dritte Einzelelektron- Transistor ET3 sind in Reihe zwischen einen ersten Hauptkno- ten Hl und einen Ausgang A geschaltet. Dabei ist der erste Einzelelektron-Transistor ET1 zwischen den ersten Hauptknoten Hl und einen zweiten Hauptknoten H2 geschaltet. Der zweite Einzelelektron-Transistor ET2 ist zwischen den zweiten Haupt- knoten H2 und einen dritten Hauptknoten H3 geschaltet. Der dritte Einzelelektron-Transistor ET3 ist zwischen den dritten Hauptknoten H3 und den Ausgang geschaltet.

Zwischen den zweiten Hauptknoten H2 und einen ersten Versor- gungsspannungsanschluß Vl ist der vierte Einzelelektron- Transistor ET4 geschaltet, wobei die Gateelektrode G4 des. vierten Einzelelektron-Transistors ET4 mit dem ersten Haupt- knoten Hl verbunden ist. Der zweite Hauptknoten H2 ist über einen zweiten Kondensator K2 mit einer Kapazität von 1 aF mit einem zweiten Versorgungsspannungsanschluß V2 verbunden.

Zwischen den dritten Hauptknoten H3 und den ersten Versor- gungsspannungsanschluß V1 ist der fünfte Einzelelektron- Transistor ET5 geschaltet, wobei dessen Gateelektrode G5 mit dem zweiten Hauptknoten H2 verbunden ist. Der dritte Haupt- knoten H3 ist über einen dritten Kondensator K3 mit einer Ka- pazität von 1 aF mit einem dritten Versorgungsspannungsan- schluß verbunden.

Der erste Hauptknoten H1 ist über einen ersten Kondensator Kl mit einer Kapazität von 0,8 aF mit einem vierten Versorgungs- spannungsanschluß V4 verbunden.

Zwischen den ersten Hauptknoten H1 und einen fünften Versor- gungsspannungsanschluß V5 ist der sechste Einzelelektron- Transistor ET6 geschaltet, wobei dessen Gateelektrode G6 über einen vierten Kondensator K4 mit einer Kapazität von 0,2 aF mit dem ersten Versorgungsspannungsanschluß V1 verbunden ist.

Da die Gateelektrode G4 des vierten Einzelelektron-Tran- sistors ET4 mit dem ersten Hauptknoten Hl und die Gateelek- trode G5 des fünften Einzelelektron-Transistors ET5 mit dem zweiten Hauptknoten H2 verbunden ist, ist die Leitfähigkeit des vierten Einzelelektron-Transistors ET4 bzw. des fünften Einzelelektron-Transistors ET5 von der im ersten Hauptknoten H1 bzw. zweiten Hauptknoten H2 befindlichen Ladungsmenge ab- hängig, die wiederum einem logischen Wert zugeordnet wird.

Daher sind mit Hilfe dieser Schaltungsanordnung Verknupfungen zwischen Werten, deren zugehörige Ladungsmenge im ersten Hauptknoten H1, im zweiten Hauptknoten H2 und im dritten Hauptknoten H3 gespeichert ist, möglich.

Darüber hinaus kann zwischen dem vierten Kondensator K4 und der Gateelektrode G6 des sechsten Einzelelektron-Transistors ET6 eine einem logischen Wert entsprechende Ladungsmenge ge- speichert werden, die die Leitfähigkeit des sechsten Einzele- lektron-Transistors ET6 beeinflußt. Auf diese Weise kann der erste Hauptknoten H1 in Abhängigkeit der an der Gateelektrode G6 gespeicherten Größe beladen werden.

Der erste Kondensator K1 und/oder der vierte Kondensator K4 können alternativ als Kapazität, insbesondere als Einzelelek- tron-Bauelement, Einzelelektron-Transistor oder als komplexe- re Schaltung mit der angegebenen Gesamtkapazität ausgebildet sein.

Eine Schaltungsanordnung weist drei Schaltungsblöcke SBj, j = 1,2,3 auf, von denen jeder analog wie die anhand von Figur 1 beschriebene Schaltungsanordnung aufgebaut ist (siehe Figur 2). Jeder der Schaltungsblöcke SBj weist sechs Einzelelek- tron-Transistoren ETij, i = 1 bis 6, j = 1 bis 3 auf, die entsprechend wie anhand von Figur 1 geschildert verschaltet sind. Analog wie in Figur 1 weist jeder der Einzelelektron- Transistoren ETij, i = 1 bis 6, j = 1 bis 3 ein Tunnelelement Tij, Tunnelkontakte TKikj und eine Gateelektrode Gij, i = 1 bis 6, j = 1 bis 3, k = 1,2 auf.

Der erste Einzelelektron-Transistor ETlj, der zweite Einzele- lektron-Transistor ET2j und der dritte Einzelelektron- Transistor ET3j sind über einen zweiten Hauptknoten H2j und einen dritten Hauptknoten H3j zwischen einen ersten Hauptkno- ten Hlj und einen Ausgang Aj geschaltet. Der Ausgang Aj eines Schaltungsblocks SBj ist dabei mit dem ersten Hauptknoten Hlj+1 des benachbarten Schaltungsblock SBj+1, j = 1,2, ver- bunden. Der Ausgang A3 des dritten Schaltungsblocks SB3 bil- det den Ausgang der Schaltungsanordnung.

Die Gateelektrode Glj des ersten Einzelelektron-Transistors ETlj ist jeweils mit einem ersten Steuerspannungsanschluß ST1 verbunden. Die Gateelektrode G2j des zweiten Einzelelektron- Transistors ET2j ist jeweils mit einem zweiten Steuerspan- nungsanschluß ST2 verbunden. Die Gateelektrode G3j des drit- ten Einzelelektron-Transistors ET3j ist jeweils mit einem dritten Steuerspannungsanschluß ST3 verbunden. Über einen er- sten Kondensator Klj ist der erste Hauptknoten Hlj jeweils mit einem vierten Versorgungsspannungsanschluß VS4 verbunden.

Über einen zweiten Kondensator K2j ist der zweite Hauptknoten H2j jeweils mit einem zweiten Versorgungsspannungsanschluß VS2 verbunden. Über einen dritten Kondensator K3j ist der dritten Hauptknoten H3j jeweils mit einem dritten Versor- gungsspannungsanschluß VS3 verbunden. Die Gateelektrode G4j des vierten Einzelelektron-Transistors ET4j ist jeweils mit dem ersten Hauptknoten Hlj verbunden. Die Gateelektrode G5j des fünften Einzelelektron-Transistors ET5j ist jeweils mit dem zweiten Hauptknoten H2j verbunden. Der vierte Einzelelek- tron-Transistor ET4j ist jeweils zwischen den zweiten Haupt- knoten H2j und einen ersten Versorgungsspannungsanschluß VS1 geschaltet. Der fünfte Einzelelektron-Transistor ET5j ist je- weils zwischen den dritten Hauptknoten H3j und den ersten Versorgungsspannungsanschluß VS1 geschaltet.

Der sechste Einzelelektron-Transistor ET6j ist jeweils zwi- schen den ersten Hauptknoten Hlj und einen fünften Versor-

gungsspannungsanschluß VS5 geschaltet. Die Gateelektrode G6j des sechsten Einzelelektron-Transistors ET6j ist jeweils über einen vierten Kondensator K4j mit dem ersten Versorgungsspan- nungsanschluß VS1 verbunden.

Der Ausgang A3 des dritten Schaltungsblockes SB3 ist mit dem ersten Versorgungsspannungsanschluß VS1 verbunden.

Mit Ausnahme des zweiten Tunnelkontaktes TK323 des dritten Einzelelektron-Transistors ET33 des dritten Schaltungsblocks SB3 entsprechen die elektrischen Dimensionierungen aller Merkmale denjenigen in Figur 1. Die Kapazität des zweiten Tunnelkontaktes TK323 beträgt 0,2 aF (siehe Figur 2).

Die anhand von Figur 2 geschilderte Schaltungsanordnung ist zur Multiplikation von zwei dreistelligen Binärzahlen geeig- net. Ein Beispiel für die Multiplikation zwei dreistelliger Binärzahlen wird im folgenden anhand der Figuren 3a bis 3p erläutert. Dabei wird der Begriff"Ladungstrager"fürber- schußladungsträger verwendet.

Die Stellen einer ersten Binärzahl werden an die Gateelektro- de G6j des sechsten Einzelelektron-Transistors ET6 in Form einer Signalladung, die dem Wert 1 oder 0 entspricht, ange- legt. Für den Wert 1 wird ein Elektron, für den Wert Null wird kein Elektron an der Gateelektrode G6j wirksam. Die Mul- tiplikation mit den Stellen der zweiten Binarzahl erfolgt durch Beaufschlagen des fünften Versorgungsspannungsanschlus- ses VS5 mit einer dem Wert der entsprechenden Stelle, Null oder Eins, entsprechenden Spannung. Die verschiedenen Stellen der zweiten Binärzahl werden im Laufe des Verfahrens sukzes- sive berücksichtigt. Die Spannungen werden so bemessen, daß für den Wert Eins der zweiten Binärzahlstelle über den sech- sten Einzelelektron-Transistor ET6j ein Elektron auf den er- sten Hauptknoten Hlj fließt, falls an der Gateelektrode G6j der Wert Eins der ersten Binärzahlstelle wirksam ist. Für den Wert Null der zweiten Binärzahlstelle wird die Spannung so

bemessen, daß kein Elektron über den sechsten Einzelelektron- Transistor ET6j auf den ersten Hauptknoten Hlj fließt.

Zur Multiplikation ist eine Kombination der folgenden Schrit- te erforderlich : 1. Multiplikation der Stellen der ersten Binärzahl mit den Stellen der zweiten Binärzahl.

2. Summe der am ersten Hauptknoten Hlj und am zweiten Haupt- knoten H2j gespeicherten Werte.

3. Summe der im zweiten Hauptknoten H2j und dritten Hauptkno- ten H3j gespeicherten Werte.

4. Verschieben des Wertes von dem ersten Hauptknoten Hlj auf den zweiten Hauptknoten H2j.

5. Verschieben eines Wertes von einem Hauptknoten Hlj, H2j, H3j auf den benachbarten Speicherknoten H2j, H3j, Hlj+1 über den dazwischen angeordneten Einzelelektron-Transistor ETlj, ET2j, ET3j.

In dem ersten Schritt wird zur Multiplikation mit dem Wert 0 der Stelle der zweiten Binärzahl eine Operation 01 und zur Multiplikation mit dem Wert 1 der Stelle der zweiten Binär- zahl eine Operation 02 durchgeführt.

Der zweite Schritt, der in dieser Beschreibung auch erster Grundvorgang genannt wird, setzt sich aus drei Operationen 03,04 und 05 zusammen. In Operation 03 fließen auf den er- sten Hauptknoten Hlj befindliche Ladungsträger auf den zwei- ten Hauptknoten H2j, sofern sich auf dem zweiten Hauptknoten H2j zuvor keine Ladungsträger befinden. Befinden sich auf dem zweiten Hauptknoten H2j Ladungsträger, so fließen auf dem er- sten Hauptknoten Hlj befindliche Ladungsträger bei der Opera-

tion 03 auf das Tunnelelement Tlj des ersten Einzelelektron- Transistors ETlj.

In Operation 04 fließen auf dem Tunnelelement Tlj des ersten Einzelelektron-Transistors ETlj befindliche Ladungsträger auf den ersten Hauptknoten Hlj.

In Operation 05 fließen auf dem zweiten Hauptknoten H2j be- findliche Ladungsträger über den vierten Einzelelektron- Transistor ET4j ab, falls auf dem ersten Hauptknoten Hlj sich Ladungsträger befinden.

Der dritte Schritt, der in dieser Anmeldung auch als zweiter Grundvorgang bezeichnet wird, erfordert ebenfalls drei Opera- tionen 06,07,08.

In Operation 06 fließen auf dem zweiten Hauptknoten H2j be- findliche Ladungsträger auf den dritten Hauptknoten H3j, so- fern sich auf dem dritten Hauptknoten H3j zuvor keine La- dungsträger befinden und auf das Tunnelelement T2j des zwei- ten Einzelelektron-Transistors ET2j, sofern sich auf dem dritten Hauptknoten H3j Ladungsträger befinden.

In Operation 07 fließen Ladungsträger von dem Tunnelelement T2j des zweiten Einzelelektron-Transistors ET2j auf den zwei- ten Hauptknoten H2j.

In Operation 08 fließen auf dem dritten Hauptknoten H3j be- findliche Ladungsträger über den fünften Einzelelektron- Transistor ET5j ab, falls sich auf dem zweiten Hauptknoten H2j Ladungsträger befinden.

In dem vierten Schritt werden in einer Operation 09 auf dem ersten Hauptknoten Hlj befindliche Ladungsträger auf den zweiten Hauptknoten H2j verschoben. Da auf einem der beiden Hauptknoten der Wert Null gespeichert ist, entspricht das der Anwendung des ersten Grundvorgangs.

Der fünfte Schritt, der in dieser Anmeldung auch als dritter Grundvorgang bezeichnet wird, enthält drei mögliche Operatio- nen entsprechend der Anwendung des dritten Grundvorgangs auf den dritten Einzelelektron-Transistor ET3j, der Anwendung des dritten Grundvorgangs auf den zweiten Ein- zelelektron-Transistor ET2j und der Anwendung des dritten Grundvorgangs auf den ersten Einzelelektron-Transistor ETlj.

In Operation 010 wird ein Ladungsträger von dem dritten Hauptknoten H3j auf den ersten Hauptknoten Hlj+1 des benach- barten Schaltungsblockes SBj+1, j = 1,2 oder auf den Ausgang A des dritten Schaltungsblockes SB3 verschoben.

In Operation 011 werden Ladungsträger von dem zweiten Haupt- knoten H2j auf den dritten Hauptknoten H3j verschoben.

In Operation 012 werden Ladungsträger von dem ersten Haupt- knoten Hlj auf den zweiten Hauptknoten H2j verschoben.

Zur Durchführung der Operationen On, n = 1 bis 12, werden die Versorgungsspannungsanschlüsse VS1, VS2, VS3, VS4, VS5 und die Steuerspannungsanschlüsse ST1, ST2, ST3 jeweils mit den Spannungspegeln beaufschlagt, die Tabelle 1 zu entnehmen sind.

Tabelle 1 Opera-VS1/VS5/VS4/ST1/VS2/ST2/VS3/ST3/ tion mV mV mV mV mV mV mV mV 01 0-170-70-90 30-50-60-90 02 0-100 120 40 40 30 30 40 03 0-170-80 30 0-40-60-80 04 0-150-50-10-10-40-50-60 05 0-170-60-70-90-70 0-100 06 0-160-50-60-50 120 30-100 07 0-170-70-80-50-70-40-80 08 0-170-70-80-80-80-90-60 09 0-170-80 30 0-40-60-80 010 0-130-20-40-4-49-125 19 011 0-160-50-60-50 120 30-100 012 0-170-80 30 0-40-60-80

In den Figuren 3a bis 3p sind jeweils nur die Bezugszeichen eingezeichnet, die für die Erläuterung des Verfahrens wichtig sind. Durch x ist in den Figuren 3a bis 3p gekennzeichnet, wo ein Elektron gespeichert ist.

Zur Multiplikation der ersten Binärzahl 110 mit der zweiten Binärzahl 111 wird an die Gateelektrode G6j der sechsten Ein- zelelektron-Transistoren ET6j jeweils eine Signalladung ent- sprechend einer Stelle der ersten Binärzahl angelegt. An die Gateelektrode G61 wird ein Elektron entsprechend einer Eins, an die Gateelektrode G62 ein Elektron entsprechend einer Eins, an die Gateelektrode G63 kein Elektron entsprechend ei- ner Null angelegt (siehe Figur 3a).

Es folgt die Multiplikation mit der ersten Stelle der zweiten Binärzahl, die den Wert Eins hat. Diese Multiplikation wird durch Anwendung der Operation 02 durchgeführt. Dadurch ge- langt auf den ersten Hauptknoten H11 und den ersten Hauptkno- ten H12 jeweils ein Elektron (siehe Figur 3b).

Durch sukzessive Anwendung des ersten Grundvorgangs (03,04, 05), des zweiten Grundvorgangs (06,07,08) und der Operation 09 gelangt ein Elektron von dem ersten Hauptknoten H11 auf den dritten Hauptknoten H31 und von dem ersten Hauptknoten H12 auf den dritten Hauptknoten H32 (siehe Figur 3c).

Durch Anwendung der Operationen 010,011,012 wird ein Elek- tron von dem dritten Hauptknoten H31 auf den zweiten Haupt- knoten H22 und ein Elektron von dem dritten Hauptknoten H32 auf den zweiten Hauptknoten H23 verschoben. Gleichzeitig wird detektiert, welche Ladung über den Ausgang A3 fließt. Ent- sprechend dem Wert Null der Stelle mit Wertigkeit 2° des Er- gebnisses fließt kein Strom über den Ausgang A3 (siehe Figur 3d).

Durch Anwendung der Operation 02 wird die an der Gateelektro- de G6j des sechsten Einzelelektron-Transistors ET6j gespei- cherte Stelle der ersten Binärzahl jeweils mit der zweiten Stelle der zweiten Binärzahl, die den Wert Eins hat, multi- pliziert. Dadurch gelangen auf den ersten Hauptknoten H11 und den zweiten Hauptknoten H12 jeweils ein Elektron (siehe Figur 3e).

Durch Anwendung des ersten Grundvorgangs (Operation 03,04, 05), des zweiten Grundvorgangs (Operation 06,07,08) und Operation 09 wird die in Figur 3f dargestellte Situation er- zielt, in der auf den dritten Hauptknoten H31, dem zweiten Hauptknoten H22 und dem dritten Hauptknoten H33 jeweils ein Elektron gespeichert ist.

Nach Durchführung der Operationen 010,011,012 befindet sich ein Elektron auf dem zweiten Hauptknoten H22 und ein Elektron auf dem dritten Hauptknoten H33. Über den Ausgang A3 ist ein Elektron geflossen, entsprechend der Stelle mit Wertigkeit 21 des Ergebnisses (siehe Figur 3g).

Durch Anwendung der Operation 02 werden die Stellen der er- sten Binärzahl jeweils mit der dritten Stelle der zweiten Bi- närzahl, die den Wert Eins hat, multipliziert. Dadurch befin- det sich auf dem ersten Hauptknoten H11, dem ersten Hauptkno- ten H12, dem zweiten Hauptknoten H22 und dem dritten Haupt- knoten H32 jeweils ein Elektron (siehe Figur 3h).

Durch Anwendung des ersten Grundvorgangs und des zweiten Grundvorgangs (Operationen 03,04,05,06,07,08) und Opera- tion 09 befindet sich auf dem dritten Hauptknoten H31, dem zweiten Hauptknoten H22 und dem dritten Hauptknoten H32 je- weils ein Elektron (siehe Figur 3i).

Durch Anwendung der Operationen 010,011,012 befindet sich auf dem zweiten Hauptknoten H22, dem dritten Hauptknoten H32 und dem zweiten Hauptknoten H23 jeweils ein Elektron (siehe Figur 3j). Über den Ausgang A3 ist bei diesem Vorgang kein Elektron geflossen, entsprechend dem Wert Null der Stelle mit Wertigkeit 22 des Ergebnisses.

Durch Anwenden des zweiten Grundvorgangs (Operation 06,07, 08) befindet sich auf dem zweiten Hauptknoten H22 und dem dritten Hauptknoten H33 jeweils ein Elektron (siehe Figur 3k).

Durch Anwenden der Operation 010,011,012 befindet sich auf dem dritten Hauptknoten H32 ein Elektron. Gleichzeitig fließt über den Ausgang A3 ein Elektron entsprechend dem Wert 1 der Stelle mit Wertigkeit 23 des Ergebnisses (siehe Figur 31).

Durch Anwenden des zweiten Grundvorganges (Operation 06,07, 08) befindet sich auf dem dritten Hauptknoten H32 ein Elek- tron (siehe Figur 3m).

Durch Anwenden der Operationen 010,011,012 befindet sich auf dem zweiten Hauptknoten H23 ein Elektron. Gleichzeitig fließt über den Ausgang A3 kein Elektron, entsprechend dem

Wert Null der Stelle mit Wertigkeit 24 des Ergebnisses (siehe Figur 3n).

Anschließend wird der zweite Grundvorgang (Operation 06,07, 08) durchgeführt, so daß sich auf dem dritten Hauptknoten H33 ein Elektron befindet (siehe Figur 3o).

Durch Anwendung der Operationen 010,011,012 fließt über den Ausgang A3 ein Elektron entsprechend dem Wert 1 der Stelle mit Wertigkeit 25 des Ergebnisses. Das Ergebnis der Multipli- kation lautet somit 101010.

Es sind zahlreiche Varianten der Erfindung möglich. Insbeson- dere kann der vierte Kondensator K4J durch eine komplexere Schaltung, ein Einzelelektron-Bauelement oder einen Einzele- lektron-Transistor ersetzt werden.

Die Detektion des Ergebnisses durch Messung des Stroms über den dritten Einzelelektron-Transistor ET33 kann auf verschie- dene Weise erfolgen. Die dem Ergebnis entsprechende Signalla- dung kann in ein Schieberegister eingelesen werden oder mit Hilfe eines als Elektrometerverstärker verwendeten Einzele- lektron-Transistors, dessen Gateelektrode mit dem dritten Hauptknoten H33 verbunden ist, ausgelesen werden. Eine Ver- bindung des Ausganges A3 mit der ersten Versorgungsspannung VS1 ist nicht unbedingt erforderlich.

Das Verfahren kann auch mit anderen Spannungen als den ange- gebenen Werten durchgeführt werden. Insbesondere kann durch eine kompliziertere Schaltung eine vom Wert der entsprechen- den Stelle der zweiten Binärzahl abhängige Ladungsmenge auf den Anschluß des sechsten Einzelelektron-Transistors ET6J ge- geben werden.