La présente invention concerne les amplificatuers de sortie de circuits intégrés, et plus particulièrement un amplificateur de sortie en technologie CMOS dont la vitesse de fonctionnement est susceptible de varier en fonction des paramètres d'environnement de ses transistors (température, tension d'alimentation et qualité de fabrication).

Un amplificateur de sortie est utilisé pour transmettre des signaux électriques vers l'extérieur d'un circuit. Généralement, des signaux sont fournis à des conducteurs électriques (broches, pistes) assimilables à des charges inductives et capacitives. La fonction de l'amplificateur de sortie est principalement d'adapter le signal émis vers l'extérieur du circuit à la ligne électrique recevant le signal.

La figure 1 représente schématiquement un amplificateur de sortie 10 attaquant une charge généralement capacitive 12. L'amplificateur 10 comprend un transistor de commutation MOS 14 à canal P connecté entre une borne de tension d'alimentation Vdd et une borne de sortie O, et commandé par la sortie d'un inverseur 16. Un transistor de commutation MOS 18 à canal N est connecté entre la masse et la borne de sortie O, et est commandé par la sortie d'un inverseur 20. Les entrées des inverseurs 16 et 20 sont connectées ensemble à une borne d'entrée I.

L'amplificateur de sortie doit produire un signal de tension d'amplitude suffisante pour pouvoir être interprété comme un signal logique. A chaque transition, l'amplificateur doit charger et décharger la capacité 12. La pente de la transition dépend du courant que peut fournir l'amplificateur et de la valeur de la capacité 12. Si le courant est insuffisant et la fréquence de fonctionnement trop élevée, la pente de la transition est trop faible pour que l'amplitude requise soit atteinte à intérieur d'une période.

La conductivité intrinsèque des transistors, donc le courant que les transistors peuvent fournir, évolue en fonction de la température du circuit, de la valeur de la tension d'alimentation et de la qualité de fabrication des transistors, cette dernière dépendant du déroulement des étapes de la fabrication du circuit intégré. Lorsque l'on conçoit un amplificateur de sortie, on veut généralement garantir qu'il fonctionne à une fréquence prédéterminée dans une plage donnée de températures et dans une plage donnée de tension

d'alimentation, quelle que soit la qualité de fabrication des transistors. Ceci conduit à concevoir les transistors de manière qu'ils aient la conductivité requise dans les conditions les plus défavorables (température élevée, basse tension d'alimentation, transistors de mauvaise qualité). Or, les paramètres d'environnement réels des transistors ne sont jamais les plus défavorables. Il en résulte que les amplificateurs de sortie sont capables de fournir des courants plus élevés que requis, à tel point qu'ils peuvent produire un bruit trop important à la commutation dans certaines applications.

Un objet de la présente invention est de prévoir un dispositif permettant de compenser les variations des caractéristiques d'un amplificateur de sortie provoquées par une variation de ses paramètres d'environnement.

Pour atteindre cet objet, la présente invention prévoit un circuit dont la vitesse de fontionnement varie en fonction de la température, de la tension d'alimentation et de la qualité intrinsèque de transistors du circuit, associé à circuit de compensation comprenant une source de courant constant fournissant un courant sensiblement constant et indépendant de la température, de la tension d'alimentation et de la qualité intrinsèque des transistors du circuit, une source de courant variable fournissant un courant qui augmente avec l'inverse de la température, la tension d'alimentation et la qualité intrinsèque des transistors du circuit, et des moyens pour diminuer la vitesse de fonctionnement du circuit lorsque la différence des courants produits par les première et deuxième sources augmente.

Selon un aspect de la présente invention, lesdits moyens sont prévus pour diminuer la vitesse de variation de signaux de commande de transistors du circuit lorsque ladite différence de courants augmente.

Selon un aspect de la présente invention, le circuit comprend des transistors MOS de commutation connectés en parallèle, et lesdits moyens sont prévus pour rendre conducteurs en même temps un nombre décroissant desdits transistors lorsque ladite différence de courants augmente.

Selon un aspect de la présente invention, le circuit comprend des inverseurs connectés en anneau consistuant un oscillateur, et lesdits moyens sont prévus pour accroître le nombre des inverseurs connectés dans l'anneau lorsque ladite différence de courants augmente.

Selon un aspect de la présente invention, le circuit comprend un premier transistor MOS d'un premier type de conductivité connecté entre un premier potentiel

d'alimentation et une borne de sortie, et un inverseur dont la borne de sortie est reliée à la grille du transistor, les moyens pour diminuer la vitesse comprenant une source de courant réglable connectée entre un second potentiel d'alimentation et une borne d'alimentation de l'inverseur, une deuxième borne d'alimentation de l'inverseur étant reliée au premier potentiel d'alimentation.

Selon un aspect de la présente invention, la source de courant réglable est un deuxième transistor MOS d'un deuxième type de conductivité, commandé par une tension variant dans le sens inverse de ladite différence de courant.

Selon un aspect de la présente invention, ladite différence de courant est un signal numérique véhiculé sur plusieurs lignes de commande, dont un nombre décroissant est activé pour des valeurs croissantes discrètes de la différence, et la source de courrant réglable comprend un groupe de transistors MOS du deuxième type de condutivité connectés en parallèle, dont chacun est commandé par l'une des lignes de commande.

Selon un aspect de la présente invention, la source de courant variable comprend un miroir de courant reproduisant un courant qui traverse un deuxième transistor MOS du premier type de conductivité connecté au premier potentiel d'alimentation et dont la grille est connectée au deuxième potentiel d'alimentation, et chaque ligne de commande est reliée à une sortie d'un miroir de courant reproduisant un courant constant et à une sortie d'un miroir de courant connecté pour reproduire le courant de la source de courant variable selon un rapport prédéterminé, différent pour chaque ligne de commande.

Selon un aspect de la présente invention, la grille de chaque transistor de commutation est reliée à une sortie d'un miroir de courant reproduisant un courant constant et à une sortie d'un miroir de courant connecté pour reproduire le courant de la source de courant variable selon un rapport prédéterminé, différent pour chaque ligne de commande.

Selon un aspect de la présente invention, lesdits moyens produisent un signal de commande numérique véhiculé sur plusieurs lignes de commande, une seule ligne étant activée à la fois, le rang de la ligne activée croissant avec ladite différence, les lignes de commande étant connectées de manière que chaque ligne active une boucle comprenant un nombre d'inverseurs croissant avec le rang de la ligne.

Ces objects, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titres non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1, précédemment décrite, représente un amplificateur de sortie classique ;

la figure 2 représente schématiquement un mode de réalisation d'un amplificateur de sortie muni de moyens pour diminuer sa vitesse de fonctionnement selon la présente invention ; la figure 3 représente un schéma de principe d'un dispositif de compensation pour diminuer la vitesse de fonctionnement d'un circuit selon la présente invention ; la figure 4 représente une source produisant un courant qui diminue avec la température, qui augmente avec la tension d'alimentation, et qui augmente avec la qualité intrinsèque des transistors qui le composent ; la figure 5 représente un circuit produisant un signal numérique de différence entre un courant constant et un courant variable ; la figur 6 représente un groupe de transistors réalisant une conductivité choisie par un signal numérique tel que celui produit par le circuit de la figure 5 ; la figure 7 représente un mode de réalisation analogique des dispositifs numériques des figures 5 et 6 ; la figure 8 représente une variante de réalisation d'un amplificateur de sortie selon la présente invention ; et la figure 9 représente une application d'un dispositif de compensation selon la présente invention, à un oscillateur en anneau.

La présente invention consiste à compenser l'augmentation de la conductivité intrinsèque des transistors à l'aide d'un courant qui augmente avec cette conductivité intrinsèque.

La figure 2 représente un amplificateur de sortie 10 semblable à celui décrit en relation avec la figure 1. Cependant, l'inverseur 16 commandant le transistor 14 est selon l'invention alimenté entre la borne de tension d'alimentation Vdd et un dispositif 22 de limitation de courant. De même l'inverseur 20 est selon l'invention alimenté entre un dispositif 24 de limitation de courant et la masse.

La vitesse de commutation à 1 de l'amplificateur de sortie 10 dépend de la vitesse avec laquelle l'inverseur 16 décharge la grille du transistor 14. Le dispositif de limitation de courant 22 permet d'agir sur le courant qui traverse l'inverseur 16 lorsque celui ci décharge la grille du transistor 14. Lorsque le courant qui traverse le dispositif 22 diminue, la vitesse avec laquelle l'inverseur 16 décharge la grille du transistor 14 diminue, et la vitesse de commutation à 1 de l'amplificateur 10 diminue. Le dispositif 22 est prévu pour fournir un

courant qui diminue lorsque les transistors MOS à canal P du circuit voient leur conductivité intrinsèque augmenter. On compense ainsi l'accroissement de la conductivité intrinsèque du transistor 14 par une diminution de la vitesse à laquelle il est commandé.

De même, le dispositif de limitation de courant 24 permet de faire diminuer la vitesse de commutation à 0 de l'amplificateur 10 en agissant sur la commande du transistor 18.

Le dispositif 24 est conçu pour être tranversé par un courant dont la valeur diminue lorsque la conductivité des transistors MOS à canal N augmente.

La figure 3 représente un schéma de principe d'un dispositif de compensation 22 ou 24 représenté en figure 2. Il comprend une source de courant constant 26, une source de courant variable 28, et un soustracteur 30 fournissant la différence Idif entre le courant Iref produit par la source 26 et celui Imes produit par la source 28. Le soustracteur 30 commande un dispositif 32 établit un courant réglable, proportionnel au signal Idif.

La source de courant 26 fournit un courant Iref sensiblement constant et indépendant des paramètres d'environnement (EP) du circuit, c'est-à-dire de la température, de la tension d'alimentation, et de la qualité des transistors du circuit. Une telle source de courant peut par exemple être un générateur à bande interdite (band-gap).

La source de courant variable 28 fournit un courant de mesure Imes qui augmente lorsque la conductivité des transistors MOS augmente à la suite de variations des paramètres d'environnement du circuit.

On remarque que lorsque les paramètres d'environnement varient de manière que la conductivité intrinsèque des transistors MOS augmente, c'est-à-dire que le courant variable Imes augmente, le courant Idif diminue en provoquant une diminution du courant qui traverse le dispositif 32 et en conséquence un ralentissement de la commande du transistor 14 ou 18 correspondant de l'amplificateur.

La figure 4 représente un exemple de la source de courant variable 28 de la figure 3. Un transistor MOS de mesure 34 à canal P est connecté entre la borne d'alimentation Vdd et l'entrée d'un miroir de courant 36. La grille du transistor 34 est reliée à la masse. Ainsi, le transistor 34 se comporte comme une source de tension. la sortie du miroir de courant 36 produit le courant Imes de la source de courant 28. Le courant Imes est proportionnel au courant traversant le transistor de mesure 34. Lorsque la conductivité du transistor de mesure 34 augmente à la suite d'une évolution des paramètres d'environnement, le courant qui le traverse augmente et le courant de mesure Imes augmente corrélativement.

On remarque que le circuit de la figure 4 fournit un courant de mesure Imes adapté à compenser les variations de conductivité intrinsèque d'un transistor MOS à canal P,

donc du transistor 14 de l'amplificateur de sortie, puisque ce courant Imes dépend de la conductivité d'un transistor MOS 34 à canal P. Afin de compenser les variations de conductivité intrinsèque du transistor MOS 18 à canal N de l'amplificateur de sortie, on utilise un circuit symétrique à celui de la figure 4, c'est-à-dire dont les transistors sont de type de conductivité inversé et dont les bornes d'alimentation sont interverties.

La figure 5 représente un mode de réalisation numérique du soustracteur de courant 30 de la figure 3. Ce soustracteur 30 produit un signal de différence Idif numérique sur plusieurs lignes de commande, ici 6, Idif 1 à Idif6. Chaque ligne de commande Idif est reliée à la sortie d'un inverseur respectif INV dont l'entrée est reliée au noeud de connexion entre un transistor T1 et un transistor T2 respectifs. Les transistors T1 sont des transistors de sortie d'un miroir de courant M1 dont le transistor d'entrée Tle reçoit le courant constant Iref produit par la source 26 (figure 3). Les transistors T1 sont tous de mêmes dimensions de façon à recopier le courant Iref avec un même rapport. Les transistors T2 sont des transistors de sortie d'un miroir de courant M2 dont le transistor d'entrée T2e reçoit le courant variable Imes produit par la source 28 (figure 3). Les transistors T2 de dimensions différentes de façon à recopier le courant Imes avec des rapports différents.

Lorsqu'un transistor T2 est plus conducteur que le transistor T1 qui lui est associé, le noeud de connexion des deux transistors est amené à un potentiel haut, et la ligne de commande Idif correspondante est inactivée. De même, lorsqu'un transistor T2 est moins conducteur que le transistor Tl qui lui est associé, le noeud de connexion des deux transistors est amené à un potentiel bas, et la ligne de commande Idif correspondante est activée.

Les dimensions des transistors T2 sont choisies de manière que le nombre transistors T2 plus conducteurs que les transistors T1 associés croisse avec le courant Imes et que lorsque le courant Imes correspond aux conditions les plus défavorables, aucun transistor T2 ne conduise plus que le transistor T1 associé. Ainsi, plus le courant Imes est élevé, c'est-à- dire plus les conditions de fonctionnement sont favorables, moins il y a de signaux Idif activés.

La figure 6 représente un exemple de dispositif 32 à courant réglable pouvant être commandé par le signal numérique Idif fourni par le circuit de la figure 5. Le dispositif 32 comprend un groupe de transistors MOS T3 à canal N connectés en parallèle entre une borne d'entrée IN et une borne de sortie OUT. La grille d'un premier T30 de ces transistors est reliée à la borne d'alimentation et les grilles des autres transistors sont reliées chacune à l'une des lignes de commande Idif 1 à Idif6. Lorsque le courant mesuré Imes augmente, les lignes Idif 1 à Idif6 sont inactivées les unes après les autres et le nombre de transistors en conduction dans le

dispositif 32 diminue jusqu'à ce que seul le premier transistor T3o soit en conduction et que le dispositif 32 conduise un courant minimum.

La figure 7 représente un mode de réalisation analogique d'un soustracteur de courant 30 tel que delui décrit en relation avec la figure 3. Un transistor MOS 26 à canal P relié entre la borne d'alimentation Vdd et un noeud de soustraction S est commandé par une tension de référence Vref sensiblement constante en fonction des paramètres d'environnement et établit le courant de référence Iref. Un transistor MOS 38 à canal N établissant un courant de mesure Imes est connecté entre le noeud de soustraction S et la masse. Le transistor 38 est par exemple le transistor de sortie du miroir de courant 36 décrit en relation avec la figure 4.

Un transistor MOS 40 à canal N est connecté en diode entre le noeud de soustraction S et la masse. Le transistor 40 est traversé par un courant Idif tel que Idif = Iref - Imes. Le dispositif à courant réglable 32 de la figure 3 est ici constitué par un transistor MOS à canal N connecté en miroir de courant avec le transistor 40. Ce transistor 32 établit ainsi un courant qui décroît lorsque le courant mesuré Imes augmente.

Les circuits des figures 6 et 7 permettent de régler le courant qui traverse l'inverseur 16 pour décharger la grille du transistor MOS 14 à canal P de l'amplificateur. Afin de régler le courant qui traverse l'inverseur 20 pour charger la grille du transistor MOS 18 à canal N, on utilise les circuits symétriques à ceux des figures 6 et 7, c'est-à-dire dont les transistors sont de types de conductivité inversés et dont les bornes d'alimentation sont interverties.

La figure 8 représente un amplificateur de sortie 42 selon une variante de la présente invention. L'amplificateur de sortie 42 comprend un groupe 44 de transistors de commutation MOS à canal P, TR10 à TR16 connectés en parallèle entre la borne d'alimentation Vdd et la borne de sortie 0 et un groupe 48 de transistors de commutation MOS à canal N, TR20 à TR26, connectés en parallèle entre la masse et la borne de sortie 0. La grille du premier transistor TR10 du groupe 44 reçoit un signal d'entrée I par l'intermédiaire d'un inverseur IV1. La grille de chaque transistor TR 11 à TR16 est connectée pour être activée lorsque le signal d'entrée 1 et un signal de commande Idif 1 à Idif6 associé sont activés.

Les signaux de commande Idif sont par exemple produits par un soustracteur de courant tel que celui de la figure 5. Les transistors du groupe 48 sont commandés de manière similaire par un signal numérique de différence évoluant en fonction de la conductivité intrinsèque d'un transistor MOS à canal N.

Lorsque tous les signaux de commande Idif 1 à Idif6 sont actifs, tous les transistors de commutation du groupe 44 sont en conduction et le courant qui peut traverser

l'amplificateur 42 est maximal. Ainsi, la vitesse à laquelle l'amplificateur 42 peut charger une capacité connectée à sa sortie 0, est maximale. Lorsque les signaux de commande Idifl à Idif6 sont inactivés au fur et à mesure que la conductivité des transistors MOS à canal P augmente, le nombre de transistors activés du groupe 44 diminue, d'où il résulte que le conductivité du groupe 44 diminue et compense l'augmentation de conductivité intrinsèque des transistors MOS à canal P. Si aucun signal Idif n'est actif, seul le transistor TR10 est susceptible de conduire et assure la conductivité minimal du groupe 44.

Les dimensions des transistors de commutations du groupe 44 sont choisies pour que la diminution de conductivité du groupe due à l'inactivation de l'un de ses transistors compense l'augmentation de conductivité intrinsèque des transistors.

Le fonctionnement du groupe 48 est similaire à celui du groupe 44. Il permet de limiter la vitesse à laquelle l'amplificateur 42 peut décharger une capacité connectée à sa sortie 0 lorsque les paramètres d'environnement des transistors du circuit deviennent favorables.

La présente invention peut également être appliquée à d'autres circuits que des amplificateurs de sortie.

Ainsi, la figure 9 représente une application de la présente invention à un oscillateur en anneau. L'oscillateur comprend un nombre impair d'inverseurs I1 à 17 connectés en série. La sortie du premier inverseur I1 est reliée à l'entrée du premier inverseur I1 par l'intermédiaire d'un commutateur B 1 commandé par un signal de commande Cl. De même, les sorties des inverseurs I3, I5, et 17 sont connectées à l'entrée de l'inverseur I1 par l'intermédiaire de commutateurs respectifs B2 à B4 commandés par les signaux de commande C2 à C4.

Les signaux de commande C1 à C4 sont fournis par un circuit de commande 50 de manière qu'un seul des signaux C1 à C4 est activé à la fois, en fonction de la valeur de la différence Idif entre le courant constant Iref et le courant variable Imes. Les signaux Cl à C4 peuvent sans difficulté être produits à partir de signaux de commande tels que les signaux Idifl à Idif4 de la figure 5. Le circuit de commande 50 est prévu pour, à l'aide des signaux C et des commutateurs B, insérer un nombre croissant d'inverseurs dans la boucle de l'oscillateur lorsque la différence de courant Idif augmente. Ainsi, une augmentation de la conductivité intrinsèque des transistors qui entraînerait une augmentation de la fréquence d'un oscillateur à nombre fixe d'inverseurs, est compensée par une augmentation du nombre d'inverseurs dans la boucle de l'oscillateur de la figure 9.