Steuereinheit und Verfahren zum Reduzieren von Interferenzmustern bei der Anzeige eines Bildes auf einem Bildschirm Beschreibung Die vorliegende Erfindung bezieht sich auf eine Steuerein- heit und auf ein Verfahren zum Steuern eines Bildschirms, und hier insbesondere auf eine Steuereinheit und auf ein Verfahren zum Reduzieren von Interferenzmustern bei der An- zeige eines Bildes auf dem Bildschirm. Insbesondere bezieht sich die vorliegende Erfindung auf ein Verfahren und auf eine Steuereinheit zur Verwendung mit einem TFT/LCD- Bildschirm.

Komplexe Systeme, welche eine Vielzahl von Signalen verwen- den, zeigen mit zunehmender Verringerung der Strukturgröße immer stärkere Wechselwirkungen zwischen digitalen und ana- logen Komponenten. Gravierend wirkt sich dieser Sachverhalt bei Systemen aus, die mehrere Taktsignale (Clock-Domänen) auf einem Chip vereinigen und die ähnliche Frequenzen zur digitalen Datenverarbeitung und analogen Datenerfassung verwenden.

Speziell bei Graphikapplikationen zeigen sich solche Wech- selwirkungen in Form von Interferenzmustern im Ausgangs- bild, was nachfolgend anhand eines TFT/LCD-Bildschirms nä- her erläutert wird (TFT = Thin Film Transistor = Dünnfilm- transistor ; LCD = Liquid Crystal Display = Flüssigkristall- anzeige).

Zur Anbindung von TFT/LCD-Bildschirmen an gängige Bildquel- len (z. B. an PC-Graphikkarten : VGA, DVI und parallele An- schlüsse (PC Personal Computer ; VGA = Video Graphics A- dapter ; DVI = Digital Video Input = digitaler Videoein- gang) ) werden LCD-Steuereinheiten benötigt, welche die un- terschiedlichen Eingangsdaten erfassen, in digitale RGB- Daten (RGB = Rot, Grün, Blau) umwandeln und mit dem vom je-

weiligen Bildschirmtyp erforderlichen Zeitverlauf (Pixel- frequenz) ausgeben.

Fig. 8 zeigt ein vereinfachtes Blockschaltbild eines her- kömmlichen LCD-Steuerchips 800. Der Steuerchip 800 empfängt von unterschiedlichen Eingangsquellen 802,804 und 806 Ein- gangssignale. Hierbei handelt es sich um die schematisch dargestellte Signalquelle 802, welche analoge Videoein- gangssignale bereitstellt (AVI = Analog Video Input = ana- loger Videoeingang). Die Signalquelle 804 stellt digitale Videoeingangssignale bereit (DVI = Digital Video Input = digitaler Videoeingang). Die Signalquelle 806 stellt paral- lele Videoeingangssignale bereit (PVI = Parallel Video In- put = paralleler Videoeingang). Die an den Steuerchip 800 durch die Eingangsquellen 802 bis 806 bereitgestellten Ein- gangssignale liegen an einer Eingangs-Auswahleinheit 808 an, welche die zu verarbeitenden Eingangssignale auswählt und einem Eingang 810 des Steuerchips 800 bereitstellt. Die am Eingang 810 bereitgestellten Signale werden einer Verar- beitungseinheit 812 bereitgestellt, welche einen FIFO- Speicher (FIFO = First In First Out) und ein Speicherele- ment umfaßt. Der der Verarbeitungseinrichtung 812 zugeord- nete Speicher ist mit einer Speicherschnittstelle 814 ver- bunden (MI = Memory Interface = Speicherschnittstelle). Die Verarbeitungseinheit 812 gibt über einen Ausgang 814 und die Ausgangsschnittstelle 816 die auf dem Bildschirm anzu- zeigenden Pixeldaten mit einer Pixelfrequenz ppll_clk an den Bildschirm aus. Der Steuerchip 800 umfasst ferner einen Konfigurationsblock 818, welcher mit dem Systemtakt sysclk betrieben wird.

Vor der Verarbeitungseinheit 812 liegen die Signale mit-dem Takt fclk an, der dem Takt der von den Eingangsquellen 802 bis 806 erfassten Eingangssignale entspricht (DVIclk, AVIclk, PVIclk).

Wie in Fig. 8 dargestellt ist, befinden sich neben den un- terschiedlichen Takten (Clock-Domänen) der Eingangsquellen

(AVIclk, DVIclk, PVIclk) auf dem Steuerchip 800, je nach Art des Steuereinheit, weitere Takte (Domänen) für die Speicherschnittstelle 814 (mpll_clk) und die Bildschirm- Schnittstelle 818 (ppll_clk) Ferner ist der Systemtakt sys_clk vorgesehen.

Der in Fig. 8 gezeigte Steuerchip 800 ist beispielsweise auf einer gedruckten Schaltungsplatine angeordnet, und emp- fängt z. B. die von einem Computer bereitgestellten Video- oder Graphiksignale zur Aufbereitung und Anzeige auf dem Bildschirm.

Das Problem bei solchen Steuereinheiten besteht darin, dass die Taktsignale über das Substrat des Steuerchips 800 in einen oder mehrere Eingänge des Steuerchips einkoppeln und sich mit den anliegenden Signalen überlagern. Hierdurch werden bei der Anzeige der Daten auf dem Bildschirm stören- de Interferenzmuster erzeugt. Diese Problematik sei nach- folgend anhand der am analogen Eingang empfangenen Signale verdeutlicht.

Hinsichtlich der verschiedenen Eingänge des Steuerchips 800 ist festzuhalten, dass theoretisch auch der DVI-Eingang 804 über das Substrat des Chips von den übrigen Taktsignalen (Clock-Domänen) gestört werden kann, jedoch beschränken sich die nachfolgenden Ausführungen der Einfachheit halber auf den analogen Eingang 802 (AVI) als Störsenke, wobei die Speicher-und die Bildschirm-Taktsignale mpll clk und ppll clk als Störquelle betrachtet werden, die über das in der Regel niederohmig ausgeführte Substrat des Steuerchips 800 in den analogen Eingang AVI einkoppeln.

Der einfachste und in der Praxis oft auftretende Fall einer Interferenz bei LCD-Steuereinheiten ist das Einkoppeln des Störsignals in den analogen Videoeingang 802 (AVI) mit der Frequenz des Bildschirmtaktes ppll_clk (Pixelfrequenz) bzw. den harmonischen Oberwellen dieses Taktes. Es existieren mehrere Möglichkeiten, wie das Störsignal erzeugt wird und

in das niederohmige Substrat des Chips 800 gelangt. Als Hauptquelle für die Substratspannungen sind neben der digi- talen Logik im Core (Kern) die Eingangs/Ausgangs-Treiber der Ausgangsschnittstelle 818 zu sehen.

Anhand der Fig. 9 ist ein Ersatzschaltbild der Bildschirm- Schnittstelle oder Ausgabe-Schnittstelle 818 aus Fig. 8 ge- zeigt. Im linken Abschnitt der Fig. 9 (links der gestri- chelten Linie) sind die Elemente des Steuerchips darge- stellt, und rechts der gestrichelten Linie sind die Elemen- te der Schaltungsplatine dargestellt.

Vom Ausgang 816 empfängt die Schnittstelle an einer Trei- berstufe 822 die auf dem Bildschirm anzuzeigenden Pixelsig- nale mit der Pixelfrequenz des Bildschirms ppll_clk. Die Treiberstufe 822 umfaßt bei dem dargestellten Beispiel ei- nen ersten Feldeffekttransistor 822a sowie einen zweiten Feldeffekttransistor 822b. Der Ausgang der Treiberstufe 822 ist mit einer Anschlussfläche des Steuerchips 800 verbun- den, wobei die Anschlussfläche eine Impedanz mit einem ohm- schen Anteil und einem kapazitiven Anteil gegen die Sub- stratmasse hat, was in Fig. 9 durch den Widerstand R1 und die Kapazität C1 angedeutet ist. Der Steuerchip 800 ist ü- ber einen Bonddraht mit einem Gehäuse verbunden, um eine Anschlussfläche des Steuerchips mit einer Anschlussfläche des Chipgehäuses zu verbinden. In Fig. 9 ist der induktive Anteil Li und der Ohmsche Anteil R2 der Impedanz des Bond- drahts gezeigt.

Zusätzlich sind die kapazitiven, induktiven und ohmschen Anteile der Impedanzen der Anschlussfläche und des Gehäu- ses, mit dem der Steuerchip 800 über den Bonddraht verbun- den ist, als Widerstand R3, als Induktivität L2 sowie als Kapazitäten C2 und C3 gezeigt.

Auf der Schaltungsplatine ist eine Übertragungsleitung TL (TL = Transmission Line) vorgesehen, welche das von dem Steuerchip ausgegebene Signal an eine weitere Treiberstufe

824 ausgibt, die das Signal ihrerseits an den Bildschirm weiterleitet. Die Treiberstufe 824 umfaßt ähnlich der Trei- berstufe 822 einen ersten Feldeffekttransistor 824a und ei- nen zweiten Feldeffekttransistor 824b. Ferner ist mit der Kapazität C4 eine Kapazität der Gehäusung der Treiberstufe 824 verdeutlicht.

In Fig. 9 ist ferner bezüglich der Induktivität L1 die hierüber abfallende Spannung UL (t) dargestellt. Wie oben ausgeführt, sind eine der Hauptquellen für die Substrat- spannungen die Ausgangssignale der Eingangs/Ausgangs- Treiberstufe 822 der Bildschirmschnittstelle. Diese Schnittstelle erzeugt über die Induktivitäten Li, L2 und die Widerstände Rl, R2, R3 der Bonddrähte und der Anschluss- flächen sehr steile Signale (hohes di/dt). Dies führt dazu, dass über die Bonddrähte Spannungen bis zu einigen 100 mV (uL (t) ) abfallen können, die, bedingt durch das Treiberlay- out, direkt oder indirekt auf das Substrat des Steuerchips 800 eingekoppelt.

Eine weitere Quelle für Störungen am analogen Eingang des Steuerchips 800 können Masse-oder Versorgungsspannungs- Störungen (bounces) sein, die durch eine geringe oder feh- lende Entkopplung auf dem Steuerchip im digitalen Core oder durch eine unzulängliche Führung der die Versorgungsspan- nung führenden Leitungen (power-routing) entstehen können.

Die sichtbaren Effekte sind sich in beiden Fällen sehr ähn- lich und bei unzureichender Immunität der analogen Schal- tungen (Power-Supply-Ripple-Rejection = Leistungsversor- gungs-Welligkeits-Unterdrückung, Ground-und Substrate- Noise-Decoupling = Masse-und Substrat-Rauschentkopplung) sind diese in der Form hochfrequenter Quasi-Rauschsignale (mit hoher Interferenzfrequenz finterf ~ avi_clk), in Form von schmalen diagonalen Streifen und Linien (1/2 avi clk > finterf fhorizontal) oder in Form von niederfrequenten hori- zontal ausgerichteten Streifen (fhorizontal 2 finterf 2 fvertikal) mit geringerer oder höherer Helligkeit sichtbar.

Die Erscheinungsform der auf dem Bildschirm (panel) sicht- baren Interferenz hängt hierbei von den auf dem Steuerchip 800 eingestellten Frequenzen in Relation zum Eingangstakt ab, wobei das jeweilige Eingangsformat (activ area = aktive <BR> <BR> Fläche, blanking = Austastung, Zeilenfrequenz usw. ) eine wesentliche Rolle spielt.

In Fig. 10A ist ein Beispiel für ein solches Interferenz- muster dargestellt, welches für eine LCD-Steuereinheit mit Bildschirm-Schnittstelle basierend auf einem C-Modell simu- liert wurde. Der in Fig. 10A dargestellte Verlauf des In- terferenzmusters stimmt weitestgehend mit dem bei einer re- alen LCD-Steuereinheit zu beobachtenden Verlauf überein.

Bis jetzt wurden lediglich LCD-Steuereinheiten mit einer Bildschirm-Schnittstelle betrachtet. Zusätzlich existieren jedoch auch LCD-Steuereinheiten, wie die anhand der Fig. 8 beschriebene, bei der zusätzlich die Speicher-Schnittstelle 814 vorgesehen ist. Prinzipiell gelten hier die gleichen Überlegungen wie oben, jedoch befinden sich bei LCD- Steuereinheiten mit externem Speicher neben der Bildschirm- Schnittstelle noch wesentlich stärkere Treibereingänge/- ausgänge für die Speicher-Schnittstelle auf dem Steuerchip 800. Diese für die Speicher-Schnittstelle vorgesehenen stärkeren Treiber sind nicht zuletzt auch aufgrund ihrer Wirkung auf das Substrat für die Betrachtung wesentlich.

Die Daten über die Speicher-Schnittstelle werden im Regel- fall mit einem anderen, üblicherweise höheren Takt getaktet als bei der Bildschirm-Schnittstelle. Ebenso wie bei der Bildschirm-Schnittstelle werden auch hier durch die sehr steilen Signale (hohes di/dt) induktive Spannungen über den Bonddrähten erzeugt, die auf das Substrat einkoppeln und von dort die analogen Schaltungen beeinflussen können. In der Realität befindet sich somit ein Frequenzgemisch aus zumindest zwei Frequenzen auf dem Substrat, die etwa in der gleichen Größenordnung liegen wie die Eingangsfrequenz

avi_clk des Signals von der betrachteten Eingangsquelle 802.

Betrachtet man beide Frequenzen unabhängig voneinander, ist eine Superposition zweier Interferenzmuster, wie sie in Fig. 10B gezeigt ist, möglich. Berücksichtigt sind hier le- diglich die Grundfrequenzen und nicht die harmonischen Fre- quenzanteile, die ihrerseits zu einem abweichenden Interfe- renzmuster führen würden.

Nachfolgend wird die Entstehung der oben anhand der Fig.

10A und 10B erläuterten Interferenzmuster näher betrachtet.

Bei der Entstehung der Interferenzmuster sei der im folgen- den beschriebene, vereinfachte Mechanismus zugrunde gelegt.

Ausgehend von einem realen XGA-Eingangsmodus (XGA = eXten- ded Graphics Adapter) wird, unter Berücksichtigung der ein- gestellten Pixelfrequenz (nur die Grundfrequenz), das sich ergebende Interferenzmuster rechnerisch hergeleitet und graphisch dargestellt. Für die nachfolgende Betrachtung seien die folgenden Bedingungen angenommen : Eingangmodus : XGA 1024x768 @ 75 Hz bei 78,75 MHz Horizontaler Back-Porch : 176 Pixel Horizontaler Front-Porch : 112 Pixel Vertikaler Back-Porch : 28 Linien Vertikaler Front-Porch : 4 Linien Bildschirmeinstellung : XGA 1024x768 Pixelfrequenz : 66 MHz Hieraus berechnet sich zunächst die Interferenzfrequenz fin- terf ZU : finterf = 78,75 MHz-66 MHz = 12,75 MHz.

Hieraus lässt sich pro Eingangszeile am analogen Videoein- gang (aktive Fläche + Austastung) die Anzahl der Interfe- renzen berechnen, die sich ergibt zu : interf/Zeile = (78,75/12, 75)-1 * 1312 = 212,4190 Ein Maximum/Minimum der Interferenz tritt somit periodisch mit einem Abstand von linterf = 1312/212, 4190... = 6, 1764... Pixel bzw. tinterf = (78, 75 MHz) 1 * 6, 1764... = 78, 4313... ns auf.

Geht man davon aus, dass in dem ersten Rahmen (Frame ; f = 1), erste Zeile (n = 1) der Startpunkt t = Os gewählt wird, so ist das erste Minimum/Maximum der Interferenz zwischen dem sechsten und siebten Pixel bzw. nach 78,4313 ns sicht- bar und von dort an periodisch (mit tinter) bis zum Zeilen- ende. Da die Interferenzperiode in der Regel nicht ganzzah- lig in eine Eingangszeile passt, bleibt am Ende jeder Zeile ein Rest. Die Differenz von (interf/Zeile) * n zur nächst- größeren Ganzzahl ist dann der jeweilige Startwert für die folgende Zeile n + 1. Durch diese Verschiebung des jeweili- gen Startwertes mit jeder Zeile entsteht ein diagonales Streifenmuster, wobei gilt : Rest {interf/Zeile} <0,5 => diagonale Streifen \\\\\\\\\\\\ Rest {interf/Zeile} >0,5 => diagonale Streifen//////////// Der in der letzten Zeile anfallende Nachkommawert von (in- terf/Zeile) * unmay bestimmt den Startwert der Interferenz im nachfolgenden Rahmen (f + 1), wodurch es in den meisten

Fällen zu einer Verschiebung der diagonalen Linien nach o- ben bzw. nach unten kommt. Das Resultat sind, je nach Ver- tikalfrequenz des Bildschirms, bewegte diagonale Linien, die in einer Richtung über das Ausgangsbild wandern. Bei starren Frequenzverhältnissen ist die scheinbare Geschwin- digkeit und die Richtung dieser Bewegung konstant und le- diglich von der Interferenzfrequenz und dem Zeitverlauf des Eingangssignals am analogen Videoeingang abhängig.

Die gerade dargelegten Ausführungen, die zu dem Interfe- renzmuster geführt haben, sind anhand der Fig. 11 nochmals graphisch zusammengefasst. Insbesondere ist die Festlegung der Startwerte für die nachfolgenden Zeilen und nachfolgen- den Rahmen verdeutlicht.

In der Realität ist der Mechanismus der Interferenzentste- hung zwar komplexer, da zusätzlich nicht nur alle harmoni- schen Frequenzanteile, sondern auch das dynamische Verhal- ten aller Komponenten auf dem Steuerchip sowie der externen Elemente, beispielsweise der Phasenregelschleifen auf dem Steuerchip, der Eingangssignalquellen, etc., eine wichtige Rolle spielen, jedoch lassen sich prinzipiell auch hier die entstehenden Interferenzen berechnen.

Die aufgrund der oben beschriebenen Mechanismen erzeugten korrelierten Interferenzmuster auf dem Bildschirm sind für einen Benutzer/Betrachter sichtbar und daher störend.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrun- de, ein Verfahren und eine Steuereinheit zu schaffen, die die sichtbaren Interferenzen auf einem Bildschirm vermei- det.

Diese Aufgabe wird durch ein Verfahren nach Anspruch 1 und durch eine Vorrichtung nach Anspruch 9 gelöst.

Die vorliegende Erfindung schafft ein Verfahren zum Redu- zieren von Interferenzmustern bei der Anzeige eines Bildes

auf einem Bildschirm mit einer Pixelfrequenz, wobei das Bild durch Pixeldaten beschreibbar ist, die dem Bildschirm durch eine Steuereinheit bereitgestellt werden, wobei wäh- rend der Erzeugung der Pixeldaten eines oder mehrerer der bei der Erzeugung der Pixeldaten verwendeten Taktsignale variiert werden.

Gemäß einem Ausführungsbeispiel schafft die vorliegende Er- findung ein Verfahren zum Reduzieren von Interferenzmustern bei der Anzeige eines Bildes auf einem Bildschirm mit einer Pixelfrequenz, wobei das Bild durch Pixeldaten beschreibbar ist, die dem Bildschirm durch eine Steuereinheit bereitge- stellt werden, wobei während der Erzeugung der Pixeldaten die Pixelfrequenz geändert wird.

Die vorliegende Erfindung schafft ferner eine Steuereinheit zum Steuern eines Bildschirms, der bei einer Pixelfrequenz arbeitet, zur Anzeige eines Bildes auf dem Bildschirm, mit reduziertem Interferenzmuster. Die Steuereinheit umfaßt ei- nen Eingang zum Empfang von Bilddaten, eine Verarbeitungs- einrichtung, die die empfangenen Bilddaten zur Erzeugung der Pixeldaten verarbeitet, wobei die Verarbeitungseinrich- tung während der Erzeugung der Pixeldaten eines oder mehre- re der bei der Erzeugung der Pixeldaten verwendeten Takt- signale variiert, und einen Ausgang, um die Pixeldaten zur Anzeige bereitzustellen.

Gemäß einem Ausführungsbeispiel schafft die vorliegende Er- findung ferner eine Steuereinheit zum Steuern eines Bild- schirms, der bei einer Pixelfrequenz arbeitet, zur Anzeige eines Bildes auf dem Bildschirm, mit reduziertem Interfe- renzmuster. Die Steuereinheit umfaßt einen Eingang zum Emp- fang von Bilddaten, eine Verarbeitungseinrichtung, die die empfangenen Bilddaten zur Erzeugung der Pixeldaten verar- beitet, wobei die Verarbeitungseinrichtung während der Er- zeugung der Pixeldaten die Pixelfrequenz ändert, und einen Ausgang, um die Pixeldaten zur Anzeige bereitzustellen.

Das erfindungsgemäße Verfahren und die erfindungsgemäße Steuereinheit bewirken eine Manipulation der Taktverhält- nisse auf dem Steuerchip, wodurch typische Interferenzmus- ter zerstört und somit nahezu unsichtbar gemacht werden.

Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, dass für die Entstehung der Interferenzmuster bzw. der In- terferenzbilder ein starres Frequenzverhältnis und ein fi- xierter Eingangssignalzeitverlauf die Ursache sind. Ist die Vermeidung der sichtbaren Interferenzen durch ein geeigne- tes Design der analogen Komponenten allein nicht mehr mög- lich, sind die Frequenzverhältnisse auf dem Chip der An- satzpunkt für das Lösen der Problematik im Zusammenhang mit Interferenzbildern.

Allgemein gesagt ist der erfindungsgemäße Ansatz darin zu sehen, die Korrelation bzw. das starre Verhältnis der ver- wendeten Frequenzen zu zerstören, so dass keine regelmäßige Störmuster innerhalb eines Rahmens oder innerhalb aufeinan- derfolgender Rahmen entstehen können. Gemäß einem bevorzug- ten Ausführungsbeispiel erfolgt diese Zerstörung der Korre- lation bzw. des starren Verhältnisses der Frequenzen durch eine zeitabhängige Frequenzmodulation.

Hierbei sind die Störungen, die typischerweise zwischen 1 bis 5 LSB (LSB = Least Significant Bit = minderwertigstes Bit) liegen, zwar immer noch vorhanden jedoch für das menschliche Auge lediglich als leichtes unregelmäßiges Rau- schen im Bild sichtbar und daher wesentlich weniger stö- rend.

Gemäß einem ersten Ausführungsbeispiel wird die zeitabhän- gige Frequenzmodulation (FM) durch eine zeitkontinuierliche Frequenzmodulation realisiert. Gemäß einem anderen Ausfüh- rungsbeispiel wird die zeitabhängige Frequenzmodulation durch eine zeitdiskrete Frequenzmodulation realisiert.

Gemäß einem zweiten bevorzugten Ausführungsbeispiel erfolgt die Frequenzmodulation für einen Steuerchip durch eine ex- terne Frequenzquelle oder gemäß einem weiteren Ausführungs- beispiel durch eine interne, auf den Chip realisierte Fre- quenzquelle.

Gemäß einem dritten bevorzugten Ausführungsbeispiel erfolgt die Frequenzmodulation durch Verwendung von Spread- Spectrum-Phasenregelschleifen).

Bevorzugte Weiterbildungen der vorliegenden Anmeldung sind in den Unteransprüchen definiert.

Nachfolgend werden anhand der beiliegenden Zeichnungen be- vorzugte Ausführungsbeispiele der vorliegenden Erfindung näher erläutert. Es zeigen : Fig. 1A bis C Beispiele für eine zeitkontinuierliche Modu- lationsfunktion g (t) ; Fig. 2A bis C Beispiele für eine zeitdiskrete Modulations- funktion g (k) ; Fig. 3 ein Blockdiagramm, das die Takterzeugung in einem Steuerchip für einen Bildschirm dar- stellt ; Fig. 4 ein Blockdiagramm einer Steuereinheit gemäß einem ersten Ausführungsbeispiel der vorlie- genden Erfindung mit einer externen Fre- quenzmodulation ; Fig. 5 eine Steuereinheit gemäß einem zweiten Aus- führungsbeispiel der vorliegenden Erfindung mit einer internen Frequenzmodulation ; Fig. 6 den Frequenzverlauf bei einer Spread- Spectrum-Phasenregelschleife ;

Fig. 7 ein Beispiel für ein Interferenzmuster bei einer LCD-Steuereinheit mit Speicher-und Bildschirm-Schnittstelle ; Fig. 8 ein Blockschaltbild einer bekannten LCD- Steuereinheit ; Fig. 9 ein Ersatzschaltbild der Bildschirmschnitt- stelle der LCD-Steuereinheit aus Fig. 8 ; Fig. 10A ein Interferenzmuster einer LCD- Steuereinheit mit einer Bildschirm- Schnittstelle ; Fig. 10B ein Interferenzmuster einer LCD- Steuereinheit mit einer Bildschirm- Schnittstelle und einer Speicher- Schnittstelle ; und Fig. 11 eine Darstellung zur Erläuterung der Entste- hung eines Interferenzmusters.

Bei der nachfolgenden Beschreibung der bevorzugten Ausfüh- rungsbeispiele werden in den Figuren gleiche, gleich wir- kende oder ähnliche Elemente mit den gleichen Bezugszeichen versehen.

Basierend auf dem oben beschriebenen, einfachen Modell der Interferenzentstehung werden nachfolgend die erfindungsge- mäßen Ansätze, Verfahren und Vorrichtungen beschrieben, mit denen die Entstehung sichtbarer und somit störender Inter- ferenzen verhindert oder unterdrückt werden können.

An dieser Stelle sei jedoch darauf hingewiesen, dass die nachfolgend beschriebenen Verfahren, Ansätze und Vorrich- tungen additiv zu den Maßnahmen zu sehen sind, die in den betroffenen analogen Schaltungsteilen und dem Gesamtsystem

(gedruckte Schaltungsplatine, Chip, Anwendung) zu treffen sind, um die Empfindlichkeit gegenüber dem Rauschen und un- gewollten Substrat-und Masse-Spannungen zu verringern.

Vorzugsweise setzt die vorliegende Erfindung somit bei Sys- temen ein, welche bereits ein ausgereiftes und relativ stö- runempfindliches analoges Betriebsverhalten aufweisen.

Wie oben erwähnt wurde, wird gemäß einem bevorzugten Aus- führungsbeispiel der vorliegenden Erfindung die Änderung der Pixelfrequenz zur Vermeidung der Interferenzmuster da- durch erreicht, dass eine zeitabhängige Frequenzmodulation FM realisiert wird, welche die Korrelation bzw. das starre Verhältnis der Frequenzen zerstört, so dass beim Einkoppeln der Störfrequenzen Interferenzmuster reduziert oder unter- drückt werden.

Gemäß einem ersten Ausführungsbeispiel wird die zeitabhän- gige Frequenzmodulation durch eine zeitkontinuierliche Fre- quenzmodulation realisiert, beispielsweise durch die Funk- tion eines Frequenzwobblers, der um die von dem Bildschirm bzw. dem Speicher geforderte Basisfrequenz (fo) einen Fre- quenzbereich Af mit einer geeigneten Rate, die durch eine Modulationsfunktion g (t) festgelegt ist, durchläuft.

Unter der Annahme, dass auf dem Steuerchip die erforderli- chen Taktsignale durch Phasenregelschleifen (PLL = Phase Locked Loop) erzeugt werden, gilt für die Eingangsfrequen- zen fxpilin (t) der Phasenregelschleifen : fxpllin (t) = fo + Af * g (t) mit : fo = Basisfrequenz des Bildschirms (Pixelfrequenz) o- der Basisfrequenz des Speichers Af = Frequenzbereich um die Basisfrequenz g (t) = Modulationsfunktion

Die Modulationsfunktion g (t) kann eine beliebige stetige Funktion sein, beispielsweise die in Fig. 1A bis 1C darge- stellten Funktionen, wobei sich jedoch grundsätzlich keine Einschränkung hinsichtlich der Ausgestaltung und Ausführung der verwendeten Funktion ergibt.

Bei dem hier beschriebenen, zeitkontinuierlichen Fall der Frequenzmodulation wird sich das ergebende Muster der In- terferenz stetig innerhalb jeder Zeile und somit auch in- nerhalb jedes einzelnen Rahmens ändern, und bei geeigneter Festlegung der Funktion g (t) und des Parameters Af ist es möglich, aus dem ursprünglich korrelierten Interferenzmus- ter ein scheinbar unkorreliertes"weißes" (Quasi-) Rauschen zu erzeugen.

Bei einem weiteren, bevorzugten Ausführungsbeispiel der vorliegenden Erfindung wird anstelle der oben beschriebe- nen, im allgemeinen recht aufwendigen Vorgehensweise für die zeitkontinuierliche Frequenzmodulation eine vereinfach- te, zeitdiskrete Frequenzmodulation angewandt, die zu ähn- lichen Resultaten führt, jedoch im Hinblick auf die Reali- sierung wesentliche Vorteile bietet.

Bei diesem Ausführungsbeispiel ändert sich die zu modulie- rende Frequenz fxpiiinfk) nicht kontinuierlich, sondern, je nach Ausführung, rahmenweise oder zeilenweise. Ferner kann auch eine beliebige zeitliche Festlegung gewählt werden.

Wie bei der zeitkontinuierlichen Frequenzmodulation kann sich hier die Frequenz stetig oder zufällig und sprunghaft, mittels eines geeigneten Zufallsgenerators, ändern, was ei- ne effektivere Erzeugung von"weißem" (Quasi-) Rauschen er- möglicht.

Bei diesem Ausführungsbeispiel gilt für die Eingangsfre- quenz der Phasenregelschleifenanordnung : fxpiiin = 0 + Af * g (k)

mit : fo Basisfrequenz des Bildschirms (Pixelfrequenz) o- der Basisfrequenz des Speichers Af = Frequenzbereich um die Basisfrequenz g (k) = zeitdiskrete Modulationsfunktion k Laufindex Der Laufindex k wird immer dann um 1 erhöht, wenn eine zu- vor festgelegte Bedingung für eine Frequenzänderung erfüllt ist, z. B. ein Zeilen-oder Rahmen-Wechsel oder ähnliches auftritt, also eine neue Zeile bzw. ein neuer Rahmen er- reicht wird. In Fig. 2A bis C sind Beispiele für die zeit- diskrete Modulationsfrequenz g (k) dargestellt, wobei jedoch auch hier darauf hinzuweisen ist, dass es grundsätzlich keine Einschränkung hinsichtlich der zu verwendenden dis- kreten Funktion gibt.

Wie auch beim oben beschriebenen, ersten Ausführungsbei- spiel ist das Ergebnis, bei geeigneter Wahl der Funktion g (k), der Modulationsbedingung und dem Parameter Af ein "weißes" (Quasi-) Rauschen, das im günstigsten Fall nicht oder nur sehr schwach sichtbar ist.

Hinsichtlich der oben beschriebenen Ausführungsbeispiele ist generell festzuhalten, dass beide beschriebenen Verfah- ren zur Erzeugung der zeitabhängigen Frequenzmodulation durch eine geeignete Festlegung der Modulationsbedingung ausgesprochen flexibel einsetzbar sind, was auch aufgrund der Vielzahl von möglichen Eingangsmodi und Eingangsfre- quenzen erforderlich ist, um eine Anpassung des erfindungs- gemäßen Verfahrens an verschiedene Umgebungsbedingungen zu ermöglichen.

Nachfolgend wird die Erzeugung und Verteilung von Taktsig- nalen auf einem Steuerchip, wie er beispielsweise anhand der Fig. 8 beschrieben wurde, näher erläutert, und an- schließend erfolgt auf der Grundlage dieser Erläuterung die

Beschreibung von Ausführungsbeispielen zur Implementierung der erfindungsgemäßen Verfahren bei Steuerchips für LCD- Bildschirme.

In Fig. 3 ist ein Blockdiagramm der für die Takterzeugung auf einem Steuerchip erforderlichen Einheiten dargestellt.

Wie in der schematischen Darstellung von Fig. 3 zu sehen ist, werden die dort gezeigten Schaltungselemente zur Er- zeugung des Speichertaktes mpll_clk sowie des Pixeltaktes ppllclk verwendet. Die Schaltung umfaßt einen Multiplexer 100, der an einem ersten Eingang ein horizontales Synchro- nisationssignal HS (H-Sync) empfängt. An einem zweiten Ein- gang empfängt der Multiplexer 100 einen externen Oszilla- tor-Takt sys clk. Basierend auf einem Ansteuersignal wählt der Multiplexer einen der beiden Eingänge als Eingangssig- nal zur Erzeugung des Pixeltaktes ppll-clk aus. Das vom Multiplexer 100 ausgewählte Ausgangssignal wird über eine Leitung 102 einem Vor-Teiler 104 (pre-divider, nprediv) be- reitgestellt, wobei ein von diesem erzeugtes Ausgangssignal über eine weitere Leitung 106 dem Eingang einer Phasenre- gelschleife 108 bereitgestellt wird, die unter Steuerung eines internen Teilers 110 (ndiv) den Pixeltakt ppll_clk am Ausgang bereitstellt. Der externe Oszillator-Takt sys clk wird ferner einem weiteren Vor-Teiler 112 (npre- div) bereitgestellt, der an dessen Ausgang über eine Leitung 114 ein Ausgangssignal an die Phasenregelschleife 116 aus- gibt. Die Phasenregelschleife 116 wird durch eine interne Steuerung 118 (ndiv) gesteuert und gibt am Ausgang den Spei- chertakt mpll-clk aus.

Ferner ist in Fig. 3 angedeutet, dass der Takt zum Betrei- ben des Registers, des in Fig. 8 gezeigten Konfigurations- registers, rclk gleich dem Systemtakt oder externen Oszil- latortakt sysclk ist.

Ferner ist dargestellt, dass aus dem horizontalen Synchro- nisationssignal HS über eine weitere Phasenregelschleife 120 und eine nachgeschaltete Phasenverzögerungsschleife 122

der Eingangstakt avi clk erzeugt, welcher auch einem Ab- taster 124 zur Akquisition und Digitalwandlung des AVI- Signals bereitgestellt wird.

Bei dem in Fig. 3 dargestellten Prinzipschaltbild handelt es sich um eine Steuereinheit zur Takterzeugung für einen LCD-Steuerchip mit externem Speicher, der in der Regel zu- mindest vier unterschiedliche Takte (Clock-Domänen) auf- weist, die zueinander in einem bestimmten, zeitvarianten Verhältnis stehen. Ferner ist anhand der Fig. 3 eine Konfi- guration für die Takterzeugung betrachtet, die auch bei späteren Implementierungen und Anwendungen anzutreffen ist.

In Fig. 3 sind die vier Takte und deren Erzeugung skiz- ziert, und abgesehen von der Phasenregelschleife 108 (llpll), die als Eingangssignal das horizontale Synchroni- sationssignal HS des analogen Videoeingangs AVI verwenden kann, werden alle übrigen Phasenregelschleifen durch den externen Oszillator-Takt sysclk angesteuert.

Unkritisch ist der für die Register des Steuerchips 800 verwendete Takt rclk. Dieser ist in der Regel identisch mit dem externen Takt (rclk = sys clk) und hat, da die Register im Normalbetrieb statisch sind, keinen sicht-oder messba- ren Einfluss auf die analogen Schaltungen des Chips.

Anders liegt der Fall beim Speichertakt mpll-clk und Bild- schirm-Takt (Pixeltakt) ppll clk, die von den zugehörigen Phasenregelschleifen 108 und 116 (ppll, mpll) erzeugt wer- den. Mittels dieser Taktsignale werden nicht nur sehr große digitale Blöcke des LCD-Steuerchips getaktet, sondern auch die entsprechenden Eingangs/Ausgangs-Schnittstellen, näm- lich die Speicherschnittstelle und die Bildschirm- Schnittstelle. Als Eingangssignal kann bei beiden Phasenre- gelschleifen der externe Oszillator-Takt verwendet werden und durch eine Programmierung der Vor-Teiler 104,112 und der internen Schleifen-Teiler 110,118 kann die erwünschte Frequenz des Taktsignals am Ausgang eingestellt werden. Bei

der Bildschirm-Phasenregelschleife kann alternativ zum ex- ternen Takt sys clk auch das H-Sync Signal des ausgewählten Eingangs, bei dem dargestellten Ausführungsbeispiel das Signal HS des analogen Videoeingangs, als Eingangssignal herangezogen werden.

Ausgehend von der in Fig. 3 dargestellten Systemarchitektur werden nachfolgend zwei bevorzugte Ausführungsbeispiele zur Implementierung der oben beschriebenen Verfahren zur Quasi- Dekorrelation der Takte beschrieben. Für einen Fachmann wird es aus der nachfolgend beschriebenen Implementierung ersichtlich sein, dass auch andere Implementierungen mög- lich sind.

Anhand der Fig. 3 wird ein erstes Ausführungsbeispiel be- schrieben, bei dem der frequenzmodulierte Systemtakt durch eine externe Quelle eingespeist wird. In Fig. 4 ist ein Ausschnitt der in Fig. 3 gezeigten Schaltungselemente zur Erzeugung des Pixeltaktes ppll clk und des Speichertaktes mpll clk dargestellt, wobei für die Implementierung des Verfahrens der extern eingespeiste Systemtakt sys clk als Eingangssignal an die Phasenregelschleife 108 zur Erzeugung des Pixeltaktes ausgewählt wird, so dass der Einfachheit halber in Fig. 4 der in Fig. 3 noch gezeigte Multiplexer 100 weggelassen wurde.

In Fig. 4 ist zu sehen, dass anstelle des bei herkömmlichen LCD-Steuerchips verwendeten externen Quarz-oder Kristall- oszillators 126 nunmehr ein Wobbelgenerator 128 verwendet wird, um den Systemtakt sys clk bereitzustellen. Dies ist durch die unterbrochene Verbindung zwischen dem Quasi- Oszillator 126 und den Vor-Teilern 104 und 112 (nprediv) bei 130 gezeigt. Bei dem in Fig. 4 dargestellten Ausführungs- beispiel handelt es sich um eine einfache Implementierung der vorliegenden Erfindung, wobei hier anstelle des her- kömmlicherweise verwendeten Quarz-Oszillators 126 ein ex- terner Frequenzgenerator 128, z. B. vom Typ Stanford DG 245 verwendet wird, der anstelle des Quarz-Oszillators auf der

gedruckten Schaltungsplatine angeordnet ist, auf der auch der Steuerchip zur Ansteuerung des Bildschirms angeordnet ist. Wird der Frequenzgenerator 128 eingestellt, um ein frequenzmoduliertes Signal entsprechend den oben beschrie- benen Ausführungsbeispielen des erfindungsgemäßen Verfah- rens zu erzeugen, so kann dieses frequenzmodulierte Aus- gangssignal des Generators 128 als Eingangssignal bzw. Sys- temtakt sys_clk für die Phasenregelschleifen 108 und 116 herangezogen werden. Bei sorgfältiger Auswahl der Parameter wird hier eine Quasi-Dekorrelation der durch die Phasenre- gelschleifen 108 und 116 (ppll, mpll) erzeugten Taktsignale ppl_clk und mpllclk bezüglich des Abtasttaktes des analo- gen Eingangssignals (aviclk) erreicht.

Die systematischen Grenzen der zu wählenden Parameter hän- gen zum einen ab von den dynamischen Regeleigenschaften der Phasenregelschleifen 108 und 116 und zum anderen von der Frequenztoleranz der angeschlossenen Einheiten, also des angeschlossenen Bildschirms und des Speichers. Dies bedeu- tet, dass auch bei einer maximalen Frequenzabweichung auf- grund der Frequenzmodulation immer noch ein sicherer Daten- transfer zu den angeschlossenen Einheiten gewährleistet sein muss. Darüber hinaus ist bei einer starken Frequenzmo- dulation auch noch die Einhaltung der für die Synthese der digitalen Blöcke angelegten Beschränkungen zu beachten, um Zeitgebungsprobleme innerhalb der Blöcke und vor allem auch an den Schnittstellen zwischen den Takten (Clock-Domänen) zu vermeiden.

Die Bestimmung der zu wählenden Parameter für die Frequenz- modulation ist auf theoretischem Wege sehr aufwendig, da sich in der Realität nicht nur die Grundfrequenzen, sondern auch alle harmonischen Anteile sowie die dynamischen Eigen- schaften aller Komponenten überlagern und zu einem komple- xen Zeit-und Frequenzverhalten führen. Obwohl theoretisch bestimmbar, werden die Parameter für die Frequenzmodulation vorzugsweise empirisch für jede Kombination von Eingangsmo- dus/Anwendung ermittelt. Basierend auf den so ermittelten

Werten erfolgt dann eine Einstellung entsprechend einem er- wünschten Modus.

Obwohl das gerade beschriebene Ausführungsbeispiel mit dem externen Frequenzgenerator gute Ergebnisse liefert, ist ein Nachteil in dieser Ausgestaltung darin zu sehen, dass die Kosten und der Aufwand für den Anschluss des externen Fre- quenzgenerators zu hoch sind. Für eine spätere Anwendung ist der Einsatz eines externen Frequenzgenerators uner- wünscht, so dass bei der Realisierung ein vereinfachter programmierbarer/parametrisierbarer Generator auf der ge- druckten Schaltungsplatine herangezogen werden kann, was zwar eine mögliche, jedoch auch unwirtschaftliche Lösung darstellt.

Daher wird gemäß einem zweiten Ausführungsbeispiel der vor- liegenden Erfindung zur Implementierung des erfindungsgemä- ßen Verfahrens der frequenzmodulierte Systemtakt intern er- zeugt, d. h. in der Steuereinheit, nämlich auf dem Chip. In Fig. 5 ist eine Schaltung für die interne Erzeugung der Frequenzmodulation dargestellt. Wie zu erkennen ist, wird der herkömmlich verwendete externe Quarz-Oszillator 126, der auf der Schaltungsplatine angeordnet ist, beibehalten, um dem Steuerchip den Systemtakt sys clk bereitzustellen.

Zusätzlich zu den bereits oben beschriebenen Elementen ist ferner eine Teiler-Steuerung 132 (Divider-Controller) vor- gesehen, die über einen ersten Steuerbus 134 mit dem ersten Vor-Teiler 104, über einen zweiten Steuerbus 136 mit dem zweiten Vor-Teiler 112, über einen dritten Steuerbus 138 mit dem ersten Rückkopplungsteiler 110 und über einen vier- ten Steuerbus 140 mit dem zweiten Rückkopplungsteiler 118 in Verbindung steht.

Bei der in Fig. 5 dargestellten Realisierung handelt es sich um eine, verglichen mit der anhand der Fig. 4 be- schriebenen Realisierung, elegantere und technisch ungleich leichter zu realisierende Implementierung der Dekorrelation durch eine"On-Chip"-Frequenzmodulation. Die diesem Ausfüh-

rungsbeispiel zugrundeliegenden Ansatzpunkte für die Fre- quenzmodulation sind die bei den Phasenregelschleifen 108 und 116 jeweils verwendeten Vor-Teiler 104 und 112 sowie die Rückkopplungsteiler 110 und 118. Der Teilerwert jedes der Vor-Teiler 104 und 112 und der Rückkopplungsteiler wird unter Steuerung des Teiler-Steuerung 132 mittels eines ge- eigneten Algorithmus oder eines programmierbaren pseudo- zufälligen Generators verändert, um so das oben beschriebe- ne Zeit-und Frequenzverhalten zu erhalten. Bei dem in Fig.

5 dargestellten Ausführungsbeispiel enthält die Teiler- Steuerung 132 eine Abtaststeuerung, einen programmierbaren Zähler/Teiler sowie einen Zufallsgenerator.

Für das Ergebnis der Frequenzmodulation ist die Genauigkeit der Vor-Teiler 104,112 (nprediv) wichtig, wobei zu beachten ist, dass der hierdurch einzustellende, kleinste Frequenz- schritt AfSchritt durch den Rückkopplungsteiler 110, 118 (ndiv) der Phasenregelschleife 108,116 wieder herauf trans- formiert wird. Für die Größe des effektiv zu erzielenden Frequenzschrittes beim Pixeltakt ppll clk bzw. beim Spei- chertakt mpll clk gilt bei gleichen Aufbau der Schaltungen : Afschritt= Afn ndiv/nprediv, wobei z. B. gilt : ndiv = 2<BR> Hdiv-<BR> 16<BR> nprediv = 2 t woraus sich der minimale Schritt ergibt.

Ein Problem bei der Variation der Frequenzteiler ist die Tatsache, dass es sich hierbei im Prinzip um Zähler han- delt, die auf einen bestimmten Endwert programmiert sind und bei Erreichen dieses Endwertes (Schwelle) einen Aus- gangspuls liefern. Eine Umprogrammierung und somit eine Mo- dulation der Eingangsfrequenz der Phasenregelschleifen kann

somit auch nur beim Überlauf des Zählers stattfinden. Auf- grund des dynamischen Verhaltens der Phasenregelschleifen kommt es jedoch zu einer mehr oder weniger zeitkontinuier- lichen Änderung der Ausgangstaktsignale bzw. der Ausgangs- frequenzen mpllclk, ppllclk. Aus diesem Grund ist es auch nicht erforderlich, eine hohe Auflösung bei den Schrittwei- ten AfSchritt zu realisieren, da die Zwischenbereiche ohnehin kontinuierlich von den Phasenregelschleifen durchlaufen werden.

Die Realisierung des zweiten Ausführungsbeispiels zur Imp- lementierung des erfindungsgemäßen Verfahrens ist ungleich leichter als bei der externen Erzeugung des frequenzmodu- lierten Signals, jedoch ist hier auch das Zeitverhalten der Phasenregelschleife entscheidend. Da bereits die Vor-Teiler in bestehenden Schaltungen und Entwürfen vorhanden sind, kann das erfindungsgemäße Verfahren mit wenig Aufwand (Tei- lerlogik und-ansteuerung) implementiert und verifiziert werden.

Ein drittes, bevorzugtes Ausführungsbeispiel zur Implemen- tierung der für die Dekorrelation erforderlichen Frequenz- modulation ist der Einsatz eines alternativen Phasenregel- schleifen-Konzepts. Sogenannte Spread-Spectrum- Phasenregelschleifen werden bei ähnlichen Anwendungen zur Verbesserung der EMC/EMI (EMC = electromagnetic Compatibi- lity = elektromagnetische Verträglichkeit, EMI-Minimierung = Störstrahlungsminimierung) eingesetzt. Durch eine geeig- nete Anpassung der Parameter der Phasenregelschleifen und deren Ansteuerung (linear, Funktion, oder zufällig) ist es möglich, sowohl eine Dekorrelation der Takte zu erhalten, woraus keine sichtbaren Interferenzen folgen, sowie das EMC/EMI-Verhalten positiv zu beeinflussen.

In Fig. 6 ist der Unterschied zwischen einer normalen Pha- senregelschleife (normale PLL) und einer Spread-Spectrum- Phasenregelschleife (Spread-Spectrum-PLL) dargestellt. Wie zu erkennen ist, erzeugt die Spread-Spectrum-PLL im Gegen-

satz zur normalen PLL Ausgangssignale über einen vorbe- stimmten Frequenzbereich, wohingegen die normale PLL ledig- lich abhängig von der Eingangsfrequenz eine einzige Aus- gangsfrequenz liefert. Somit lassen sich auch hier durch die erfindungsgemäßen, oben näher beschriebenen Verfahren zur Dekorrelation die Taktsignale realisieren.

Nachfolgend werden experimentelle Ergebnisse zur Dekorrela- tion der Taktsignale näher beschrieben, wobei diese basie- rend auf dem oben beschriebenen ersten Ausführungsbeispiel zur Implementierung des Verfahrens mittels einer externen Einspeisung der frequenzmodulierten Signale durchgeführt wurden.

Für die Analyse von auftretenden Interferenzen bei einer LCD-Steuereinheit eignen sich besonders solche Steuerein- heiten, z. B. SAA6714, mit der Möglichkeit, die Daten in einem Speicher zu speichern und somit auch statisch zu be- werten. Im folgenden wird daher zunächst ein entsprechender Versuchsaufbau beschrieben und anschließend die hieraus ge- wonnenen Ergebnisse der Dekorrelation, mit externer Ein- speisung des frequenzmodulierten Systemtaktes, dargestellt.

Der Testaufbau umfasste folgende Geräte und Komponenten : - Stanford Research Systems Synthesized Function Genera- tor, Modell DS345 als System-Clock Generator, - Quantum Data Video Test Generator, Modell 801 GD als AVI Signalquelle, - SAA6714 Evaluation Board"Early Dragon", Version 1.2, mit SAA6714A, - LG Philips Panel, 18 Zoll, Modell LM181E1, SXGA- Auflösung, - Deutronic Power Supply 12V/5A, Modell DTP60 Folgende Einstellungen und Parameter wurden gewählt : Eingang :

Quantum Data Testgenerator Format : 83 = DMT1260 Image : 43 = 45Flat27 Auflösung : 1280x1024 Takt-Erzeugung : Stanford Research Systems Synthesized Function Generator : Basisfrequenz : 25.000. 005,000 Hz (25, 000005 MHz) Aufgrund der Möglichkeit, die Frequenz am Stanford Research Generator in Hz-Schritten einzustellen, konnte auch der Spezialfall eines stehenden Interferenzmusters erzeugt wer- den, welches dann statisch-auch ohne Zwischenspeicherung im Speicher-bewertet werden konnte. Wird im Normalbetrieb der Systemtakt von einem Quarz-Oszillator erzeugt, so hängt die Entstehung und die Art der Interferenzlinien sehr stark von der Temperatur des Quarz-Oszillators sowie von dessen Alterung, Fertigungstoleranzen usw. ab.

Untersucht wurde das Verhalten einer LCD-Steuerung, wie sie anhand der Fig. 8 beschrieben wurde. Der Ausgang des exter- nen Frequenzgenerators dient hierbei als Referenzsignal für den Speichertakt und den Bildschirmtakt (Pixeltakt), wie es oben beschrieben wurde. Eine Frequenzmodulation am externen Generator führt zu einer vom dynamischen Verhalten der je- weiligen Phasenregelschleife bestimmten Frequenzmodulation des Speichertaktes bzw. des Bildschirmtaktes.

Fig. 7 zeigt einen Ausschnitt eines Bildschirmausdrucks welcher durch Einfrieren des Bildes im externen Speicher des LCD-Scalers und durch Auslesen dieses Speicherbereichs erstellt wurde. Da beim Ausdruck des Dokuments die Interfe- renzlinien kaum noch sichtbar sind, wurden zur Veranschau- lichung drei davon durch weiße Linien hervorgehoben.

Im Gegensatz zu dem bereits beschriebenen diskreten Modell zeigt sich in der Realität schon bei kleinen Frequenzände- rungen eine starke Abhängigkeit des Interferenzmusters. Bei einer Änderung der Eingangsfrequenz um nur wenige Hertz wurden unterschiedliche Interferenzmuster sichtbar.

In der nachfolgenden Tabelle sind einige Einstellung sowie die jeweiligen Erscheinungsformen der Interferenzlinien wiedergegeben. Frequenz Interferenzlinien (Hz) 25.000. 004 ca. 20 Grad Neigung im Uhrzeigersinn im Abstand von ca. 5 mm 25.000. 010 ca. 20 Grad Neigung im Uhrzeigersinn im Abstand von ca. 3 mm 25. 000.012 ca. 150 Grad Neigung im Uhrzeigersinn im Abstand von ca. 2 mm 25. 000.018 ca. 20 Grad Neigung im Uhrzeigersinn im Abstand von ca. 5 mm 25. 000.025 wie bei 25.000. 012 und 25.000. 010 zusammen Durch Anwenden der Dekorrelation mittels eines frequenzmo- dulierten Systemtaktes anstelle des Quarz-Oszillators auf der gedruckten Schaltungsplatine ist es möglich, die in Fig. 7 dargestellten Interferenzmuster für das menschliche Auge"unsichtbar"zu machen. Entscheidend für den erwünsch- ten Effekt ist hierbei die Kombination aus Interferenzfre- quenz, Diversion der Interferenzlinien durch die Frequenz- modulation und die vertikale Auffrischrate.

Als Beispiel sei das Interferenzmuster betrachtet, welches bei 25.000. 004 Hz Systemtakt auftrat. Eine Sweep-Rate von 25 Hz, ein überstrichener Frequenzbereich von 7777 Hz sowie eine Sinusfunktion als Modulationsfrequenz g (t) wurde ge- wählt, und bei diesen Einstellungen am Funktionsgenerator wurde ein sehr gutes Ergebnis erzielt, bei dem die Interfe- renzlinien für das menschliche Auge nicht mehr sichtbar wa- ren.

Vorzugsweise wird das erfindungsgemäße Verfahren unter Ver- wendung einer zufälligen Modulation ausgeführt, da die Mög- lichkeit besteht, dass durch die Frequenzmodulation selbst wieder ein neues und in seiner Entstehung komplexes Inter- ferenzmuster erzeugt wird. Da dieses Verhalten vor allem bei stetigen Modulationsfunktionen zu erwarten ist, geht aus den Simulationsergebnissen mit dem diskreten Modell hervor, dass die zufällige Modulation die günstigere Vari- ante der Frequenzmodulation ist.

Das erfindungsgemäße Verfahren hat sowohl im Modell als auch in der Realität gezeigt, dass hierdurch effektiv In- terferenzerscheinungen bei LCD-Steuereinheiten mittels der beschriebenen Quasi-Dekorrelation der Taktsignale abgemil- dert bzw. unsichtbar gemacht werden können.

Die technische Realisierung ist mit relativ geringem Auf- wand möglich, jedoch sind für den effektiven Einsatz des Verfahrens die geeigneten Parameter für verschiedene Modi zu ermitteln, um sicherzustellen, dass das Verfahren zuver- lässig arbeitet und es keine Probleme mit den externen Kom- ponenten (Speicher und Bildschirm) gibt.

Im Vorhergehenden wurde ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung näher beschrieben, bei dem die sichtbaren Interferenzen durch eine Änderung der Pixelfre- quenz bei der Erzeugung der Pixeldaten erreicht wurde. Die vorliegende Erfindung ist jedoch nicht hierauf beschränkt.

Grundsätzlich können alle Störsignale auf dem Chip oder der Schaltungsplatine in gleicher Weise manipuliert werden wie die Signale ppll und mpll, so dass die vorliegende Erfin- dung nicht auf diese Taktsignale beschränkt ist, sondern allgemein auf alle Taktsignale anwendbar ist.