技术领域

本发明实施例涉及一种 Delta Sigma调制器及其实现调制的方法。

背景技术

Delta Sigma调制器（其中， Delta Sigma表示三角积分） ， 下文简称为 DSM。 DSM釆用过釆样（即相对于信号带宽， 釆样率要高出很多倍）和噪声 成形技术（即量化噪声主要分布在带外， 带内噪声低） , 可以将多比特的输 入信号调制为低比特甚至是单比特的输出信号 ， 同时， 可以保持信号的信号 噪声比 （SNR, Signal to Noise Ratio )性能。 由于 DSM可以将多比特非恒包 络的信号， 转换为单比特恒包络的信号， 因此， 如果 DSM和大功率放大器一 起使用， 可以极大地改善功放效率。

在过去的几十年里， DSM在音频领域得到了广泛的应用， 因为音频信号 的带宽较低， 所以， 对 DSM实现时的釆样率要求也很低。 最近几年来， 随着 通信领域 3G、 4G技术的发展， 为了提高发射机的效率， 对 DSM在通信领域 中的应用期望也越来越高。

DSM在高速数据处理领域如通信领域中应用遇到 的最大挑战来自于釆 样频率。 由于通信信号的带宽非常宽， 与音频信号的几千赫兹（Hz, Hertz ) 的带宽相比， 通信信号有几兆 Hz甚至几十兆 Hz带宽。 由于 DSM釆用了过 釆样技术， 过釆样率越高输出信号的 SNR性能越好， 因此对于通信的高带宽 信号， 为了保证输出的 SNR性能， 需要 DSM工作在更高的釆样频率。

对于数字发射机来说， DSM电路一般使用数字电路来实现， 通常选择场 可编程门阵列 （ FPGA, Field Programmable Gate Array )或者集成电路 ( IC, Integrated Circuit )来实现。 FPGA电路的工作时钟在 400MHz以下， IC电路 通过门级优化可以达到 1GHz左右。但是，由于 DSM电路内部存在反馈环路， 是无法通过普通的添加流水线寄存器的方式来 优化电路时序的， 因此， 想要 以通过提高釆样频率的方法来提高 DSM的 SNR性能，对于 FPGA和 IC电路 来说是一件非常困难的事情。

图 1为传统的 DSM结构示意图， 如图 1所示， 传统的 DSM结构， 其传 输函数存在很多加法器，而这些加法器往往只 有一个流水线寄存器作为输出， 这样， 在电路实现时， 影响电路时序的关键路径都集中在了加法器上 ， 从而 影响了整个电路的工作性能。 如果只是简单的向电路中增加流水线寄存器， 会导致整个反馈环路的传输函数发生变化， 从而无法实现原有功能。

为了在通信上实现高性能的 DSM 电路， 目前业界的解决方法大致有两 种： 一种是， 釆用模拟电路实现 DSM 电路的功能， 经常被各种模 /数转换 ( ADC ) 器件使用。 但是对于通信用发射机结构， 由于处理的是数字信号， 所以这种 DSM是无法适用。 另一种是， 釆用一些数字方法进行优化， 例如多 相分解、 时间交织等， 通过并行方式来提高釆样速率， 但是这种并行方式使 得电路结构变得更为复杂， 导致工作速度受到影响， 很难实现。

相关的专利文献包括： 专利申请号为 CN201010230424.9 的中国专利申 请 "具有三角积分调变架构的音讯产生装置及其� �法" ， 以及专利号为 US6518905B2的美国专利 "Parallel Time Interleaved Delta Sigma Modulator" (并行时间交织 Delta Sigma调制器）。 其中， 第 201010230424.9号中国专利 申请存在以下不足： 该专利只是针对一般的模拟或者低速电路设计 ， 没有指 明高速的釆样频率下的实现方法， 不适用于高速釆样频率的设计场合。 第 US6518905B2号外国专利申请存在以下不足：该发� ��实施例釆用了多个 DSM 并行支路， 同时对模拟输入信号进行连续时间的 DSM处理，之后使用不同相 位的时钟进行釆样， 并恢复为一个高速釆样率的数据输出。 这种方法只适合 于模拟电路， 无法用于数字电路以及发射机结构。

发明内容

本发明实施例提供一种 Delta Sigma调制器及其实现调制的方法， 能够提 高 DSM的釆样速率， 进而提高 DSM的 SNR性能， 保证 DSM在高速数据处 理领域中的应用。

为了解决上述技术问题， 本发明实施例公开了一种 Delta Sigma调制器 DSM, 包括输入数据预处理单元、 DSM传输函数和量化单元， 以及超前预测 单元， 其中，

输入数据预处理单元， 设置为： 对输入的数据进行预处理， 经过预处理 后的数据输出至 DSM传输函数和量化单元、经过中间代数变换后 的各路数据 输出至超前预测单元；

DSM传输函数和量化单元， 设置为： 接收来自输入数据预处理单元以及 超前预测单元的数据， 对接收到的数据实现 DSM功能；

超前预测单元， 设置为： 接收来自输入数据预处理单元的经过中间代数 变换后的各路数据，以及来自 DSM传输函数和量化单元的寄存器输出的数据 和量化器输出的数据；根据接收到的当前的数 据，预测超前时刻的 DSM传输 函数和量化单元的量化器输出值， 并反馈给 DSM传输函数和量化单元。

所述 DSM还包括并行处理单元，设置为： 接收所述输入的数据， 以及来 自所述 DSM传输函数和量化单元的寄存器输出的数据和 量化器输出的数据； 对接收到的数据进行并行处理， 得到并行输出。

所述中间代数变换后的各路数据中的路数与所 述输入的数据的级数减 一。

所述 DSM传输函数和量化单元包括加法器、多级流水 线寄存器，和量化 器。

所述输入的数据为单级数据， 所述多级流水线寄存器为一级流水线寄存 器；

或者， 所述输入的数据是多级数据， 所述多级流水线寄存器的级数与输 入的数据的级数相同。

所述中间代数变换后的各路数据中的路数与所 述输入的数据的级数减 所述 DSM传输函数和量化单元包括加法器、多级流水 线寄存器，和量化 器；

所述输入的数据为多条并行的多级数据， 所述多级流水线寄存器为第一 条支路的流水线寄存器， 其输出的当前的数据作为第一条并行支路；

所述并行处理单元并行处理得到（所述并行支 路数量 M-1)条并行支路； 其中， 每条支路的流水线级数为： 输入数据的级数 N与并行支路数量 M 之商的结果。

所述输入数据预处理单元中设置有有限冲击响 应滤波 FIR器。

所述 DSM为一阶结构、 或二阶结构、 或三阶或三阶以上结构。

本发明实施例还提供一种 Delta Sigma调制器 DSM实现调制的方法， 包 括：

对输入的数据进行预处理； 根据当前的数据预测 DSM调制结果； 根据预处理后的数据及预测的结果， 对当前的数据进行 DSM调制。

所述根据当前的数据预测 DSM调制结果为： 根据所述 DSM中的寄存器 输出的数据和量化器输出的数据， 以及所述预处理中经过中间代数变换后的 各路数据， 预测超前时刻的 DSM中量化器输出值， 并反馈回 DSM。

所述中间代数变换后的各路数据中的路数与所 述输入的数据的级数减 所述预处理包括： FIR处理、 延迟和分配处理。

所述输入的数据为单级数据，所述 DSM调制方法为传统 DSM调制方法。 所述输入的数据为多级数据；所述 DSM调制中的多级流水线寄存器的级 数与输入的数据的级数相同； 且，

所述预处理和预测中均包括多级化的处理。

所述输入的数据为多条并行的多级数据； 该方法还包括：对所述 DSM中 的寄存器输出的数据和量化器输出的数据， 以及输入的数据进行并行处理； 所述 DSM调制中的多级流水线寄存器为第一条支路的 流水线寄存器，其 输出的当前的数据作为第一条并行支路；并行 处理后得到 (所述并行支路 M-1) 条并行支路；

其中， 每条支路的流水线级数为： 输入数据的级数 N与并行支路数量 M 之商的结果。

本申请技术方案包括对输入的数据进行预处理 ； 根据当前的数据预测 DSM调制结果； 最后根据预处理后的数据及预测的结果， 对当前的数据进行 DSM调制。 本发明实施例通过对输入数据的预处理， 以及对 DSM调制结果 的预测， 在 DSM中实现了多级流水线寄存器结构， 这样， 在不影响原传输函 数特性的同时， 改善了加法器等关键路径的时序， 从而提高了电路运行的釆 样频率， 进而提高了 SNR性能。

本发明实施例通过并行处理，使得本发明实施 例提供的 DSM支持并行数 据的调制，在 DSM中实现了多级流水线寄存器结构的基础上， 还实现了更高 的釆样频率， 大大提高了 DSM的釆样速率， 提高了 DSM的 SNR性能， 从 而更好地保证了 DSM在高速数据处理领域中的应用。 附图概述

附图用来提供对本发明实施例的进一步理解， 构成本申请的一部分， 本 发明示意性实施例及其说明用于解释本发明， 并不构成对本发明实施例的不 当限定。 在附图中：

图 1为传统的 DSM结构示意图；

图 2为本发明实施例 DSM结构示意图；

图 3为本发明实施例实现 DSM高速流水线处理装置的实施例的结构示意 图；

图 4为本发明实施例图 3中的 DSM高速流水线处理装置的实施例优化时 序后的电路结构示意图；

图 5为本发明实施例图 4中输入数据预处理单元和超前预测单元的实� � 例的结构示意图；

图 6为本发明实施例实现 DSM高速流水线并行处理装置的实施例的结构 示意图；

图 7为本发明实施例图 6中输入数据预处理单元和超前预测单元的实� � 例的结构示意图；

图 8为本发明实施例 DSM实现调制的方法的流程图。 本发明的较佳实施方式 图 2为本发明实施例 DSM结构示意图，如图 2所示， 包括输入数据预处 理单元、 DSM传输函数和量化单元， 以及超前预测单元， 其中，

输入数据预处理单元， 设置为： 对输入的数据进行预处理， 例如进行有 限冲击响应滤波（FIR, Finite Impulse Response filter )处理， 以及对输入的数 据进行延迟和分配（如代数组合和数学变换即 代数变换后的输出）等处理， 经过处理后的数据输出至 DSM传输函数和量化单元、而经过中间代数变换 后 的各路数据输出至超前预测单元。

通过本发明实施例输入数据预处理单元的处理 ， 输入的数据产生了 Z— ¹ 到 Z— ^N 的变化（ N表示级数， 同时， N也对应 DSM传输函数和量化单元内的 多级流水线级数）， 也就是说， 为 DSM传输函数和量化单元的多级实现提供 了基础。 其中， 所述中间代数变换后的各路数据中的路数与所 述输入的数据 的级数减一。

DSM传输函数和量化单元， 设置为： 接收来自输入数据预处理单元以及 超前预测单元的数据， 对接收到的数据实现 DSM功能。 DSM传输函数和量 化单元由加法器、 多级流水线寄存器， 和量化器组成， 可以是一阶、 二阶以 及高阶。 本发明实施例的 DSM传输函数和量化单元与传统 DSM处理模块的 不同之处在于：本发明实施例的 DSM传输函数和量化单元的传输函数具有多 级流水线寄存器结构， 但是， 从整个系统来看， 传输函数特性是保持不变的， 没有因为时序的优化而受到影响。

超前预测单元，设置为：接收来自输入数据预 处理单元以及 DSM传输函 数和量化单元的数据， 根据接收到的当前的数据， 预测超前时刻的量化器输 出值， 并反馈输出给 DSM传输函数和量化单元。 其中， 来自 DSM传输函数 和量化单元的数据包括来自其中的寄存器输出 的数据和量化器输出的数据。

通过本发明实施例中超前预测单元的处理， 一方面， 对数据信号进行了 校正； 另一方面， 输入的数据产生了 Z- ¹ 到 2 的变化， 也就是说， 本发明实 施例超前预测单元与输入数据预处理单元配合 ，为 DSM传输函数和量化单元 的多级流水线结构的实现提供了保障。

本发明实施例中的输入数据预处理单元、 DSM传输函数和量化单元， 以 及超前预测单元， 统称为 DSM 高速流水线处理装置。 本发明实施例提供的 DSM 高速流水线处理装置， 通过输入数据预处理单元和超前预测单元， 在 DSM中实现了多级流水线寄存器结构， 这样， 在不影响原传输函数的特性的 同时， 改善了加法器等关键路径的时序， 从而提高了电路运行的釆样频率， 进而提高了 SNR性能。

图 3为本发明实施例实现 DSM高速流水线处理装置的实施例的结构示意 图， 本实施例中以 N=4级流水线为例， 如图 3所示，

输入的数据 u(n+4)首先经过输入数据预处理单元的处理，进 行等效的 FIR 处理及延迟等处理后， 得到 f _x (n)并输出给 DSM传输函数和量化单元， 同时， 经过中间代数变换的各路数据输出给超前预测 单元， 本实施例中以 N=4级为 例， 则中间代数变换的数据有 (N-l)=3路；

超前预测单元接收来自输入数据预处理单元中 经过中间代数变换的各路 数据， 以及 DSM传输函数和量化单元反馈的来自多级流水线 寄存器输出的 y(n)和来自量化器输出的 v(n), 根据接收到的当前的数据的信号状态， 预测超 前时刻的量化器输出值 v _x (n), 并反馈输出给 DSM传输函数和量化单元的输 入端；

由于具有输入数据预处理单元和超前预测单元 （实现方法在图 5中进行 详细描述） ， 使得输入的数据产生了 Z- ¹ 到 Z-4的变化， 因此， 在 DSM传输 函数和量化单元所包含的电路中， 寄存器是具有多级流水线的， 为实现时序 的优化提供了前提条件。

在图 3所示的 DSM高速流水线处理装置的结构基础上，通过电 路的等效 变换，本领域技术人员很容易得到一个优化时 序后的 DSM高速流水线处理装 置的电路结构， 如图 4所示， DSM传输函数和量化单元所包含的电路中， 多 级流水线寄存器的 4级流水线分散在了多处位置， 比如， 在加法器与量化器 之间的通路上、 加法器之间的通路上、 DSM高速流水线处理装置中的加法器 与输入数据预处理单元之间的通路上，以及 DSM高速流水线处理装置中的加 法器与超前预测单元之间的通路上。 这样， 无疑相当于在电路中增加了多级 的流水线， 大大提高了电路的运行速度。

图 3和图 4中的输入数据预处理单元和超前预测单元的� �路结构， 如图

5 所示， 输入数据预处理单元包括多级寄存器和加法器 ， 其本质上等效于一 个输入信号的 FIR滤波器结构， 因此非常适合插入流水线寄存器进行时序优 化， 而且不会对电路的运行速度造成影响。 输入数据预处理单元的实现方法 很多， 属于本领域技术人员的惯用技术手段， 图 5仅仅是举例说明而已， 并 不用于限定本发明实施例的保护范围。

按照实际的电路来实现， 如图 5所示， 超前预测单元包括多个单比特量 化器和加法器， 实现方法很多， 属于本领域技术人员的惯用技术手段， 图 5 仅仅是举例说明而已， 并不用于限定本发明实施例的保护范围。 图 5所示的 电路比较复杂， 所以也可以按照输入和输出的关系等效为一个 查找表结构， 并且由于单比特量化器的存在， 使得所需要的查找表输入位宽很小， 这样也 保证了查找表的规模在可实现的范围内。 从图 5可以看到， 超前预测单元的 输入和输出端都有流水线寄存器，所以还保证 了这个结构的时序是非常好的， 不会影响电路整体运行速度。

从图 5所示的电路结构可见，图 4所示的 DSM高速流水线处理装置的机 构整体运行速度非常高，保证了 DSM工作在 高的釆样速率下，非常适合集 成电路 ( IC ) 实现。

如图 2所示， 本发明实施例中 DSM还包括并行处理单元， 设置为： 将 DSM高速流水线处理装置扩展为 DSM高速流水线并行处理装置。

并行处理单元，接收输入的数据， 以及来自 DSM传输函数和量化单元的 数据， 并对其进行并行处理， 得到并行输出。 其中， 来自 DSM传输函数和量 化单元的数据包括来自其中的寄存器输出的数 据和量化器输出的数据。

加入并行处理单元后的 DSM高速流水线并行处理装置， 将 DSM高速流 水线处理装置输出的当前的数据作为第一条并 行支路， 并根据第一条并行支 路输出数据的信号状态， 运算出其他 (M-1)条并行支路输出数据的信号状态， 其中 M表示并行支路， 从而实现了允许输入数据为 M路并行数据， 而利用 并行处理单元将单路输出扩展为 M路并行输出。 也就是说， 单路 DSM工作 釆样频率为 Fs, 那么， 本发明实施例提供的 DSM高速流水线并行处理装置 的结构，在 DSM中实现了多级流水线寄存器结构的基础上， 还实现了更高即 M*Fs的釆样频率，大大提高了 DSM的釆样速率，提高了 DSM的 SNR性能， 从而更好地保证了 DSM在高速数据处理领域中的应用。

图 6为本发明实施例实现 DSM高速流水线并行处理装置的实施例的结构 示意图， 本实施例中以级数 N=4级流水线、 并行支路数量 M=4条并行支路 数据流为例， 如图 6所示， 与图 3所示电路相比， 输入信号由单路传输数据 流变为 4路并行数据流， DSM传输函数和量化单元所包含的电路中的 4级流 水线寄存器作为第一条支路的流水线寄存器， 再增加并行处理单元。

在图 6中， DSM传输函数和量化单元输出的数据 v(4k)是并行数据流的 第一支路，而并行处理单元通过获得的来自 DSM高速流水线处理装置的当前 数据， 扩展得到了并行数据流的其他三条支路的数据 如图 6 中的 v(4k+l)、 v(4k+2)和 v(4k+3), 从而组成了完整的并行输出数据流。

如图 6所示，并行处理单元的输入数据，分别来自 DSM传输函数和量化 单元的寄存器和量化器的输出， 以及原始输入的数据的 4路并行输入信号， 可以看到数据都是单向流动的， 因此， 非常适合插入流水线寄存器进行优化， 从而提高了电路的运行速度。

图 6中的输入数据预处理单元和超前预测单元的� �路结构，如图 7所示， 与图 5相比， 图 7中的输入预处理单元输入的数据变成了并行� �号流， 其他 的结构都是相同的， 对于本领域技术人员来讲， 实现方法是惯用技术手段， 并不用于限定本发明实施例的保护范围， 这里不再赘述。

从图 2〜图 7所示的结构示意可见，

当输入的数据为单级时，本发明实施例 DSM中的多级流水线寄存器为一 级流水线寄存器，也就是说， 此时本发明实施例中的 DSM就是传统的 DSM; 当输入的数据是多级时，本发明实施例中 DSM中的多级流水线寄存器的 级数与输入的数据的级数相同， 通过釆用多级流水线寄存器作为输出， 在不 影响原传输函数的特性的同时， 改善了加法器等关键路径的时序， 从而提高 了电路运行的釆样频率， 进而提高了 SNR性能；

当输入的数据为多条并行的多级数据结构时， 多级流水线寄存器为第一 条支路的多级流水线寄存器， 其输出的当前的数据作为第一条并行支路； 并 行处理单元并行处理得到（并行支路数量 M-1)条并行支路。 在并行结构变换 后， 输入数据的级数 N与并行支路数量之商的结果， 表示为： 每条支路的流 水线级数=^(并行支路数量 M)。 比如， 在 N=4, 并行支路数 M=l时， 每条 并行支路的流水线级数 =4/1=4; 再如， 在 N=4, 并行支路数 M=4时， 每条并 行支路的流水线级数 =4/4=1 ; 又如， 在 N=4, 并行支路数 M=2时， 每条并行 支路的流水线级数 =4/2=2。此时， 本发明实施例在 DSM中实现了多级流水线 寄存器结构的基础上， 通过并行处理， 还实现了更高的釆样频率， 大大提高 了 DSM的釆样速率， 进而提高了 DSM的 SNR性能， 从而保证了 DSM在高 速数据处理领域中的应用。

以上图 3〜图 7所示的实施例中， 均按照一阶 DSM结构为例， 本发明实 施例提供的 DSM 可以扩展至二阶、 三阶以及更高阶的结构， 并行可以用在 DSM电路的多种具体拓朴结构， 实现方式是本领域技术人员在本发明实施例 提供的 DSM结构基础之上， 容易实现的， 其实现方式很多， 并不用于限定本 发明实施例的保护范围。 本发明实施例强调的是， 一方面， 本发明实施例提 供的 DSM高速流水线处理装置， 通过输入数据预处理单元和超前预测单元， 在 DSM中实现了多级流水线寄存器结构，这样，在 不影响原传输函数的特性 的同时， 改善了加法器等关键路径的时序， 从而提高了电路运行的釆样频率， 进而提高了 SNR性能； 另一方面， 本发明实施例提供的 DSM高速流水线并 行处理装置的结构，在 DSM中实现了多级流水线寄存器结构的基础上， 还实 现了更高的釆样频率， 大大提高了 DSM的釆样速率， 还提高了 DSM的 SNR 性能， 从而更好地保证了 DSM在高速数据处理领域中的应用。

本发明实施例还提供一种利用本发明实施例的 DSM实现调制的方法，如 图 8所示， 包括以下步骤：

步骤 800: 对输入的数据进行预处理。

本步骤具体包括： 对输入的数据进行 FIR处理， 以及对输入的数据进行 延迟和分配处理等， 将输入的数据产生 Z- ¹ 到 Z— ^N 的变化（N表示级数） ， 也 就是说， 为 DSM的高阶实现即多级实现提供了基础。

其中， FIR处理、 延迟和分配处理的实现方法属于本领域技术人 员的惯 用技术手段， 并不用于限定本发明实施例的保护范围， 这里不再赘述。 本步 骤强调的是， 通过对输入的数据进行预处理， 将输入的数据产生了 Z— ¹ 到 Z— ^N 的变化（N表示级数） ， 也就是说， 为 DSM的多级实现提供了基础。

步骤 801 : 根据当前的数据预测 DSM调制结果。

包括：根据 DSM中的寄存器输出的数据和量化器输出的数据 ， 以及预处 理中经过中间代数变换后的各路数据， 预测超前时刻的 DSM 中量化器输出 值， 并反馈作为 DSM的输入。 其中， 当前的数据是指超前预测单元的输入， 包括中间代数变换后的 u(i！)〜 u(n+(N-l))， 以及当前的 DSM寄存器和量化器状 态 y(n)和 v(n)。 所得到的未来的预测值是指： 超前预测单元的输出 v _x (n), 以 及 DSM寄存器和量化器的下一个更新值 y(n+l)和 v(n+l)。如图 5所示的超前 预测单元的数学原理可以从 DSM的数学关系式推导出来，实现方法是本领域 技术人员的惯用技术手段， 这里不再赘述。

步骤 802: 根据预处理后的数据及预测的结果， 对当前的数据进行 DSM 调制。

本发明实施例的方法中， 输入的数据可以为单级数据， 此时， 多级流水 线寄存器为一级流水线寄存器， DSM调制方法与传统的 DSM调制方法一致； 本发明实施例的方法中， 输入的数据可以为多级数据， 那么， 步骤 302 中的 DSM调制中釆用对应的多级流水线寄存器实现调 制 ,多级流水线寄存器 的级数与输入的数据的级数相同； 同时， 预处理和预测步骤中， 均包括将输 入的数据产生从 Z- ¹ 到 Z- ⁴ 的变化即多级化的处理， 实现方法属于本领域技术 人员的惯用技术手段， 这里不再赘述。 这样， 本发明实施例方法在不影响原 传输函数的特性的同时， 改善了加法器等关键路径的时序， 从而提高了电路 运行的釆样频率， 进而提高了 SNR性能。

本发明实施例的方法中， 输入的数据还可以为多条并行的多级数据， 此 时，本发明实施例的方法还包括：对 DSM中的寄存器输出的数据和量化器输 出的数据， 以及输入的数据进行并行处理， 得到对应并行输入结构的并行数 据输出。此时， 步骤 302中的 DSM调制中釆用对应第一条支路的多级流水线 寄存器实现调制， 其输出的当前的数据作为第一条并行支路； 并行处理单元 并行处理得到 (并行支路数量 M-1)条并行支路。在并行结构变换后，每条支� � 的流水线级数 =N/(并行支路数量 M)。 比如， 在 N=4, 并行支路数 M=l时， 每条并行支路的流水线级数 =4/1=4; 再如， 在 N=4, 并行支路数 M=4时， 每 条并行支路的流水线级数 =4/4=1 ; 又如， 在 N=4, 并行支路数 M=2时， 每条 并行支路的流水线级数 =4/2=2。

本发明实施例中的 DSM在 DSM中实现了多级流水线寄存器结构的基础 上，通过并行处理，还实现了更高的釆样频率 ，大大提高了 DSM的釆样速率， 还提高了 DSM的 SNR性能， 从而更好地保证了 DSM在高速数据处理领域 中的应用。

以上所述， 仅为本发明实施例的较佳实例而已， 并非用于限定本发明实 施例的保护范围。 凡在本发明实施例的精神和原则之内， 所做的任何修改、 等同替换、 改进等， 均应包含在本发明实施例的保护范围之内。

工业实用性

本申请技术方案包括对输入的数据进行预处理 ； 根据当前的数据预测

DSM调制结果； 最后根据预处理后的数据及预测的结果， 对当前的数据进行 DSM调制。 本发明实施例通过对输入数据的预处理， 以及对 DSM调制结果 的预测， 在 DSM中实现了多级流水线寄存器结构， 这样， 在不影响原传输函 数特性的同时， 改善了加法器等关键路径的时序， 从而提高了电路运行的釆 样频率， 进而提高了 SNR性能。

本发明实施例通过并行处理，使得本发明实施 例提供的 DSM支持并行数 据的调制，在 DSM中实现了多级流水线寄存器结构的基础上， 还实现了更高 的釆样频率， 大大提高了 DSM的釆样速率， 提高了 DSM的 SNR性能， 从 而更好地保证了 DSM在高速数据处理领域中的应用。