BESCHREIBUNG

DEPFET-Transistor mit großem Dynamikbereich

Die Erfindung betrifft einen DEPFET-Transistor gemäß dem Hauptanspruch .

In Halbleiterdetektoren zur hochempfindlichen Strahlungsde- tektion werden als Ausleseelement DEPFET-Transistoren (DEPFET: Depleted Field Effect Transistor) eingesetzt, die im Jahr 1984 von J. Kemmer und G. Lutz erfunden wurden und beispielsweise in Gerhard Lutz: "Semiconductor Radiation Detec- tors", 2. Auflage, Springer-Verlag 2001, 234-253 beschrieben sind.

Die zu detektierende Strahlung erzeugt hierbei in dem Halbleiterdetektor Signalladungsträger, die von dem als Auslese- element dienenden DEPFET-Transistor erfasst werden. Der

DEPFET-Transistor erzeugt dann in Abhängigkeit von den strah- lungsgenerierten Signalladungsträgern entsprechend einer bestimmten Kennlinie ein Ausgangssignal (z.B. Source-Spannung) , das ein Maß für die zu detektierende Strahlung bildet.

Bei derartigen Halbleiterdetektoren ist eine nicht-lineare Kennliniencharakteristik wünschenswert mit einer großen Kennliniensteigung bei kleinen Signalladungen und einer kleinen Kennliniensteigung bei großen Signalladungen.

Die große Kennliniensteigung bei kleinen Signalladungen ist vorteilhaft, da dann kleine Signalladungen und entsprechend schwache Strahlungen mit einer hohen Messempfindlichkeit gemessen werden können.

Die kleine Kennliniensteigung bei großen Signalladungen ist dagegen vorteilhaft, weil ansonsten der Messbereich durch große Signalladungen überschritten wurde.

Eine derartige nicht-lineare Kennliniencharakteristik kombiniert also vorteilhaft eine hohe Messempfindlichkeit bei kleinen Signalladungen mit einem großen Messbereich.

Diese nicht-lineare Kennlmiencharakteristik wird bei den herkömmlichen Halbleiterdetektoren durch eine geeignete e- lektrische Beschaltung des Halbleiterdetektors erreicht, wie beispielsweise durch eine Nicht-Linearitat im Ruckkopplungs- zweig oder eine Verstarkerbereichsumschaltung in Abhängigkeit von dem detektierten Signal. Eine derartiger Halbleiterdetektor ist aus DE 10 2005 025 641 Al bekannt.

Nachteilig an den bekannten Halbleiterdetektoren mit einem DEPFET-Transistor als Ausleseelement ist deshalb die Tatsa- che, dass die gewünschte nicht-lineare Kennlmiencharakteris ^¬ tik durch eine separate elektrische Beschaltung erreicht werden muss, was mit einem zusatzlichen schaltungstechnischen Aufwand verbunden ist.

Ferner ist aus WO 2007/077287 Al ein Halbleiterdetektor bekannt, der jedoch keinen DEPFET-Transistor aufweist.

Schließlich ist zum allgemeinen Stand der Technik noch hinzuweisen auf US 2005/0167771 Al.

Der Erfindung liegt deshalb die Aufgabe zugrunde, den Aufwand zur Realisierung der gewünschten nicht-linearen Kennlinien- charakteristik bei einem Halbleiterdetektor zu verringern.

Diese Aufgabe wird durch einen DEPFET-Transistor gemäß dem Hauptanspruch gelöst.

Die Erfindung umfasst die allgemeine technische Lehre, die gewünschte nicht-lineare Kennliniencharakteristik des Halbleiterdetektors nicht durch eine separate elektrische Be- schaltung des Halbleiterdetektors zu erreichen, sondern durch eine geeignete Auslegung des als Ausleseelement verwendeten DEPFET-Transistors .

Dies ermöglicht vorteilhaft einen Verzicht auf die bisher erforderliche Schaltung zur Erzeugung der gewünschten nichtlinearen Kennlinie des Halbleiterdetektors, jedoch beansprucht die Erfindung auch Schutz für Halbleiterdetektoren, bei denen zusätzlich eine Beschaltung vorgesehen ist, um die Kennlinie zu beeinflussen.

Die Erfindung sieht deshalb einen DEPFET-Transistor vor, der zur Erfassung einer strahlungsgenerierten Signalladung dient und in Abhängigkeit von der erfassten Signalladung entsprechend einer vorgegebenen Kennlinie ein elektrisches Ausgangssignal (z.B. Source-Spannung) erzeugt, wobei die Kennlinie einen degressiven Kennlinienverlauf aufweist, um eine hohe Messempfindlichkeit bei kleinen Signalladungen mit einem gro- ßen Messbereich bis hin zu großen Signalladungen zu kombinieren.

Der im Rahmen der Erfindung verwendete Begriff eines degressiven Kennlinienverlaufs bedeutet vorzugsweise, dass die Kennliniensteigung (d.h. der Differenzialquotient von Ausgangssignal und Signalladung) von kleinen Signalladungen hin zu großen Signalladungen abnimmt. Die Erfindung ist jedoch nicht auf solche Ausführungsformen beschränkt, bei denen die Kennliniensteigung über den gesamten Messbereich mit der Sig-

nalladung abnimmt. Vielmehr umfasst die Erfindung auch solche Ausführungsformen, bei denen die Kennliniensteigung innerhalb des Messbereichs lokale Maxima aufweist, sofern die Kennliniensteigung innerhalb des Messbereichs einen Trend aufweist, der mit der Signalladung abnimmt.

Weiterhin ist der im Rahmen der Erfindung verwendete Begriff des Ausgangssignals nicht auf die Source-Spannung des DEPFET- Transistors beschränkt. Vielmehr sind als Ausgangssignal auch andere elektrische Größen möglich, wie beispielsweise der Drain-Strom.

In einer Variante der Erfindung ist die Kennlinie innerhalb des Messbereichs im Wesentlichen knickfrei, so dass sich die Kennliniensteigung innerhalb des Messbereichs kontinuierlich ändert. Beispielsweise kann der Kennlinienverlauf eine wurzeiförmige oder logarithmische Abhängigkeit von der Signalladung zeigen.

In einer anderen Variante der Erfindung weist die Kennlinie dagegen mehrere, vorzugsweise lineare Kennlinienabschnitte mit unterschiedlichen Kennliniensteigungen auf, wobei die Kennliniensteigung der einzelnen Kennlinienabschnitte mit der Signalladung abnimmt. Dies bedeutet, dass die einzelnen Kenn- linienabschnitte jeweils eine geringere Kennliniensteigung aufweisen als der vorangegangene Kennlinienabschnitt in einem Bereich mit kleinerer Signalladung.

Der DEPFET-Transistor kann abgesehen von dem erfindungsgemäß vorgesehenen degressiven Kennlinienverlauf in herkömmlicher Weise ausgebildet sein, so dass auf die bereits eingangs erwähnte Veröffentlichung Gerhard Lutz: "Semiconductor Radiation Detectors", 2. Auflage, Springer-Verlag 2001, 234-253 verwiesen wird. Der Inhalt dieser Veröffentlichung ist deshalb

der vorliegenden Beschreibung hinsichtlich des Aufbaus und der Funktionsweise eines DEPFET-Transistors in vollem Umfang zuzurechnen.

Der erfindungsgemäße DEPFET-Transistor weist also vorzugsweise ein Halbleitersubstrat mit einer Vorderseite und einer Rückseite auf, wobei an der Vorderseite des Halbleitersubstrats eine Source und eine Drain angeordnet sind, zwischen denen sich ein steuerbarer Leitungskanal erstreckt.

Zum einen kann die Leitfähigkeit des Leitungskanals in herkömmlicher Weise durch ein externes Gate gesteuert werden, das an der Vorderseite des Halbleitersubstrats über dem Leitungskanal angeordnet ist.

Zum anderen kann die Leitfähigkeit des Leitungskanals bei dem DEPFET-Transistor durch ein internes Gate gesteuert werden, das in dem Halbleitersubstrat mindestens teilweise unter dem Leitungskanal angeordnet und mit einer bestimmten Dotierungs- stärke dotiert ist, wobei sich die strahlungsgenerierte Signalladung in dem internen Gate ansammelt und dadurch die Leitfähigkeit des Leitungskanals steuert.

Hierbei ist zu erwähnen, dass das interne Gate in der Praxis räumlich nicht scharf gegenüber dem umgebenden Halbleitersubstrat abgegrenzt ist. Vielmehr ändert sich die Dotierungsstärke innerhalb des Halbleitersubstrats in der Regel kontinuierlich, wobei das interne Gate von einem räumlichen Bereich gebildet wird, innerhalb dessen die Dotierungsstärke einen bestimmten Grenzwert überschreitet.

Weiterhin weist auch der erfindungsgemäße DEPFET-Transistor vorzugsweise einen Rückkontakt auf, der an der Rückseite des

Halbleitersubstrats angeordnet ist, um das Halbleitersubstrat zu verarmen.

Als Besonderheit gegenüber den herkömmlichen DEPFET-Transis- toren sieht die Erfindung vorzugsweise vor, dass sich das interne Gate in seitlicher Richtung über den Leitungskanal hinaus bis unter die Source erstreckt. Die Signalladung sammelt sich dann zunächst in dem Bereich des internen Gates, der unter dem Leitungskanal liegt, wo die angesammelte Signalladung die Leitfähigkeit des Leitungskanals stark beeinflusst, was zu einer großen Kennliniensteigung des DEPFET-Transistors führt. Mit zunehmender Signalladung in dem internen Gate befindet sich dann ein Teil der in dem internen Gate angesammelten Signalladung nicht mehr in dem Bereich unter dem Lei- tungskanal, sondern in dem Bereich unter der Source, wo die Signalladung die Leitfähigkeit des Leitungskanals in wesentlich geringerem Maße beeinflusst, was zu einer entsprechend kleineren Kennliniensteigung führt.

Hierbei kann die Dotierungsstärke innerhalb des internen Gates in seitlicher Richtung variiert werden, um den Kennlinienverlauf in der gewünschten Weise zu beeinflussen. Vorzugsweise ist die Dotierungsstärke in dem internen Gate hierbei unter dem Leitungskanal größer als unter der Source, um den gewünschten degressiven Kennlinienverlauf zu erreichen.

Darüber hinaus besteht im Rahmen der Erfindung auch die Möglichkeit, dass die vertikale Ausdehnung des internen Gates in seitlicher Richtung variiert wird, um den Kennlinienverlauf zu beeinflussen. Beispielsweise kann das interne Gate unter dem Leitungskanal eine größere vertikale Ausdehnung aufweisen als unter der Source, so dass die vertikale Ausdehnung des internen Gates von dem Bereich unter dem Leitungskanal ausgehend in seitlicher Richtung zu der Source hin abnimmt.

Die Dotierungsstärke bzw. die vertikale Ausdehnung des internen Gates kann hierbei in lateraler Richtung kontinuierlich verändert werden, um einen entsprechend kontinuierlichen Kennlinienverlauf zu erreichen.

Alternativ besteht die Möglichkeit, dass die Dotierungsstärke bzw. die vertikale Ausdehnung des internen Gates in lateraler Richtung stufenförmig verändert wird, um einen Kennlinienver- lauf mit mehreren linearen Kennlinienabschnitten mit unterschiedlicher Kennliniensteigung zu erreichen.

Im Rahmen der Erfindung kann also das Dotierungsprofil des internen Gates in Abhängigkeit von der Tiefe in dem Halblei- tersubstrat und/oder der lateralen Position in Bezug auf den Leitungskanal so eingestellt werden, dass die gewünschte degressive Kennlinie erreicht wird.

Weiterhin besteht im Rahmen der Erfindung die Möglichkeit, dass sich das interne Gate in seitlicher Richtung über den Leitungskanal hinaus bis unter die Drain erstreckt, was jedoch nicht zwingend erforderlich ist.

Ferner besteht im Rahmen der Erfindung die Möglichkeit, dass sich das interne Gate in dem Halbleitersubstrat von dem Bereich unter der Source ausgehend hin zu dem Bereich unter dem Leitungskanal zunehmend weit nach unten in das Halbleitersubstrat erstreckt. Hierbei reicht das interne Gate also in dem Bereich unter dem Leitungskanal tiefer in das Halbleitersub- strat hinein als in dem Bereich unter der Source. Vorzugsweise erstreckt sich das interne Gate hierbei nur an seiner O- berseite in seitlicher Richtung über den Leitungskanal hinaus bis unter die Source, während das interne Gate an seiner Unterseite in seitlicher Richtung auf den Bereich unter dem

Leitungskanal beschrankt ist und sich nicht bis unter die Source erstreckt. Das interne Gate bildet hierbei vorzugsweise einen Potenzialtopf , der sich bei einer Strahlungsdetekti- on mit der strahlungsgenerierten Signalladung füllt, wobei sich die angesammelte Signalladung mit zunehmendem Fullungs- grad des Potenzialtopfs auch bis unter die Source erstreckt.

In einer anderen Variante der Erfindung erstreckt sich das interne Gate dagegen von dem Bereich unter der Source ausge- hend in seitlicher Richtung hin zu dem Bereich unter dem Leitungskanal zunehmend weit nach oben in das Halbleitersub- strat. Hierbei erstreckt sich das interne Gate vorzugsweise an seiner Unterseite in seitlicher Richtung über den Leitungskanal hinaus bis unter die Source, wahrend sich das in- terne Gate an seiner Oberseite in seitlicher Richtung nicht bis unter die Source erstreckt, sondern auf den Bereich unter dem Leitungskanal beschrankt ist.

Ferner besteht im Rahmen der Erfindung die Möglichkeit, dass das interne Gate in dem Halbleitersubstrat m einer bestimmten Tiefe verlauft, wobei die Tiefe von dem Bereich unter dem Leitungskanal zu dem Bereich unter der Source hin abnimmt. Hierbei verlauft das interne Gate also unter dem Leitungskanal in einer größeren Tiefe als unter der Source, wodurch der gewünschte nicht-lineare Kennlinienverlauf erreicht wird.

Der erfindungsgemaße DEPFET-Transistor zeichnet sich also dadurch aus, dass die Messempfmdlichkeit (d.h. der Differentialquotient von Signalladung bzw. einfallender Strahlung ei- nerseits und dem resultierenden elektrischen Ausgangsignal andererseits) mit der angesammelten Signalladung abnimmt. Dadurch wird eine große Messempfmdlichkeit bei kleinen Signalladungen mit einem großen Messbereich bis hin zu großen Signalladungen kombiniert.

Weiterhin ist zu erwähnen, dass hinsichtlich der Dotierungs- verhaltnisse dieselben Möglichkeiten bestehen wie bei den vorstehend erwähnten herkömmlichen DEPFET-Transistoren . Das Halbleitersubstrat und das interne Gate sind also entsprechend einem ersten Dotierungstyp dotiert, wahrend die Source, die Drain und der Ruckkontakt entsprechend einem zweiten Dotierungstyp dotiert sind. Bei dem ersten Dotierungstyp handelt es sich vorzugsweise um eine n-Dotierung, wahrend der zweite Dotierungstyp vorzugsweise eine p-Dotierung ist. Es ist jedoch alternativ auch möglich, dass der erste Dotierungstyp eine p-Dotierung aufweist, wahrend der zweite Dotierungstyp eine n-Dotierung aufweist.

Darüber hinaus ist zu erwähnen, dass der erfmdungsgemaße

DEPFET-Transistor wahlweise linear oder ringförmig aufgebaut sein kann, was bereits aus dem Stand der Technik an sich hinlänglich bekannt ist und deshalb nicht naher beschrieben werden muss.

Schließlich umfasst die Erfindung auch einen Halbleiterdetek- tor zur Strahlungsdetektion mit dem vorstehend beschriebenen erfindungsgemaßen DEPFET-Transistor, wobei der DEPFET-Transistor in dem Halbleiterdetektor als Ausleseelement und/oder als strahlungsdetektierendes Detektorelement eingesetzt werden kann.

Der Halbleiterdetektor weist hierbei vorzugsweise zahlreiche Detektorelemente auf, die matrixformig angeordnet sind, wobei die einzelnen Detektorelemente jeweils einen Bildpunkt (Pixel) bilden und vorzugsweise aus einem erfindungsgemaßen DEPFET-Transistor mit einer degressiven Kennlinien bestehen.

Andere vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet oder werden nachstehend zusammen mit der Beschreibung der bevorzugten Ausführungsbeispiele der Erfindung anhand der Figuren näher erläutert. Es zeigen:

Figur 1 eine vereinfachte Aufsichtsdarstellung eines erfindungsgemäßen DEPFET-Transistors,

Figur 2 eine vereinfachte Querschnittsansicht des DEPFET- Transistors gemäß Figur 1 entlang der Schnittlinie

A-A,

Figur 3 eine Abwandlung der Querschnittsansicht aus Figur 1, wobei sich das interne Gate unter dem Leitungskanal weiter nach oben erstreckt als unter der Source,

Figur 4 eine Abwandlung der Querschnittsansicht aus Figur 3, wobei sich das interne Gate in seitlicher Richtung nicht bis unter die Drain erstreckt,

Figur 5 eine Abwandlung der Querschnittsansicht aus Figur 2, wobei sich das interne Gate in seitlicher Richtung nicht bis unter die Drain erstreckt,

Figur 6 eine Querschnittsansicht eines alternativen Ausführungsbeispiels, bei dem die Tiefe des internen Gates in seitlicher Richtung variiert und unter dem Leitungskanal am größten ist,

Figur 7 eine vereinfachte und idealisierte Darstellung eines Kennlinienverlaufs bei den vorstehend beschriebenen Ausführungsbeispielen eines erfindungsgemäßen DEPFET-Transistors sowie

Figur 8 alternative Kennlinienverläufe von erfindungsgemäßen DEPFET-Transistoren.

Die Figuren 1 und 2 zeigen in vereinfachter und idealisierter Form einen DEPFET-Transistor 1 in einer Aufsichtsdarstellung bzw. in einer Querschnittsdarstellung.

Der DEPFET-Transistor 1 dient hierbei als Ausleseelement in einem Halbleiterdetektor, wobei der restliche Aufbau des Haltleiterdetektors zur Vereinfachung nicht dargestellt ist.

Der DEPFET-Transistor 1 weist ein schwach n-dotiertes Halb ^¬ leitersubstrat HS mit einer Vorderseite VS und einer Rückseite RS auf.

An der Rückseite RS des Halbleitersubstrats HS befindet sich hierbei ein flächiger Rückkontakt RK, der aus einem stark p- dotierten Gebiet besteht und mit dem n-dotierten Halbleitersubstrat HS eine in Sperrrichtung gepolte Diode bildet und zur Verarmung des Halbleitersubstrats HS dient. Im Betrieb des DEPFET-Transistors 1 wird deshalb ein positives elektrisches Potenzial an den Rückkontakt RK angelegt, um das Halbleitersubstrat HS zu verarmen.

An der Vorderseite VS ist das Halbleitersubstrat HS von einer Oxidschicht Ox abgedeckt und isoliert, was an sich aus dem Stand der Technik bekannt ist. Die Oxidschicht Ox weist jedoch Unterbrechungen auf, um die Source S und die Drain D e- lektrisch zu kontaktieren, was aus dieser Querschnittszeich- nung nicht hervorgeht.

Weiterhin befindet sich an der Vorderseite VS des Halbleitersubstrats HS eine stark p-dotierte Source S und eine ebenfalls stark p-dotierte Drain D, wobei sich zwischen der Sour-

ce S und der Drain D ein Leitungskanal LK erstreckt, dessen Leitfähigkeit gesteuert werden kann.

Zum einen kann die Leitfähigkeit des Leitungskanals LK durch ein externes Gate G gesteuert werden, das an der Vorderseite VS über der Oxidschicht Ox angeordnet ist.

Zum anderen kann die Leitfähigkeit des Leitungskanals LK durch ein internes Gate IG gesteuert werden, das in dem HaIb- leitersubstrat HS angeordnet ist und aus einem vergrabenen, n-dotierten Gebiet besteht, in dem sich strahlungsgenerierte Signalladungsträger 2 ansammeln.

Eine Besonderheit des erfindungsgemäßen DEPFET-Transistors 1 besteht darin, dass das interne Gate IG in seitlicher Richtung nicht auf den Bereich unter dem Leitungskanal beschränkt ist, sondern sich in seitlicher Richtung bis unter die Source S und auch bis unter die Drain D erstreckt. Dies ist von Bedeutung, weil die Signalladungsträger 2, die sich in dem in- ternen Gate IG unter der Source S befinden, in wesentlich geringerem Maße zur Steuerung der Leitfähigkeit des Leitungskanals LK beitragen als die Signalladungsträger 2, die sich in dem internen Gate IG unter dem Leitungskanal LK befinden.

Das interne Gate IG erstreckt sich unter dem Leitungskanal LK weiter in die Tiefe als unter der Source S, so dass das interne Gate IG unter dem Leitungskanal LK eine größere vertikale Ausdehnung aufweist als unter der Source S. Dies hat zur Folge, dass sich die strahlungsgenerierten Signalladungsträ- ger 2 in dem internen Gate IG zunächst in dem Bereich unter dem Leitungskanal LK ansammeln und dort in relativ großem Maße zu der Steuerung der Leitfähigkeit des Leitungskanals LK beitragen. Erst mit zunehmender Signalladungsmenge befinden sich dann in dem internen Gate IG auch in dem Bereich unter

der Source S Signalladungsträger 2, die dort jedoch in wesentlich geringerem Maße zur Steuerung der Leitfähigkeit des Leitungskanals LK beitragen.

Das interne Gate IG weist hierbei in seitlicher Richtung drei Bereiche auf, die jeweils durch eine Stufe voneinander getrennt sind, was zu einer in Figur 7 dargestellten Kennlinie 3 führt. So zeigt die Kennlinie 3 die Abhängigkeit der Source-Spannung U _SOURCE von der strahlungsgenerierten Signalla- düng Q. Aus der Zeichnung ist ersichtlich, dass die Kennlinie 3 mehrere Kennlinienabschnitte 4, 5, 6 mit unterschiedlichen Kennliniensteigungen aufweist, wobei die Kennliniensteigung mit der Signalladung Q abnimmt, so dass die Kennlinie 3 insgesamt einen degressiven Kennlinienverlauf aufweist. Dies ist vorteilhaft, weil dadurch bei kleinen Signalladungen Q<Q1 in dem Kennlinienabschnitt 4 eine große Kennliniensteigung mit einer entsprechend großen Messempfindlichkeit zur Verfügung steht, während die zu größeren Signalladungen hin abnehmende Kennliniensteigung einen großen Messbereich ermöglicht.

Aus der Aufsichtsdarstellung in Figur 1 ist weiterhin ersichtlich, dass der DEPFET-Transistor 1 eine lineare Struktur aufweist und zusätzlich über ein Clear-Gate CLG verfügt, das seitlich neben dem Leitungskanal LK bzw. dem externen Gate G angeordnet ist.

Darüber hinaus verfügt der DEPFET-Transistor 1 über zwei Löschkontakte CL, welche die in dem internen Gate IG angesammelten Signalladungsträger 2 bei einem Löschvorgang über das Clear-Gate CLG abziehen.

Der Löschvorgang kann jedoch bei dem erfindungsgemäßen DEPFET-Transistor 1 auch durch andere Techniken erfolgen, die

aus dem Stand der Technik an sich bekannt sind und deshalb nicht näher beschrieben werden müssen.

Figur 3 zeigt eine Querschnittsansicht einer alternativen Ausführungsform des DEPFET-Transistors 1, der weitgehend mit dem vorstehend beschriebenen Ausführungsbeispiel übereinstimmt, so dass zur Vermeidung von Wiederholungen auf die vorstehende Beschreibung verwiesen wird, wobei für entsprechende Einzelheiten dieselben Bezugszeichen verwendet werden.

Eine Besonderheit dieses Ausführungsbeispiels besteht darin, dass sich das interne Gate IG von dem Bereich unter der Sour- ce S ausgehend in seitlicher Richtung hin zu dem Bereich unter dem Leitungskanal LK zunehmend weit nach oben zu der Vor- derseite VS hin erstreckt. Die vertikale Ausdehnung des internen Gates IG ist also in dem Bereich unter dem Leitungskanal LK am größten und nimmt in seitlicher Richtung zu der Source S hin ab.

Figur 4 zeigt eine Abwandlung von Figur 3, so dass zur Vermeidung von Wiederholungen auf die vorstehende Beschreibung verwiesen wird, wobei für entsprechende Einzelheiten dieselben Bezugszeichen verwendet werden.

Eine Besonderheit dieses Ausführungsbeispiels besteht darin, dass sich das interne Gate IG in seitlicher Richtung nicht bis unter die Drain D erstreckt.

Figur 5 zeigt eine Abwandlung der Querschnittsansicht aus Fi- gur 2, so dass zur Vermeidung von Wiederholungen auf die vorstehende Beschreibung verwiesen wird, wobei für entsprechende Einzelheiten dieselben Bezugszeichen verwendet werden.

Eine Besonderheit dieses Ausführungsbeispiels besteht ebenfalls darin, dass sich das interne Gate IG in seitlicher Richtung nicht bis unter die Drain D erstreckt.

Figur 6 zeigt eine Querschnittsansicht eines weiteren Ausführungsbeispiels eines erfindungsgemäßen DEPFET-Transistors 1, der weitgehend mit den vorstehend beschriebenen Ausführungsbeispielen übereinstimmt, so dass zur Vermeidung von Wiederholungen auf die vorstehende Beschreibung verwiesen wird, wo- bei für entsprechende Einzelheiten dieselben Bezugszeichen verwendet werden.

Eine Besonderheit dieses Ausführungsbeispiels besteht darin, dass das interne Gate IG in einer bestimmten Tiefe T in dem Halbleitersubstrat HS verläuft, wobei die Tiefe T in seitlicher Richtung variiert und in dem Bereich unter dem Leitungskanal LK maximal ist.

Die Tiefe T nimmt dann in seitlicher Richtung zu der Source S hin ab, wodurch der Kennlinienverlauf des DEPFET-Transistors 1 ebenfalls in der gewünschten Weise beeinflusst wird.

Schließlich zeigt Figur 8 zwei alternative degressive Kennlinien 7, 8 eines erfindungsgemäßen DEPFET-Transistors. Die Kennlinie 7 weist hierbei eine wurzeiförmige Abhängigkeit der Source-Spannung U _SOURCE von der Signalladung Q auf, während die Kennlinie 8 eine logarithmische Abhängigkeit der Source- Spannung U _SOURCE von der Signalladung Q zeigt.

Die Erfindung ist nicht auf die vorstehend beschriebenen bevorzugten Ausführungsbeispiele beschränkt. Vielmehr ist eine Vielzahl von Varianten und Abwandlungen möglich, die ebenfalls von dem Erfindungsgedanken Gebrauch machen und deshalb in den Schutzbereich fallen.

Bezugs zeichenliste :

1 DEPFET-Transistor

2 Signalladungsträger

3 Kennlinie

4-6 Kennlinienabschnitte

7 Wurzeiförmige Kennlinie

8 Logarithmische Kennlinie CL Löschkontakte

CLG Clear-Gate

D Drain

G Externes

HS Halbleitersubstrat

LK Leitungskanal

Ox Oxidschicht

RK Rückkontakt

RS Rückseite

S Source

VS Vorderseite