Vorrichtung und Verfahren für hochauflösende Zeitmessungen

Die Erfindung betrifft ein System und ein Verfahren für hochauflösende Zeitmessungen in Systemen mit begrenzter Bandbreite.

Zunächst wird der grundsätzliche Aufbau eines Zeitmesssystems für hochauflösende Zeitmessungen erläutert. Es wird kurz erläutert, in welchem Zusammenhang die zeitliche Auflösung eines Systems zu dessen Bandbreite steht. Anschließend wird die Problematik bisheriger Messverfahren bezüglich einer endlichen Steilheit von Triggerflanken und einer gewünschten hohen zeitlichen Auflösung angeführt. Anschließend wird das zu patentierende Verfahren der Realisierung einer hochauflösenden Zeitmessung bei relativ flachen Triggersignalflanken erläutert. Hierzu gibt es sowohl eine theoretische Herleitung der zu erwartenden Eigenschaften dieses Verfahrens, als auch eine Ausführung der Realisierung .

Zum technischen Hintergrund wird auf die US 2005/0024120 Al verwiesen, aus der eine Vorrichtung zur Steuerung eines Dual-Slope Integrators hervorgeht.

In einer Vielzahl von Messsystemen besteht die Anforderung den genauen Zeitpunkt des Auftretens eines bestimmten Ereignisses in einem empfangenen Signal zu bestimmen, bzw. ein empfangenes Signal in zeitlichem Bezug zu einem

Triggerereignis auszuwerten. In einem solchen in Fig. 1 gezeigten Messsystem werden das empfangene Signal [rec(t)] einer zu vermessenden Signalquelle (DUT) 8 über ein analoges Empfangsteil (Frontend) 1 empfangen. Anschließend werden die Daten in einem A/D-Wandler 7 analog/digital

gewandelt (A/D) und in einem Erfassungsspeicher 3 abgelegt. Die Erfassung der Daten erfolgt in vielen Fallen ununterbrochen in einem Ringspeicher. Die Daten werden anschließend zumeist an einem Bildschirm 5 dargestellt. Hierbei ist wichtig, dass der zeitliche Abstand zu einem externen Triggersignal bzw. zu einer Triggerflanke innerhalb des empfangenen Signals bekannt ist. Diese Zeit wird wahrend der Datenaufnahme fortlaufend gemessen und kann dann vor der Darstellung der Ergebnisse durch das richtige Ausrichten der Daten im Speicher 3 berücksichtigt werden.

Die geforderte Auflosung einer solchen Zeitmessung hangt wesentlich von der Bandbreite des Messsystems ab. Bei periodisch wiederkehrenden Signalen wird erwartet, dass die Aufnahme bzw. das Auswerten empfangener Daten immer zum gleichen Zeitpunkt bezogen auf ein Triggerereignis erfolgt oder eine gewählte Flanke des Signals erfolgt. Werden periodisch wiederkehrende Messdaten graphisch als Kurven dargestellt, so fuhrt eine ungenaue zeitliche Synchronisation zu einem Schwanken (Jitter) der angezeigten Kurve auf dem Bildschirm 5. Um ein für das menschliche Auge wenig wahrnehmbares Schwanken der Kurve zu realisieren, ist eine zeitliche Auflosung von weniger als 1% der Periodendauer (T _signa i) des Signals erforderlich. Die minimale Periodendauer (T _signa i) eines darstellbaren Signals hangt von der Bandbreite (BW _signa i) des Meßsystems ab.

Die geforderte zeitliche Auflosung dt _reS oiu _t i _o n eines

Zeitmesssystems muss kleiner als 1/100 der Periodendauer des gemessenen Signals sein. Damit folgt für die Bandbreite des Zeitermesssystems, dass dessen Bandbreite BWresoiution großer als das Hundertfache der empfangenen Signalbandbreite sein musste. In Messsystemen mit hoher

Signalbandbreite stößt man hier oft an die Grenzen der verwendeten Bauteile. Das Ziel der meisten Entwicklungen ist es, die Signalbandbreite so groß wie möglich zu machen. Dieses führt zu Miniaturisierung der Bauteile bzw. zu einer Integration der Funktionalität in einem

Halbleiterchip. Wird ein Messsystem in einem integrierten Schaltkreis realisiert, so ist die Signalbandbreite meist durch die verwendete Halbleitertechnologie begrenzt. Soll nun noch ein Zeiterfassungssystem mit der geforderten Auflösung von 1% der kleinsten Signalperiode realisiert werden, so übersteigt die dafür benötige Bandbreite BW _resolutlO n zumeist die Möglichkeiten der Halbleitertechnologie um ein Vielfaches.

Um eine Zeitmessung zu realisieren, ist es zu nächst nötig, den Beginn und das Ende einer Messung genau feststellen zu können. Die Markierung des Beginns und des Endes der Zeitmessung erfolgt, wie in Fig. 2 dargestellt, üblicherweise durch Trigger- bzw. Systemtaktflanken. Die Steilheit einer solchen Flanke beeinflusst maßgeblich die Genauigkeit des Systems. So liegen bei den meisten Messkonzepten die Anstiegszeiten solcher Flanken in der Größenordung der gewünschten zeitlichen Auflösung dt _reso i _utlon . Je flacher diese Flanke ist, desto ungenauer ist im Allgemeinen die Zeitmessung.

Basierend auf solch einer genauen Trigger- bzw. Taktflanke gibt es nun verschieden Möglichkeit eine Zeitmessung zu realisieren, auf die hier nicht näher eingegangen werden soll. Die meisten Verfahren basieren darauf, dass ein Trigger- oder Signalereignis gegen einen stabilen Systemtakt vermessen wird. Der Systemtakt bildet damit das Zeitnormal des Messsystems. Die Messung wird zumeist in zwei Messaufgaben unterteilt. Zum einen in einen in eine grobe Messung 10, die Zeitabstände in Vielfachen des

Systemtakts vermisst, und in eine feine Messung 11, die Zeiten in Bruchteilen des Systemtakts vermessen soll. Das Auflösungsvermögen des Gesamtsystems wird hier ausschließlich durch die feine Zeitmessung 11 bestimmt. Die Eigenschaften dieser feinen Zeitmessung 11 hängen nun stark von der Signalform der Trigger- bzw.

Systemtaktflanke am Eingang ab. Die Berechnung der Gesamt- Differenzen erfolgt in der Einheit 12.

Hier besteht das Problem darin, hochgenaue und schnelle Trigger- bzw. Systemtaktflanken zu erzeugen, deren zeitlicher Abstand exakt vermessen werden kann. In einem System mit 10GHz Signalbandbreite ist nach obigen Ausführungen die Auflösung der Zeitmessung von weniger als lps gefordert:

₇ ^ Signal 1 1 resCu ^U on - ~^ ~ _{ϊ 00} . ßψ^ ~ ^ ~ ^P "

Die Anstiegszeit der Trigger- bzw. Systemtaktflanken sollte hier zum Beispiel in der Größenordnung einer oder mehrerer ps liegen, aber im Allgemeinen einen Wert von 5ps nicht überschreiten. Dies würde nun zu Bandbreiten des Triggerbausteins in einer Größenordnung von 200 ... 1000 GHz führen. Mit den meisten der derzeitig verfügbaren Halbleitertechnologien sind solch hohe Bandbreiten nicht oder nur schwer erreichbar.

Aufgrund dieser technologischen Einschränkung besteht die Aufgabe darin, ein Messverfahren und eine Vorrichtung für die feine Zeitmessung zu schaffen, das bzw. die auch mit relativ langsamen Triggerflanken eine Zeitmessung mit hoher Auflösung ermöglichen. Die erforderliche Bandbreite des Messsystems soll hierbei in der gleichen Größenordnung wie die des Systemtakts liegen.

Die Aufgabe wird bezüglich des Messverfahrens durch die Merkmale des Anspruchs 1 und bezüglich der Vorrichtung durch die Merkmale des Anspruchs 8 gelöst.

Ziel der Erfindung ist die Realisierung eines Verfahrens und einer Vorrichtung zur hochgenauen Zeitmessung mit Systemen deren Bandbreite unterhalb der Bandbreite der gewünschten zeitlichen Auflösung liegt. Hierbei gilt, dass mit relativ flachen Triggersignalflanken eine zeitliche Auflösung eines Triggerereignisses im Bereich eines Hundertstel der Flankenanstiegszeit erreicht werden soll.

In einem Messsystem beträgt der Systemtakt z. B. 10 GHz. Es können hierbei Flanken mit einer maximalen

Anstiegsgeschwindigkeit von z. B. 10mV/ps realisiert werden. Die gewünschte zeitliche Auflösung soll unter einem Hundertstel der Taktperiode liegen und soll damit kleiner als z. B. lps sein. Die zur Verfügung stehende Bandbreite des Systems ist dann maximal 20GHz.

Die Zeitmessung eines Triggerereignisses soll hier bezogen auf eine feste Taktreferenz erfolgen. Dieser Systemtakt bildet somit das Zeitnormal des Systems. Die meisten bisherigen Zeitmessverfahren basieren darauf, dass die Zeitmessung mit der Triggersignalflanke beginnt und mit dem Auftreten einer folgenden Taktflanke endet. Um den Beginn und das Ende der Zeitmessung genau festlegen zu können, setzt dieses voraus, dass die entsprechenden Trigger- bzw. Taktflanken eine sehr große Steilheit haben.

Wird das hier beschriebene erfindungsgemäße Verfahren genutzt, so kann auch mit relativ flachen Triggerflanken eine genaue Zeitmessung realisiert werden. Eine Zeitmessung wird hierbei auf eine Phasenmessung der Kreuzkorrelationsfunktion (CCF) einer

Triggersignalfunktion mit dem Systemtakt zurückgeführt. Hierbei wird aus einer Triggerflanke ein Signalzug erzeugt, das dem Systemtakt möglichst ähnlich ist und dessen Länge in der Größenordnung einer Taktperiode liegt. Da dieser Triggersignalzug in Form und Länge einer Periode des Systemtakts ähnlich ist, werden hier lediglich die gleichen Bandbreiten benötigt, die auch für die Bereitstellung und Verarbeitung des Systemtakts notwendig sind. Daraus folgt, dass auch die Triggerflanken nicht steiler sein müssen, als die Flanken des Systemtakts.

Weiterhin gilt für Korrelationen, dass sich der Signal- Rauschabstand mit steigender Korrelationslänge verbessert. Insofern ist bezogen auf den Systemtakt ein relativ langes Triggersignal eher förderlich. Die Operation der

Berechnung der Kreuzkorrelation wird hier vorzugsweise mit analogen Schaltungselementen realisiert.

Ausführungsbeispiele der Erfindung werden nachfolgend unter Bezugnahme auf die Zeichnung erläutert. In der Zeichnung zeigen:

Fig. 1 den prinzipiellen Aufbau eines Messsystems mit zeitlicher Synchronisation des empfangenen Signals;

Fig. 2 den prinzipiellen Aufbau eines Zeitmesssystems basierend auf einem Systemtakt als Zeitnormal;

Fig. 3 untersuchte Triggersignalformen s(t) normiert auf ein gleiches Maximum des Signals;

Fig. 4 das Spektrum der untersuchten Triggersignalformen;

Fig. 5 ein Blockschaltbild des Triggerzeitdetektors gemäß eines ersten Ausführungsbeispiels, der mit

Hilfe der Kreuzkorrelation des Systemtaktes und einer bekannten Triggerfunktion arbeitet;

Fig. 6 ein Blockschaltbild des Eingangskomparators nach Fig. 5 einschließlich der Steuersignale und

Begrenzerverstärker;

Fig. 7 ein Blockschaltbild des Triggerzeitdetektors gemäß eines zweiten Ausführungsbeispiels, der mit Hilfe der Kreuzkorrelation des Systemtaktes und einer bekannten Triggerfunktion arbeitet;

Fig. 8 ein Detail der Fig. 7;

Fig. 9 das Detail der Fig. 7 in einer Abwandlung gemäß eines dritten Ausführungsbeispiels;

Fig. 10 das Detail der Fig. 7 in einer Abwandlung gemäß eines vierten Ausführungsbeispiels und

Fig. 11 ein Blockschaltbild des Eingangskomparators nach Fig. 7.

Zunächst sollen die Signaleigenschaften der Signale betrachtet werden. Die Kreuzkorrelationseigenschaften zwischen Systemtakt und Triggersignal sollen möglichst gut sein. Für einen sinusförmigen Takt bedeutet dies, dass die Triggersignalform einem Ausschnitt aus einem Sinus-Signal

möglichst ähnlich sein sollte. Da die Phase der Kreuzkorrelationsfunktion für die Basis der Zeitmessung dient, muss die Operation sowohl für den Realteil als auch für den Imaginärteil des Systemtakts durchgeführt werden. Dies setzt voraus, dass die Form des Triggersignals für beide Zweige gleich ist. Die Korrelationslänge bestimmt den Signal/Rausch-Abstand. Realistisch ist hier ein Wert zwischen einer halben und einer ganzen Taktperiode.

Zunächst erfolgt eine theoretische Herleitung einer günstigen Signalform für den Triggerpuls. Die Kreuzkorrelationsfunktion (CCF) zweier Signale g(t) und s(t) lässt sich wie folgt berechnen:

Es gilt: CCF - Kreuzkorrelationsfunktion g(t) - Systemtakt s(t) - Signalform des Triggerimpulses τ - zeitliche Verschiebung des

Triggersignals bezogen auf den Zeitpunkt der Nullphase des Systemtaktes

Für den Systemtakt (g(t)) wird nun ein komplexer Drehzeiger angenommen. Dieser kann in Hardware aus einem rein reellen Takt durch einen 90° Hybridkoppler erzeugt werden.

g(t) = exp(jωt) = cos(ωt)+ jsin(ωt) \ ω =—

Es gilt: ω - Kreisfrequenz des Systemtaktes T - Periodendauer des Systemtaktes

Im Falle eines Drehzeigers lässt sich eine Zeitdifferenz (τ) im Argument der Funktion g(t) auch als Phasendifferenz (cpo) des Funktionswertes ausdrücken.

g(t-τ) = exp(jω{t-τ}) = exp(j{ωt-φ ₀ }) = cos(ωt -φ _o )+j-sin(ωt-φ ₀ ) \ φ _o = 2π— g(t -τ) = exp(jωή-exp(- jφ _o )= g(t) ■exp(- jφ ₀ )

Es gilt - zeitliche Verschiebung des Triggersignals bezogen auf den Zeitpunkt der Nullphase des Systemtaktes

φo - Phase des Systemtakts zum Zeitpunkt des Auftreten des Triggersignals.

Mit der obigen Gleichung lässt sich die Kreuzkorrelation wie folgt schreiben:

Für die Bestimmung des Triggerzeitpunkts bezogen auf den Systemtakt soll nun die Phase der Kreuzkorrelationsfunktion ausgewertet werden.

φ _CCF (CCF) = φ _CCF exp (~jφ ₀ ) • J s (t) ■ exp (jωt) dt = ψCCF [ ^eX P (-M ) ^{• k} i ^ω )]

h(ω) = $ s (ή -GXp(JCDt) dt

Der Ausdruck des komplexen Integrals h(ω) innerhalb der CCF entspricht dem Wert des Fourier-Integrals der Funktion s(t) an der Frequenz (F) des Systemtakts mit:

Jede komplexe Zahl, so auch h(ω), lässt sich in Betrag und Phase zerlegen.

Die Phase der Kreuzkorrelationsfunktion berechnet sich somit aus der Summe aus dem von τ abhängigen Phasenwert (cpo) und einem konstanten Phasenwert (φ _h ) der Fouriertransformierten von s(t). Das Signal/Rausch- Verhältnis SNR dieses Phasenwertes wird durch den Betrag der Funktion |h(ω) | bestimmt. Dies entspricht dem Betrag der Fouriertransformierten von s(t) an der Stelle F=l/T.

φ _CCF (CCF) = φ _CCF [exp {-jφ ₀ } ■ \h (ω)\ ■ exp [j ■ φ _h (h («))}] =

ψ _CCF [CCF) = {φ _h - φ ₀ } = \ φ _h - 2π j ϊ

Aus dieser Gleichung lässt sich nun der Wert für die relative Zeitabweichung des Triggersignals zum Systemtakt τ bestimmen :

Auf die Realisierung der Kreuzkorrelation (CCF) in einem analogen Chip wird noch eingegangen.

Wie ersichtlich, hängt das Signal zu Rauschverhältnis SNR der Messung maßgeblich von der Form des Triggersignals s(t) ab. Zur Bewertung einer günstigen Form sollte der Betrag der Fouriertransformierten von s(t) an der Frequenz des Systemtakts |h(ω) | herangezogen werden.

In Fig. 3 werden verschiedene mögliche Triggerpulsformen gezeigt und deren Spektren in Fig. 4 miteinander verglichen. Ausgehend von einer einfachen Flanke (Spec:l) bis hin zu einer gedämpften Sinus-Schwingung (Spec:5) lassen sich diese Signalformen in einem analogen Chip realisieren. Der Wert der größten Steilheit des Signals ist in der Legende angegeben. Hierzu wurde angenommen, dass der realisierbare Signalhub ca. +/- 30OmV beträgt.

Anhand des Spektrums der Fig. 4 ist ersichtlich, dass eine einfache Triggerflanke (Specrl) die schlechtesten Korrelationseigenschaften besitzt. Bei 10GHz beträgt hier die relative Leistung des ca. -1OdB. Erwartungsgemäß hat ein Sinus-Signal der Frequenz 10GHz die besten Korrelationseigenschaften. Bei 10GHz beträgt hier die relative Leistung OdB. Die Realisierung eines ungedämpften Sinussignals von 10GHz, das mit dem Auftreten des Triggerereignisses beginnt, ist jedoch sehr schwierig. Mit den Signalformen Spec 2 bis Spec 4 wurden nun realisierbare Signalformen untersucht, die in ihren Korrelationseigenschaften besser als eine einfache Signalflanke sind. Als Randbedingung gilt hierbei, dass die maximale Flankensteilheit in der Größenordnung von

15mV/ps liegt. Es zeigt sich, dass ein einfacher Gaußpuls (Spec 2 und Spec 3) , der durch Differenzieren einer Flanke erzeugt werden kann, schon wesentlich bessere Korrelationseigenschaften besitzt. Die Breite des Pulses hat einen geringen Einfluss auf die

Korrelationseigenschaft, so lange die Länge einer Taktperiode nicht überschritten wird. Noch bessere Korrelationseigenschaften würden sich ergeben, wenn statt eines Pulses ein gedämpfter Sinus verwendet wird. Hier spielt auch die Frequenz eine untergeordnete Rolle, solange sie größer als die halbe Taktfrequenz ist. Eine solche Kurvenform kann durch Anstoßen eines Schwingkreises mit schlechter Güte (Q = [2 .. 4]) erreicht werden.

Bei allen Signalformen ist zu beachten, dass die Signalbreiten klein genug gehalten werden. Wird das Signal breiter als eine Taktperiode, so wandert die Nullstelle im Spektrum von derzeit 20GHz auf 10GHz. Dann ist überhaupt keine Kreuzkorrelation mit ausreichender Signalamplitude mehr möglich.

Fig. 5 zeigt ein erstes Ausführungsbeispiel der erfindungsgemäßen Vorrichtung. Ein Eingangssignal wird einem Triggerkomparator 20 zugeführt, der den Pegel des Eingangssignals mit einem Trigger-Schwellwert vergleicht und nur dann durchschaltet, wenn der Schwellwert überschritten ist. Dem Eingangskomparator folgt vorzugsweise ein in Fig. 5 nicht gezeigtes RS Flip Flop um eine konstante möglichst große Steilheit des Triggersignals zu realisieren. Dann liegt am RS Flip Flop ein "Trigger-RESET" Signal an, mit dem das Flip Flop zurückgesetzt bzw. deaktiviert werden kann. Des weiteren wird ein "Edge Selecf'-Signal zugeführt, mit welchem eine Auswahl zwischen der ansteigenden Flanke und der abfallenden Flanke des Trigger-Signals getroffen werden kann.

An den Trigger-Komparator 20 schließt sich ein Differenzierer 21 an, der eine analoge Differenzierung des Eingangs-Signals vornimmt. Das differenzierte

Eingangssignal wird dann über einen Verstärker 22 einem analogen, komplexen Mischer 23 zugeführt. Durch das Differenzieren entsteht aus einer einfachen Signalflanke ein gaußähnlicher Puls 31.

Der System-Takt wird in einem 90° Hybrid-Koppler in seine Realteil-Komponente I und seine Imaginärteil-Komponente Q zerlegt und dann dem komplexen Mischer 23 zugeführt. Der komplexe Mischer 23 hat jeweils einen Vorverstärker 25a bzw. 25b für die Realteil-Komponente I und die

Imaginärteil-Komponente Q sowie jeweils eine Misch-Stufe 26a bzw. 26b für die Realteil-Komponente I und die Imaginärteil-Komponente Q. Das komplexe Ausgangssignal des Mischers 23 wird über einen nicht zwingend notwendigen, optionalen Tiefpass 27 einem analogen Integrator 28 zugeführt. Das Ausgangssignal des Integrators 28 wird über in Fig. 5 nicht dargestellte Analog/Digial-Wandler digitalisiert und dann digital weiterverarbeitet und schließt sich auf einer Anzeigeeinrichtung (Display) 29 in der I/Q-Ebene dargestellt.

Bei dem Ausführungsbeispiel nach Fig. 5 besteht der Kreuzkorrelator somit aus dem analogen Komplexmischer 23, dem Tiefpass 27 und dem Integrator 28.

Wie vorstehend beschrieben, lässt sich die Synchronisation des Triggersignals zum Systemtakt durch ein Kreuzkorrelationsintegral bestimmen.

Es gilt: τ - zeitliche Verschiebung des

Triggersignals bezogen auf den Zeitpunkt der Nullphase des Systemtaktes T - Periodendauer des Systemtaktes φ _h - konstante Phasendifferenz, die durch die Signalform des Triggersignals bestimmt ist. φ _CCF - Phase der Kreuzkorrelationsfunktion

Die Aufgabe besteht nun darin, dieses Korrelationsintegral vorzugsweise durch eine analoge Schaltung zu bestimmen.

Unter der Annahme, dass das Triggersignal [s(t)] zeitlich begrenzt ist, können die Integrationsgrenzen auf den Zeitbereich begrenzt werden, in dem s(t) ungleich Null ist. Dieses ist für alle untersuchten Triggersignalformen außer der einfachen Flanke möglich.

Damit kann gewährleistet werden, dass die Auswertung des Triggerereignisses in endlicher Zeit abgeschlossen werden kann.

Ein Korrelationsintegral besteht aus einer Multiplikation zweier Signale und einer anschließenden Integration. Damit besteht für eine Schaltung aus analogen Schaltelementen ebenfalls die Aufgabe der Realisierung der analogen Operationen, Bildung des Produktes zweier Signale und die anschließende Integration.

Beide Operationen lassen sich in analoger Hardware relativ leicht realisieren: durch eine Multiplikation durch den Mischer 23 und die Integration der Zwischenfrequenz durch den analogen Integrator 28, was in Fig. 5 veranschaulicht

ist. Da die Integrationszeit begrenzt ist, kann der Integrationsverstärker auch als Tiefpass mit sehr kleiner Eckfrequenz bezogen auf die Taktfrequenz ausgeführt sein. Es kann gezeigt werden, dass die Phase des Signals nach der Integration proportional zum Zeitversatz des Auftretens des Triggerereignisses ist.

Fig. 5 zeigt das IQ-Diagramm am Ausgang des Integrators 28, das zur Phase von acht gleichmäßig verteilten Triggerereignissen auch acht verschiedene Phasenwerte enthält, die mit den erwarteten Referenzwerten übereinstimmen. Mögliche Fehlerquelle sind hier im 90° Hybrid-Koppler und in der Symmetrie des I-bzw. Q-Zweiges zu suchen. Bei ungleichen Verstärkungen in beiden Zweigen, bzw. bei einem unsymmetrischen Hybrid Koppler, äußern sich die Fehler in Form eines IQ - Verstärkungsfehlers bzw. eines Quadratur Fehlers. Diese Fehlerarten müssen durch die Kalibrierung abgefangen werden.

Um eine eindeutige Flanke zu realisieren, ist zunächst der Komparator 20 vorteilhaft, der aus dem Vergleich des Eingangssignals mit einem Referenzwert diese Flanke erzeugt. Anschließend wird das in dem Differenzierer 21 differenzierte Triggersignal durch den Begrenzerverstärker 22 weiter verstärkt, um die Flankesteilheit so groß wie möglich zu machen. Der Begrenzerverstärker 22 sollte vorzugsweise zusätzlich zwei Steuereingänge enthalten: Einen Eingang zur Flankenauswahl zur Steuerung der positiven bzw. negativen Flanke und einen Enable Eingang um nachfolgende Triggerlogik bei mehrfach Triggern zu sperren und erst wieder freizugeben, wenn die Ergebnisse des Triggerereignisses ausgelesen wurden.

Der Begrenzerverstärker 22 wurde basierend auf konkreten Transistormodellen simuliert. Die durchgeführten

Simulationen zeigen, dass hiermit Flankensteilheiten von ca. 30 - 40 ps erreicht werden können. Das ist für die Detektion nach der Kreuz Korrelation Methode ausreichend.

Das in Fig. 6 gezeigte Blockschaltbild wurde zur Prüfung der Realisierbarkeit simuliert. Es besteht aus dem Trigger-Komparator 20, dem Verstärker 40, dem Emitter- Folger 41, dem weiteren Verstärker 42 und dem weiteren Emitter-Folger 43. Die positive Triggerflanke Trigger _pos und die negative Triggerflanke Trigger _neg des

Triggersignals wird in dem Block 45 generiert. Die Logik der Triggersteuerung ist in Block 44 enthalten.

Fig. 7 zeigt ein zweites Ausführungsbeispiel der erfindungsgemäßen Vorrichtung. Bereits anhand von Fig. 5 beschriebene Elemente sind mit übereinstimmenden Bezugszeichen versehen, so dass sich insoweit eine wiederholende Beschreibung erübrigt.

Gegenüber dem in Fig. 5 dargestellten Ausführungsbeispiel ist zwischen dem Trigger-Komparator 20 und dem Differenzierer 21 ein RS-Flip Flop 50 angeordnet. Außerdem ist die Weiterverarbeitung nach dem Integrator 28 dargestellt. Im dargestellten Ausführungsbeispiel ist dort ein analoger Multiplexer 51 vorhanden, der eine

Umschaltung zwischen mehreren Auswertekanälen ermöglicht und bei einer einkanaligen Ausführung natürlich nicht notwendig ist. Daran schließt sich eine Analog/Digital- Wandeleinheit 52 an, die einen ersten Analog/Digital- Wandler 53a für die Realteil-Komponente I und einen zweiten Analog/Digital-Wandler 53b für die Imaginärteil- Komponente Q beinhaltet.

Das Ausgangssignal des Differenziergliedes 21 wird über einen Verstärker 22 auf das RF Tor eines komplexen

Mischers 23 gegeben. Am LO Tor des komplexen Mischers 23 liegt das komplexe Signal des Systemtakts an. Dieses kann zum Beispiel durch einen 90° Hybridkoppler 24 erzeugt werden. Der Mischer 23 führt somit eine komplexe Multiplikation des gaußähnlichen Signals vom RF Tor mit dem komplexen Drehzeiger des LO Tores durch. Das resultierende Ausgangssignal entspricht somit der in im Kreuzkorrelationsintegral geforderten analogen Multiplikation:

s(ή-exp(jωή .

Das dann eventuell noch analog zu Fig. 5 folgende Tiefpassfilter 27 und das Integrationsfilter 28 realisieren eine analoge Integration des Signals, so dass am Ausgang des Integrationsfilters 28 der analoge komplexe Wert der Kreuzkorrelation vorliegt.

Das aktive Tiefpassfilter dient in diesem Fall der Unterdrückung von Mischersignalanteilen hoher Frequenzen des Mischerausgangs und verstärkt gleichzeitig den Nutzanteil des Signals.

Die von der Analog/Digital-Wandlereinheit 52 erzeugten Digitalwerte werden in einem Speicher 53 abgelegt und in einer anhand der Fig. 8 und 9 noch näher zu beschreibenden Weise in die Phasen-Werte umgerechnet. Hieraus lässt sich dann wie vorstehend beschrieben die feine Zeitverzögerung dt bezogen auf die Taktperiode T _c i _OC k bestimmen.

Zur Vervollständigung ist in Fig. 7 noch die Detektion der groben Zeitverzögerung n-T _c i _OC k in Einheiten der Taktperiode T _c i _ock dargestellt. Hierzu ist für die Realteil-Komponente I ein erster Zähler 60a und für die Imaginärteil- Komponente Q ein zweiter Zähler 60b vorhanden. Der aktuelle Zählerstand des ersten Zählers 60a wird einer ersten Verriegelungsschaltung 61a übergeben, während der Zählerstand des zweiten Zählers 60b einer zweiten Verriegelungsschaltung 61b übergeben wird. Die Verriegelungsschaltungen 61a und 61b werden durch das

Eingangssignal verriegelt bzw. getriggert und das Ergebnis wird über einen digitalen Multiplexer einem Triggerregister 63 übergeben. Der digitale Multiplexer 62 ist nur notwendig, wenn mehrere Kanäle gleichzeitig beobachtet werden sollen. Eventuelle Kalibrierungs-Daten können in einem Offset-Register 64 vorhanden sein und dem Ergebnis über einen Addierer 64 zugefügt werden. Am Ausgang des Addierers 65 steht dann die grobe Zeit'verzögerung in Einheiten der Taktperiode T _c i _O ck zur Verfügung.

Gemäß Fig. 7 wird das Eingangssignal zunächst über den Eingangskomparator 20 verstärkt und mit der Triggerschwelle verglichen. Das RS Flip Flop 50 erzeugt daraus eine Flanke mit immer gleicher Steigung.

üblicherweise beträgt die Flankenanstiegszeit ca. z. B. 50ps. Diese Flanke soll nun um einen bestimmten einstellbaren Wert verzögert werden. Die Größe dieser Verzögerung hängt von den Laufzeitdifferenzen der Signalpfade im System ab. Die differentiellen

Laufzeitverzögerungen zwischen den Kanälen sollen während der Kalibrierung gemessen werden und im analogen Zweig kompensiert werden. Zunächst wird die eingangs erzeugte steile Flanke definiert verzögert. Hier kann vorteilhaft

ein Tiefpass 2. Ordnung verwendet werden. Die Sprungantwort eines solchen Filters ist in einem bestimmten Pegelbereich weitgehend linear. Hier beträgt der Linearitätsfehler maximal 10 %. Die so entstandene Kurve wird dann mittels eines weiteren nicht dargestellten Triggerkomparators mit einer einstellbaren Triggerschwelle verglichen. Der einzustellende Wert ergibt sich aus einer Kennlinie, die im Wesentlichen von der Sprungantwort des Tiefpassfilters abhängt. Am Ausgang des zweiten Komparators ergibt sich nun eine vom D/A-Wandler-Pegel abhängige Verzögerung.

Das RS Flip Flop 50 kann über eine Steuerleitung ("Slope Select") für positive Triggerflanken als auch für negative Triggerflanken konfiguriert werden. über eine RESET

Leitung kann das Flip Flop 50 wieder zurückgesetzt werden, um den Baustein für den Empfang des nächsten Triggerereignisses bereit zu machen. Der Baustein wird erst wieder freigegeben, wenn die Ergebnisse des Triggerereignisses ausgelesen wurden. Anschließend wird die Flanke am Ausgang des RS Flip Flops 50 durch das Differenzierglied 21 in einen gaußähnlichen Puls 31 umgewandelt .

Die einfachste Möglichkeit der Analog-Digitalumsetzung des komplexen Wertes nach dem Integrationsfilter sind zwei A/D-Wandler 53a und 53b. Für diese Funktionalität sind 50MHz A/D-Wandler ausreichend. Nun ist für die Auswertung des Triggerzeitpunkts die Phaseninformation die zu bestimmende Größe. Eine rechnerische Auswertung der I/Q Daten nach Betrag und Phase in einem externen Prozessor ist bei einer Datenrate von 50 MHz nur schwer möglich. Zur Lösung dieses Problems werden zwei Vorschläge gemacht.

Die in Fig. 8 gezeigte Möglichkeit besteht in der Nutzung des CORDIC Algorithmus z. B. im selben oder in einem nachgeschalteten ASIC 70. Die Steuerung der A/D-Wandler 53a und 53b erfolgt mit der Steuereinheit 71.

Zur Korrektur der im System durch IQ Verzerrung entstandenen Fehler werden beim Ausführungsbeispiel der Fig. 9 dem CORDIC Algorithmus je ein Addierer 80a bzw. 80b zur Kompensation des IQ-Offset 75a bzw. 75b und je ein Multiplikator 81a bzw. 81b zur Kompensation des IQ- Imbalance 76a bzw. 76b vorgeschaltet.

Die zweite Möglichkeit, die in Fig. 10 gezeigt ist, besteht im Nachschalten eines Speichers 53, mit einem zweidimensionalen Eingangsadressraum (1-10 Bit/Q-10 Bit -» 2x10 Bit) . In dem Speicher 53 werden nun die Phasenwerte der Eingangs I/Q-Werte Paare abgelegt. Die Größe des Adressraumes könnte bei gleicher Genauigkeit verkleinert werden, wenn eine Gradiententabelle zur linearen Interpolation benutzt wird. Der Vorteil besteht darin, dass in den Tabellen nach einer Kalibrierung die Fehlerwerte aus IQ-Offset und IQ-Imbalance berücksichtigt und korrigiert werden können.

Das in Fig. 11 gezeigte Blockschaltbild des

Eingangskomparators besteht aus dem Trigger-Komparator 20, dem Verstärker 40, dem Emitter-Folger 41, dem RS Flip Flop 50, einem weiteren Emitter-Folger 42, dem Differenzierglied 21 und einem abschließenden Verstärker 43. Alle Schaltungselemente sind in ECL-Technologie ausgeführt. Dementsprechend werden alle Signale differentiell geführt (pos bzw. neg) . Im Block "Generiere Ref. Trig. Level" 45 wird der von außen eingestellte Referenzpegel in ein entsprechendes differentielles Signal

(Threshold _pos /Thresholdneg) gewandelt. Dieses wird im Trigger-Komparator 20 mit dem Triggereingangssignal (Trig_Sig _Pos /Trig_Sig _ne g) verglichen.

Eine separate Steuerung 44 übernimmt die Konfiguration des RS Flip Flops 50. Hier wird eingestellt, ob auf eine positive oder eine negative Flanke getriggert werden soll ("EDGE/SELECT") . Des weiteren wird die Freigabe der Triggerfunktion ("ENABLE") bzw. das Rücksetzen des RS Flip Flops 50 ("RESET") ebenfalls durch diese Steuerung übernommen.

Das Differenzierglied 51 ist ebenfalls für differentielle Signale ausgelegt. Die Funktionalität kann hier durch das Subtrahieren eines laufzeitverzögerten Signals vom

Eingangssignal erfolgen. Die Laufzeitverzögerung kann durch differentielle Verzögerungsleitungen erreicht werden. Die Länge dieser Verzögerungsleitungen bestimmt sich aus der Wellenlänge des Systemtakts (z. B. 10GHz) und beträgt ein Viertel der Wellenlänge des Systemtaktes. Die Subtraktion vom Eingangssignal erfolgt durch ein paarweises Vertauschen der verzögerten differentiellen Signale und eine anschließende analoge differentielle Additionsschaltung. Hier wird zu dem Eingangssignal ein verzögertes vorzeicheninvertiertes differentielles Signal hinzugefügt. Dadurch kann mit wenig Aufwand ein differentielles Differenzierglied mit reproduzierbar bestimmbarer Zeitkonstante realisiert werden.

Abschließend wird das differenzierte Signal durch den

Verstärker 43 wieder verstärkt. Das Differenzierglied ist durch den Emitter-Folger 42 an den Ausgang des RS Flip Flops 50 angebunden.

Die Erfindung ist nicht auf die dargestellten Ausführungsbeispiele beschränkt. Alle beschriebenen und gezeichneten Merkmale sind im Rahmen der Erfindung beliebig miteinander kombinierbar. Bei einer einkanaligen Ausführung können die Multiplexer 51 und 62 entfallen.

Unter anderem sind der Tiefpass 27 und der Differenzierer 21 nicht zwingend erforderlich.