Beschreibung Einrichtung zur schnellen D/A-Wandlung von PWM-Signalen Die Erfindung betrifft eine Einrichtung zur schnellen Digi- tal-Analog- (D/A-) Wandlung von Pulsweiten-modulierten (PWM-) Signalen, insbesondere von digitalisierten und in PWM-Signale gewandelten analogen Ausgangssignalen einer Lambdasonde in einem Kraftfahrzeug, nach den Merkmalen des Oberbegriffs von Anspruch 1.

Moderne Mikrocontroller werden aus Kostengründen zunehmend für Digital-Signal-Prozessor-Anwendungen in Regelsystemen eingesetzt. Dazu wird die analoge Meßgröße mittels eines Ana- log/Digital- (A/D-) Wandlers digitalisiert, im Mikrocontroller durch ein Programm modifiziert (Filterung, Vergleich mit Sollgrößen, PID-Regler u. s. w.) und anschließend mittels eines D/A-Wandlers wieder in ein analoges Signal umgewandelt. Mi- krocontroller beinhalten zwar üblicherweise A/D-Wandler zur Digitalisierung analoger Meßgrößen, ein D/A-Wandler ist in der Regel jedoch nicht integriert.

Eine Möglichkeit zur D/A-Wandlung ist die Verwendung eines externen D/A-Wandlers ; das ist die technisch optimale Lösung, jedoch auch die kostenintensivste ! Bei einem seriellen D/A- Wandler mit einer Taktfrequenz von beispielsweise 500kHz bei 1OBit Genauigkeit ergibt sich eine Wandlungsdauer von theore- tisch 2ms, praktisch jedoch ca. 3ms. Diese Wandlungsdauer geht als Verzögerungszeit in die Phasenverschiebung der Re- gelschleife ein.

Eine weitere Möglichkeit ist die Wandlung des Digitalsignals im Mikroprozessor in ein Signal mit fester Frequenz sowie mit einem dem Digitalwert proportionalen Tastverhältnis mit an- schließender externer Tiefpaß-Filterung zur Beseitigung der Wechselspannungsanteile. Diese Lösung ist wesentlich preis- werter als ein D/A-Wandler und wird des öfteren für weniger

anspruchsvolle Anwendungen benutzt. Für den Einsatz in einem Regelsystem hat diese Lösung jedoch den Nachteil, daß der zur Filterung notwendige Tiefpaß die Phase des Signals sehr ver- zögert (Gruppenlaufzeit). Liegt diese Verzögerung innerhalb der Regelschleife, so trägt sie zur gesamten Phasenverzöge- rung der Regelschleife bei.

Beispielsweise beträgt bei einem Tiefpaß dritter Ordnung mit einer Frequenz von 100Hz die Dämpfung-60dB. D. h., die Ampli- tude eines PWM-Signals mit 5V wird auf 5mV abgeschwächt. Die Gruppenlaufzeit beträgt dabei etwa 50ms. Bei einer Erhöhung der PWM-Frequenz auf 250Hz und entsprechender Anpassung des Tiefpasses würde die Gruppenlaufzeit auf 20ms reduziert wer- den, was etwa der technischen Grenze dieses Systems ent- spricht.

Aus DE 32 37 386 C2 ist ein Digital-Analog-Wandler vom Zäh- lertyp für die Verarbeitung eines Puls-Code-modulierten Ste- reo-Tonsignals bekannt, bei welchem die abwechselnd erschei- nenden digitalen Datenwörter des linken und rechten Tonkanals seriell in entsprechende analoge Ströme gewandelt werden, welche parallel in je einem Integrator in Spannungssignale umgesetzt werden, die anschließend über je ein Tiefpaßfilter laufen.

Es ist Aufgabe der Erfindung, eine preiswerte Einrichtung zur schnellen und genauen D/A-Wandlung von PWM-Signalen zu schaf- fen, ohne einen kostenintensiven D/A-Wandler zu verwenden, jedoch mit einer einem D/A-Wandler vergleichbaren Phasenver- zögerung.

Diese Aufgabe wird erfindungsgemäß durch eine Einrichtung mit den Merkmalen des Anspruchs 1 gelöst. Vorteilhafte Ausgestal- tungen der Erfindung sind den Unteransprüchen zu entnehmen.

Die erfindungsgemäße Einrichtung weist eine einem mit 500kHz Taktfrequenz betriebenen digitalen lOBit-D/A-Wandler ver-

gleichbare Phasenverzögerung auf, nämlich etwa 10ms bei 100Hz und etwa 4ms bei 250Hz Taktfrequenz. Sie ist wesentlich ko- stengünstiger als ein integrierter D/A-Wandler und weist um die Mittellage eine hohe Grundgenauigkeit auf, was bei der Erzeugung symmetrischer Ausgangsspannungen besonders wichtig ist.

Ein Ausführungsbeispiel der Erfindung wird nachstehend anhand einer schematischen Zeichnung näher erläutert.

In der Zeichnung zeigen : Figur 1 die Schaltung einer erfindungsgemäßen Einrichtung, und Figur 2 verschiedene Signalverläufe dazu.

Figur 1 zeigt einen Mikrocontroller uC, welchem das analoge Ausgangssignal eines Sensors S, beispielsweise einer im Abga- strakt einer Brennkraftmaschine angeordneten Lambdasonde, zu- geführt wird. Im Mikrocontroller uC wird es in ein digitales Signal gewandelt und verarbeitet (Filterung, Vergleich mit Sollgrößen, PID-Regler u. s. w.). Das verarbeitete Digitalsi- gnal erscheint, zu einem dem Digitalsignal proportionalen PWM-Signal mit konstanter Frequenz gewandelt, am Ausgang A des Mikrocontrollers uC.

Das PWM-Signal wird einem für eine Dauer von beispielsweise 30-50 us getriggerten Monoflop MF und parallel dazu einem als Frequenzteiler wirkenden Flipflop FF zugeführt. Monoflop MF und Flipflop FF können eingespart werden, wenn deren Aus- gangssignale im Mikrocontroller erzeugt werden.

Das PWM-Signal wird über einen Widerstand R1 auch einem er- sten Anschluß lx eines vom Ausgangssignal des Monoflops ge- steuerten ersten Umschalters SW1 zugeführt.

Ein zweiter Anschluß ly des ersten Umschalters SW1 ist mit dem invertierenden Eingang eines ersten Operationsverstärkers OP1 verbunden. Zwischen diesen invertierenden Eingang und den Ausgang des ersten Operationsverstärkers OP1 ist ein erster Kondensator Cl geschaltet. Der Ausgang des ersten Operations- verstärkers OP1 ist mit einem dritten Anschluß lz des ersten Umschalters SW1 verbunden. Der nichtinvertierende Eingang des ersten Operationsverstärkers OP1 ist mit einer Referenzspan- nung Uref beaufschlagt.

Der erste Operationsverstärker OP1 bildet zusammen mit dem ersten Kondensator Cl und dem Widerstand RI einen invertie- renden Integrator, wenn der erste Anschluß lx des ersten Um- schalters SW1 mit dem zweiten Anschluß ly verbunden ist. Der Integrator integriert das PWM-Signal und wandelt es in ein bezüglich einer vorgegebenen Referenzspannung symmetrisches Signal. Wenn der dritte Anschluß lz des ersten Umschalters SW1 mit dem zweiten Anschluß ly verbunden ist, wird der erste Kondensator Cl kurzgeschlossen und entladen. Die Ausgangs- spannung des ersten Operationsverstärkers OP1 geht in diesem Fall auf die Referenzspannung Uref.

Der Ausgang des Operationsverstärkers OP1 (des Integrators) ist mit einem ersten Anschluß 2x eines zweiten Umschalters SW2 verbunden. Außerdem ist ein dritter Umschalter SW3 vorge- sehen, wobei der zweite Anschluß 2y des zweiten Umschalters SW2 mit dem ersten Anschluß 3x des dritten Umschalters SW3 verbunden ist und wobei der dritte Anschluß 2z des zweiten Umschalters SW2 mit dem zweiten Anschluß 3y des dritten Um- schalters SW3 verbunden ist.

Vom Minuspol einer Betriebsspannung, die beispielsweise 5V beträgt, führt ein zweiter Kondensator C2 zum Anschluß 2z und ein dritter Kondensator C3 zum Anschluß 2y. Der dritte An- schluß 3z des dritten Umschalters SW3 ist mit dem nichtinver- tierenden Eingang eines als Bufferverstärker geschalteten zweiten Operationsverstärkers OP2 verbunden, an dessen Aus-

gang das in einen Analogwert gewandelte PWM-Signal erscheint.

Dieser Ausgang ist mit seinem invertierenden Eingang verbun- den.

In einer vorteilhaften Weiterbildung der Erfindung ist der Ausgang des zweiten Operationsverstärkers OP2 mit dem (oder einem) A/D-Wandler-Eingang des Mikrocontrollers uC verbunden.

Die Funktion dieser Maßnahme wird weiter unten beschrieben.

Der zweite und der dritte Umschalter SW2 und SW3 werden syn- chron vom Ausgangssignal des Flipflops FF umgeschaltet, wie später näher beschrieben wird.

Figur 2 zeigt im Signalverlauf a zwei Perioden des am Ausgang A des Mikrocontrollers uC erscheinenden PWM-Signals, wobei in der ersten Periode ein Tastverhältnis von 80% und in der zweiten Periode eines von 20% angenommen ist.

Auf der Abszisse aller Signalverläufe in Figur 2 ist die Zeit t aufgetragen ; Die Nullpunkte der Ordinaten der Signale a, b und c seien einem Potential von 0V ="L"zugeordnet, wahrend die Amplituden dieser Signale ein Potential von +5V ="H" aufweisen sollen. Die Nullpunkte der Ordinaten der Signale d bis g seien einem Potential von +2,5V zugeordnet, während die Amplituden dieser Signale ein Potential von +2,5V 2,5V (al- so +5V und 0V) aufweisen können.

Die Funktionsweise der Schaltung nach Figur 1 wird nachste- hend anhand der in Figur 2 dargestellten Signalverläufe a bis g näher erläutert.

Über die"Einschaltstellung"des ersten Umschalters SW1 (Aus- gangssignal mf des Monoflops auf +5V = H ; Anschlüsse lx und ly miteinander verbunden ; to bis t2) wird das PWM-Signal (Fi- gur 2a) dem invertierenden Integrator zugeführt.

Mit der ansteigenden Flanke des PWM-Signals (Figur 2a) wird der erste Kondensator Cl über den ersten Umschalter SW1 (An- schlüsse ly und lz miteinander verbunden) während einer vor- gegebenen Standzeit des flankengetriggerten Monoflops MF von ca. 30-50us (to bis tl) kurzgeschlossen und liegt dann auf dem Referenzpotential von +2,5V. Diese Entladezeit ist sehr klein, verglichen mit der PWM-Periode von 10ms (4ms). Zur Vermeidung eines Fehlers bei der A/D-Wandlung kann die High- Phase jedes PWM-Signals um diese 30-50us verlängert werden.

Beginnend im Zeitpunkt tl wird der erste Kondensator Cl über den ersten Umschalter SW1 (Anschlüsse lx und ly miteinander verbunden) mit einer Lade-/Entladegeschwindigkeit von 2,5V/Periode entladen, solange das PWM-Signal auf H-Pegel liegt (tl bis t2 in Figur 2d). Bei angenommener Taktfrequenz von 100Hz und Tastverhältnis 80% entlädt sich der Kondensator auf eine Spannung von 5V = +0,5V, die er im Zeitpunkt t2 erreicht.

Anschließend liegt das PWM-Signal für den Rest von 20% der Periodendauer (t2 bis t3) auf L-Pegel ; während dieser Zeit wird der erste Kondensator Cl von +0,5V um 0,2*2,5V = 0,5V auf +1V aufgeladen.

Während der zweiten Periode (t3 bis t6) wiederholt sich der Vorgang, beginnend mit dem Kurzschließen des ersten Kondensa- tors Cl bei +2,5V (t3 bis t4 ; Figur 2b, d), anschließendem Entladen (20% Periodendauer) auf +2,5V-0,2*2,5V = +2V (t4 bis t5) und Laden (80% Periodendauer) auf 2,0V + 0,8*2,5V = +4, OV (t5 bis t6).

Mit jeder ansteigenden Flanke des PWM-Signals (to, t3, t6...) wird das Flipflop FF umgeschaltet. Dessen Ausgangssignal ist in Figur 2c dargestellt. Dieses Ausgangssignal ff steuert die beiden Umschalter SW2 und SW3 so, daß beispielsweise in einer Periode (von to bis t3, wenn ff = H) der zweite Kondensator C2 mit dem Ausgang des ersten Operationsverstärkers OP1 ver-

bunden ist, und der dritte Kondensator C3 mit dem nichtinver- tierenden Eingang des zweiten Operationsverstärkers OP2 ver- bunden ist, und in der nächsten Periode (von t3 bis t6, wenn ff = L) der zweite Kondensator C2 mit dem nichtinvertierenden Eingang des zweiten Operationsverstärkers OP2 verbunden ist, und der dritte Kondensator C3 mit dem Ausgang des ersten Ope- rationsverstärkers OP1 verbunden ist, u. s. w..

Das hat zur Folge, daß in der einen (ersten) Periode (t0 bis t3) der zweite Kondensator C2 exakt der Spannung des ersten Kondensators Cl folgt. Die Spannung, welche er im Umschalt- zeitpunkt t3 aufweist, hält er für die nachste Periode (t3 bis t6) konstant ; diese Spannung erscheint für die ganze Dau- er der zweiten Periode am Ausgang des zweiten Operationsver- stärkers OP2 (Figur 2e).

In der nächsten (zweiten) Periode (t3 bis t6) folgt der drit- te Kondensator C3 exakt der Spannung des ersten Kondensators C1. Die Spannung, welche er im Umschaltzeitpunkt t6 aufweist, hält er für die folgende Periode (ab t6) konstant ; diese Spannung erscheint für die ganze Dauer der dritten Periode am Ausgang des zweiten Operationsverstärkers OP2 (Figur 2f, 2g).

Durch die synchrone Umschaltung am Beginn jeder PWM-Periode erfolgt die Aufladung der Kondensatoren C2, C3 langsam mit der Geschwindigkeit des Integrators. Dadurch werden hohe La- deströme vermieden. Entsprechend genau folgt die Spannung an diesen Kondensatoren der Integratorspannung. Für C2, C3 sind Kondensatoren mit großen Kapazitätswerten einsetzbar, was den Spannungsabfall in den Haltephasen verringert. Jeweils am En- de einer Integrationsphase (PWM-Periode) steht der aktuelle Spannungswert sofort zur Verfügung. Auf diese Weise wird das PWM-Signal in ein Analogsignal gewandelt (Spannungsskala auf der Ordinate von Figur 2g), wobei ein PWM-Tastverhältnis von 0% einer Spannung am Ausgang des zweiten Operationsverstär- kers OP2 von +5V entspricht ; 50% _ +2,5V, 100% _ 0V.

Die Phasenverzögerung (entspricht der Periodendauer) der be- schriebenen Schaltung beträgt 10ms bei einer angenommenen Taktfrequenz von 100Hz, 4ms bei 250Hz. Damit liegt sie in der Größenordnung eines digitalen A/D-Wandlers (ca. 3ms) und ist (um den Faktor 5 !) wesentlich kürzer als bei der eingangs be- schriebenen Lösung mit einem Tiefpaß (50/20ms).

Die Genauigkeit des Ausgangssignals des Integrators hängt von folgenden Fehlerquellen ab : -von der Zeitkonstante der Integrationsglieder R1, Cl ; -von der Genauigkeit der Referenzspannung Uref ; -von den Offsetspannungen der Operationsverstärker OP1, OP2.

Diese Fehler liegen wesentlich über denen eines lOBit-D/A- Wandlers. Durch die bereits erwähnte Rückführung des D/A-ge- wandelten Ausgangssignals des Operationsverstärkers OP2 zum A/D-Wandler des Mikrocontrollers uC kann der Wert des erzeug- ten Signals mit dem ursprünglichen digitalen Wert verglichen und zu einer Fehlerkorrektur benutzt werden.

Diese Fehlerkorrektur kann statisch erfolgen, indem bei- spielsweise PWM-Signale mit 0%, 50% und 100% Tastverhältnis erzeugt und integriert werden, wobei das tatsächliche Tast- verhältnis oder die Frequenz so geregelt wird, daß die Soll/Ist-Differenz minimiert wird. Die so erhaltenen PWM- Werte bilden-mittels linearer Interpolation-die Berech- nungsgrundlage für Zwischenwerte.

Dieses Verfahren arbeitet ohne weiteren Zeitverzug, bedarf aber zyklischer Wiederholungen, um Temperaturdriften auszu- gleichen.

Die Fehlerkorrektur kann mit einem fortlaufenden Soll/Ist- Vergleich auch dynamisch erfolgen, indem das ermittelte Feh- lersignal unmittelbar zur Korrektur des folgenden Signaler- tes herangezogen wird. Dies erfordert einen Software-PID-Reg- ler.