技术领域

本发明涉及一种数字模拟转换器、 可编程伽玛校正缓冲电路及显示装置。 背景技术

在液晶显示装置 （LCD ) 中， 大多数会设置伽马校正电路来产生伽马校正 电压， 以进行影像的伽马校正。 源极驱动电路会依据伽马校正信号来产生液晶 显示装置所需的驱动信号， 使液晶显示装置呈现所需的亮度。 在伽马校正电路中通常包括将输入的数字信号 转换为模拟信号的数字模 拟转换器 （DAC)。 目前在市面上存在许多不同的数字模拟转换器 ， 例如电阻 串 （R-String ) 数字模拟转换器。 图 1是一种现有的 3位的电阻串数字模拟转 换器。 参照图 1， 3位的电阻串数字模拟转换器 100包括一串电阻器 110以及 选择器 120。选择器 120包括选择线 121及与选择线 121交叉设置的控制线 122， 其中， 每两条控制线 122被数字信号的其中一位（bit)所控制， 并且每两条控 制线 122之一连接至一非门 123。 每条选择线 121上均包括开关元件 124， 其 中， 开关元件 124设置在每条选择线 121与每两条控制线 122之一的交叉处。 开关元件 124可例如是 NMOS晶体管。 每一开关元件 124被数字信号的其中 一位 (bit) 所控制。 电阻串连接于一高参考电压（V _H )与一低参考电压（VL)之间。 每一选择 线 121连接于电阻串中的一节点。 同一时间只有一条选择线 121上的所有开关 元件 124被输入的数字信号打开， 且将电阻串中相对应的一节点的电压耦接于 输出节点 （V ₀ )。 电阻串数字模拟转换器 100需要 2 ³ =8条选择线 121。而且， 每一条选择线 121需要 3个开关元件 124。 因此， 3位的电阻串数字模拟转换器 100需要 2 ³ X 3=24个开关元件 124。 由此可知， 以 N位电阻串数字模拟转换器为例， 其需要 2 ^N 条选择线。 而 且， 每一条选择线需要 N个开关元件。 因此， N位的电阻串数字模拟转换器需 要 2 ^N X N个开关元件。 由此可以看出， 当输入的数字信号的位数增加时， 开关 元件的数量也急速增加， 从而导致布局面积扩大。 这对于缩小芯片以及降低成 本将是不利的。 发明内容 为了解决上述现有技术存在的问题， 本发明的目的在于提供一种数字模拟 转换器， 用以根据 N位的第一数字信号输出第一输出模拟电压或� �据 N位的 第二数字信号输出第二输出模拟电压， 其中， 所述数字模拟转换器包括： 第一 电压产生器， 耦接于第一参考电压与第二参考电压之间， 用于产生介于第一参 考电压与第二参考电压之间的 2 ^N 个第一模拟电压； 第一电压选择器， 耦接于 所述第一电压产生器，并根据所述 N位的第一数字信号从第一电压产生器产生 的 2 个第一模拟电压中选择出所述第一输出模拟电 压； 第二电压产生器， 耦 接于第二参考电压与第三参考电压之间， 用于产生介于第二参考电压与第三参 考电压之间的 2 ^N 个第二模拟电压； 第二电压选择器， 耦接于所述第二电压产 生器， 并按照所述 N位的第二数字信号从第二电压产生器产生的 2 个第二模 拟电压中选择出所述第二输出模拟电压。 进一步地， 所述数字模拟转换器还包括： 第一电压跟随器， 用于将第一电 压选择器根据所述 N位的第一数字信号选择出的所述第一输出模� �电压输出。 进一步地，所述第一电压产生器包括串联的 2 ^N -1个第一电阻器和至少一个 第二电阻器。 进一步地， 所述第一电压选择器包括 2 条第一选择线， 其中， 每条第一 选择线对应耦接于第一电压产生器， 以提供与该条第一选择线对应的第一输出 模拟电压， 每条第一选择线包括串联的 N个第一开关元件， 其中， 每个第一开 关元件由所述 N位的第一数字信号的其中一位来决定其导通� �截止。 进一步地， 所述数字模拟转换器还包括： 第二电压跟随器， 用于将第二电 压选择器根据所述 N位的第二数字信号选择出的所述第二输出模� �电压输出。 进一步地，所述第二电压产生器包括串联的 2 ^N -1个第三电阻器和至少一个 第四电阻器。 进一步地， 所述第二电压选择器包括 2 条第二选择线， 其中， 每条第二 选择线对应耦接于第二电压产生器， 以提供与该条第二选择线对应的第二输出 模拟电压， 每条第二选择线包括串联的 N个第二开关元件， 其中， 每个第二开 关元件由所述 N位的第二数字信号的其中一位来决定其导通� �截止。 本发明的另一目的还在于提供一种可编程伽玛 校正缓冲电路， 包括： 数字 信号接收器， 用于接收数字信号， 并将接收到的数字信号提供给数字模拟转换 器； 上述的数字模拟转换器， 用于将由数字信号接收器提供的数字信号转换 为 相应的模拟电压。 本发明的又一目的又在于提供一种显示装置， 包括： 上述的可编程伽玛校 正缓冲电路， 用于将输入的数字信号转换为相应的模拟电压 ； 数据驱动器， 用 于根据所述可编程伽玛校正缓冲电路提供的模 拟电压产生显示面板所需的驱 动电压； 扫描驱动器， 用于顺序产生扫描信号； 显示面板， 响应于由数据驱动 器提供的驱动电压及由扫描驱动器提供的扫描 信号显示影像。 进一步地， 所述显示面板为液晶显示面板或者有机发光二 极管显示面板。 本发明的数字模拟转换器、 可编程伽玛校正缓冲电路及显示装置， 减少了 开关元件的数量，从而使得布局面积减小，利 于缩小芯片尺寸以及成本的降低。 附图说明

通过结合附图进行的以下描述， 本发明的实施例的上述和其它方面、 特点 和优点将变得更加清楚， 附图中： 图 1是一种现有的电阻串数字模拟转换器； 图 2是根据本发明的实施例的数字模拟转换器的� �路结构图； 图 3是根据本发明的实施例的可编程伽玛校正缓� �电路的模块示意图； 图 4是根据本发明的实施例的显示装置的结构示� �图。 具体实施方式

以下， 将参照附图来详细描述本发明的实施例。 然而， 可以以许多不同的 形式来实施本发明， 并且本发明不应该被解释为限制于这里阐述的 具体实施 例。 相反， 提供这些实施例是为了解释本发明的原理及其 实际应用， 从而使本 领域的其他技术人员能够理解本发明的各种实 施例和适合于特定预期应用的 各种修改。 图 2是根据本发明的实施例的数字模拟转换器的� �路结构图。 参照图 2， 根据本发明的实施例的数字模拟转换器 （ Digital-to-Analog Converter, DAC) 200可例如是一 2位的数字模拟转换器， 其可实现图 1所示 的 3位的数字模拟转换器 100的功能， 并且所用开关元件数量大幅减少， 从而 使本发明的实施例的数字模拟转换器 200布局面积减小， 利于缩小其所占芯片 尺寸以及成本的降低。 根据本发明的实施例的数字模拟转换器 200可包括第一电压产生器 210、 第一电压选择器 220、 第二电压产生器 230以及第二电压选择器 240。 第一电压产生器 210耦接于第一参考电压 （例如， 高参考电压） V _H 和第 二参考电压 （例如， 半高参考电压） （V _H -VL)/2之间， 以输出介于第一参考电 压 V _H 和第二参考电压 (VH-V^/2之间的一组（即 2 ² 个）第一模拟电压 V。、 Vi, V ₂ 、 V ₃ 。在本实施例中，第一电压产生器 210包括串联耦接在一起的 3 (即 2 ² -1 ) 个第一电阻器 211和一个第二电阻器 212， 其中， 第二电阻器 212的电阻值为 第一电阻器 211的电阻值的一半。 这组第一模拟电压 Vo、 V ₂ 、 V ₃ 是该 3 个第一电阻器 211和一个第二电阻器 212之间的节点电压。 这里， 这组第一模 拟电压 V。、 V ₂ 、 V ₃ 可指的是图 1所示的 3位的数字模拟转换器 100产生 的 8个电压中的 4个高电压。 例如， 图 1所示的 3位的数字模拟转换器 100产 生的 8个电压从小到大依次为 V0、 VI、 V2、 V3、 V4、 V5、 V6、 V7， 这组第 一模拟电压 V。、 Vi, V ₂ 、 V ₃ 分别为图 1所示的 3位的数字模拟转换器 100产 生的 4个高电压 V4、 V5、 V6、 V7o 第一电压选择器 220耦接于第一电压产生器 210， 并依照输入的第一数字 信号 （例如 2位的数字信号） 从这组第一模拟电压 Vo、 Vi, V ₂ 、 V ₃ 中选择出 一第一输出模拟电压。 在本实施例中， 第一电压选择器 220包括 4 (即， 2 ² ) 条第一选择线 221及与每条第一选择线 221交叉设置的 4 (即， 2 ² ) 条第一控 制线 222， 其中， 每两条第一控制线 222被第一数字信号的其中一位 （bit) 所 控制， 并且每两条第一控制线 222之一连接至一第一非门 223。 每条第一选择 线 221上均包括 2 (即， 2 ² - ¹ ) 个第一开关元件 224， 其中， 每一第一开关元件 224设置在该条第一选择线 221与每两条第一控制线 222之一的交叉处。 在本 实施例中， 第一开关元件 224可例如是 NM0S晶体管。每一第一开关元件 224 被第一数字信号的其中一位（bit )所控制。 第一电压选择器 220接收的输入的 第一数字信号通过控制这些第一开关元件 224的导通或截止状态选择相应的第 一输出模拟电压。 每一第一选择线 221连接于第一电压产生器 210中的对应的一节点。 同一 时间只有一条第一选择线 221上的所有第一开关元件 224被输入的第一数字信 号打开， 且将第一电压产生器 210中相对应的一节点的模拟电压输出。 例如， 当第一电压选择器 220接收的输入的第一数字信号的位数为 00时， 第一模拟电压 V。（即图 1所示的 3位的数字模拟转换器 100产生的高电压 V4) 为第一电压选择器 220选择出的第一输出模拟电压。 当第一电压选择器 220接 收的输入的第一数字信号的位数为 01时， 第一模拟电压 (即图 1所示的 3 位的数字模拟转换器 100产生的高电压 V5 ) 为第一电压选择器 220选择出的 第一输出模拟电压。 当第一电压选择器 220接收的输入的第一数字信号的位数 为 10时， 第一模拟电压 V ₂ (即图 1所示的 3位的数字模拟转换器 100产生的 高电压 V6 ) 为第一电压选择器 220选择出的第一输出模拟电压。 当第一电压 选择器 220接收的输入的第一数字信号的位数为 11时， 第一模拟电压 V ₃ (即 图 1所示的 3位的数字模拟转换器 100产生的高电压 V7 ) 为第一电压选择器 220选择出的第一输出模拟电压。 此外，根据本发明的实施例的数字模拟转换器 200还可包括第一电压跟随 器 250， 用于将第一电压选择器 220按照输入的第一数字信号选择出的相应的 第一输出模拟电压输出。 其中， 第一电压跟随器 250可例如是运算放大器，但 本发明并不限制于此。 第二电压产生器 230耦接于第二参考电压 （例如， 半高参考电压） V _H /2 和第三参考电压（例如， 低参考电压） VL之间， 以输出介于第二参考电压 V _H /2 和第三参考电压 V _L 之间的一组（即 2 ² 个）第二模拟电压 V。，、 Vi \ V ₂ ，、 V ₃ ，。 在本实施例中， 第二电压产生器 230包括串联耦接在一起的一个第四电阻器 232和 3 (即 2 ² -l )个第三电阻器 231， 其中， 第三电阻器 231的电阻值为第四 电阻器 232的电阻值的一半， 第四电阻器 232的电阻值与第一电阻器 211的电 阻值相等。 这组第二模拟电压 V。'、 Vi \ V ₂ '、 V ₃ ' 是该一个第四电阻器 232 和 3个第三电阻器 231之间的节点电压。 这里， 这组第二模拟电压 V。'、 Vi \ V ₂ '、 V ₃ ' 可指的是图 1所示的 3位的数字模拟转换器 100产生的 8个电压中 的 4个低电压。 例如， 图 1所示的 3位的数字模拟转换器 100产生的 8个电压 从小到大依次为 V0、 VI、 V2、 V3、 V4、 V5、 V6、 V7， 这组第二模拟电压 V ₀ '、 Vi \ V ₂ '、 V ₃ ' 分别为图 1所示的 3位的数字模拟转换器 100产生的 4 个低电压 V0、 VI、 V2、 V3 o 第二电压选择器 240耦接于第二电压产生器 230， 并依照输入的第二数字 信号 （例如， 2位的第二数字信号）从这组第二模拟电压 V。'、 Vi \ V ₂ '、 V ₃ ' 中选择出一第二输出模拟电压。在本实施例中 ，第二电压选择器 240包括 4 (即 2 ² ) 条第二选择线 241及与每条第二选择线 241交叉设置的 4 (即 2 ² ) 条第二 控制线 242， 其中， 每两条第二控制线 242被第二数字信号的其中一位 （bit) 所控制， 并且每两条第二控制线 242之一连接至一第二非门 243。 每条第二选 择线 241上均包括 2 (即 2 ² - ¹ )个第二开关元件 244， 其中， 每一第二开关元件 244设置在每条第二选择线 241与每两条第二控制线 242之一的交叉处。 第二 开关元件 244可例如是 NMOS晶体管。 每一第二开关元件 244被第二数字信 号的其中一位（bit)所控制。 第二电压选择器 240接收的输入的第二数字信号 通过控制这些第二开关元件 244的导通或截止状态选择相应的第二输出模拟 电 压。 每一第二选择线 241连接于第二电压产生器 230中的对应的一节点。 同一 时间只有一条第二选择线 241上的所有第二开关元件 244被输入的第二数字信 号导通，且将第二电压产生器 230中相对应的一节点的第二输出模拟电压输出 。 例如， 当第二电压选择器 240接收的输入的第二数字信号的位数为 00时， 第二模拟电压 V。' （即图 1所示的 3位的数字模拟转换器 100产生的低电压 V0) 为第二电压选择器 240选择出的第二输出模拟电压。 当第二电压选择器 240接 收的输入的第二数字信号的位数为 01时，第二模拟电压 (即图 1所示的 3 位的数字模拟转换器 100产生的低电压 VI ) 为第二电压选择器 240选择出的 第二输出模拟电压。 当第二电压选择器 240接收的输入的第二数字信号的位数 为 10时，第二模拟电压 V ₂ ' (即图 1所示的 3位的数字模拟转换器 100产生的 低电压 V2 ) 为第二电压选择器 240选择出的第二输出模拟电压。 当第一电压 选择器 220接收的输入的第二数字信号的位数为 11时，第二模拟电压电平 V ₃ ' (即图 1所示的 3位的数字模拟转换器 100产生的低电压 V3 ) 为第二电压选 择器 240选择出的第二输出模拟电压。 此外，根据本发明的实施例的数字模拟转换器 200还可包括第二电压跟随 器 260， 用于将第二电压选择器 240按照输入的第二数字信号提供的相应的第 二输出模拟电压输出。 其中， 第二电压跟随器 260可例如是运算放大器， 但本 发明并不限制于此。 此外， 在本实施例中， 上述的第一数字信号和第二数字信号可根据实 际情 况同时被输入， 也可根据实际情况分时被输入， 本发明并不做具体限定。 由上可以得知， 本发明的实施例的 2位的数字模拟转换器 200需要 8条选 择线， 其能够输出 8 (即 2 ³ ) 个模拟电压， 从而实现图 1所示的 3位的数字模 拟转换器 100的功能。 而且， 每一条选择线需要 2个开关元件。 因此， 本发明 的实施例的 2位的数字模拟转换器 200需要 16 ( 2 X 8 ) 个开关元件。 而图 1 所示的 3位的数字模拟转换器 100则需要 24 (3 X 8 )各开关元件。 因此， 本发 明的实施例的 2位的数字模拟转换器 200减少了开关元件的数量， 从而使得其 布局面积减小， 利于缩小其所占芯片尺寸以及成本的降低。 此外， 虽然上述的本发明的实施例的数字模拟转换器 200以 2位的数字模 拟转换器为例，但本发明并不局限于此。本发 明的数字模拟转换器可为 Ν位的 数字模拟转换器， 例如， Ν位的数字模拟转换器需要 2 ^Ν+1 条选择线， 其能够输 出 2 ^Ν+1 个输出模拟电压， 从而实现 N+1位的数字模拟转换器的功能。 而且， 每一条选择线需要 Ν个开关元件。 因此， Ν位的数字模拟转换器需要 Ν Χ 2 ^Ν+1 个开关元件， 而 N+1位的数字模拟转换器需要 （N+1 ) Χ 2 ^Ν+1 个开关元件， 其 中， Ν为正整数。 由此可知， Ν位的数字模拟转换器需要的开关元件的数量� �� 少于 N+1位的数字模拟转换器需要的开关元件的数量 。 图 3是根据本发明的实施例的可编程伽玛校正缓� �电路的模块示意图。 参照图 3， 根据本发明的实施例的可编程伽玛校正缓冲电 路 （P-Gamma Circuit) 包括数字信号接收器 300和图 2所示的数字模拟转换器 200。 数字信号接收器 300接收数字信号（其可由 IC芯片内部设定）， 并将接收 到的数字信号提供给数字模拟转换器 200。 数字模拟转换器 200接收由数字信 号接收器 300提供的数字信号， 并将接收到的数字信号转换为相应的模拟电压 (或称伽马校正电压）。 图 4是根据本发明的实施例的显示装置的结构示� �图。 参照图 4， 根据本发明的实施例的显示装置包括： 可编程伽玛校正缓冲电 路 1、 数据驱动器 2、 扫描驱动器 3及显示面板 4。 可编程伽玛校正缓冲电路 1为图 3所示的可编程伽玛校正缓冲电路， 其将 输入的数字信号转换为相应的模拟电压 （或称伽马校正电压）。 数据驱动器 2 用于根据可编程伽玛校正缓冲电路 1提供的模拟电压产生显示面板 4所需的驱 动电压。 扫描驱动器 3用于顺序产生扫描信号。 显示面板 4响应于由数据驱动 器 2提供的驱动电压及由扫描驱动器 3提供的扫描信号显示影像。 其中， 显示 面板 4可为液晶显示面板或者有机发光二极管 （OLED ) 显示面板。 虽然已经参照特定实施例示出并描述了本发明 ， 但是本领域的技术人员将 理解： 在不脱离由权利要求及其等同物限定的本发明 的精神和范围的情况下， 可在此进行形式和细节上的各种变化。