In der Datenübertragungstechnik besteht generell der Bedarf, einen Takt aus einem Datenstrom zu extrahieren. Ein Daten- übertragungsstandard, der in letzter Zeit starke Verbreitung erfahren hat, ist der USB-Standard (USB = Universal Serial Bus). Der USB-Standard standardisiert ein Datenübertragungs- format zur schnellen Datenübertragung zwischen USB-Geräten und einem Host. Der USB-Standard definiert eine sogenannte Tier-Star-Topologie, wobei USB-Geräte entweder Hubs oder Funktionen bzw. Funktionsgeräte sein können. Das USB- Datenformat ist in der USB-Spezifikation spezifiziert. Die aktuellste USB-Definition ist gerade USB-Revision 2.0.

Der USB-Bus ist ein Halb-Duplex-Bus. Alle Transaktionen wer- den von dem Host initiiert. In der USB-Spezifikation-Revision 2.0 sind drei Datenübertragungsraten definiert. Die niedrigs- te Datenübertragungsrate wird im Low-Speed-Modus verwendet, und beträgt 1,5 Megabit pro Sekunde. Im Full-Speed-Modus wird eine Datenübertragungsrate von 12 Megabit pro Sekunde verwen- det. Im High-Speed-Modus wird eine Datenübertragungsrate von 480 Megabit pro Sekunde eingesetzt.

Die Verwendung des Low-Speed-Modus dient für interaktive Ge- räte, wie z. B. eine Tastatur oder eine Maus. Nur eine be- grenzte Anzahl von Low-Speed-Geräten sollte mit dem Bus ver- bunden sein, um eine Degradation der Bus-Ausnutzung zu ver- meiden. Für Full-Speed-und High-Speed-Geräte sind eine spe- zielle Bandbreite. und. Latenzzeit garantiert.

Geräte sind mit dem USB-Bus über ein 4-Draht-Kabel verbunden, das Differenzdaten, ein Leistungssignal und Masse trägt. Dies bedeutet ; dass'eine Ader des 4-Draht-Kabels ein positives <BR> <BR> '-Differehzsign-al Dp tragt, dass eine weitere Ader des 4-Draht- Kabels ein negatives Differenzsignal Dn trägt, dass eine wei- tere Ader auf dem Versorgungspotential liegt und dass schließlich die letzte Ader auf dem Massepotential liegt. Die Taktinformationen sind in den Daten codiert. Gemäß der USB- Spezifikation wird eine NRZI-Codierung und eine Bit-Stuffing- Technik verwendet, um eine adäquate Anzahl von Übergängen zu garantieren. NRZI'bedeutet No Return to Zero Invert.. Dies be- deutet, dass eine inverse Codierung eingesetzt wird. Ein lo- gisches"1"-Signal wird durch eine nicht vorhandene Änderung im elektrischen Signal dargestellt, während ein logisches "0"-Signal durch eine Änderung im Zustand des elektrischen Signals dargestellt wird. Eine Flanke stellt somit eine Null dar, während eine nichtvorhanden Änderung, also ein gleich- bleibendes Signal eine Null darstellt. Ferner wird zur Gleichanteilsreduktion ein Bit-Stuffing eingesetzt, so dass nach sechsaufeinanderfolgenden Einsn eine positive/negative Flanke eingesetzt wird.

Wie es in Fig. 7b dargestellt ist, ist der Datenstrom als ei- ne Folge von Rahmen oder Frames 72,73 definiert, die durch sogenannte Kontrollzeichen 74 voneinander getrennt sind, wo- bei die Ticks in einem Abstand von 1 ms auftreten. Innerhalb des Rahmens 72 oder 73 befindet sich eine Mehrzahl von Daten- paketen. Dies bedeutet, dass ein Rahmen aus mehreren Datenpa- keten besteht, und dass sich ein Datenstrom aus einer Mehr- zahl aufeinanderfolgender Rahmen zusammensetzt. Jedes Daten- paket wird im Datenstrom von einer Paketidentifikationsnummer eingeleitet, die eine Breite von 8 Bits hat und in Fig. 7c dargestellt ist. Ein Rahmen umfasst daher so viele Paketiden- tifikationsnummern (PID), wie Pakete in dem Rahmen vorhanden sind. Die in Fig. 7c dargestellte Spezifikation der Paket- identif1kationsnummer, die'vier Bits. breit ist und in einem

PID-Feld durch die vier PID-Bits PIDo, PID1, PID2, PID3 und durch die entsprechend invertierten PID-Bits dargestellt ist, ist im USB-Standard festgelegt. Die Bits, die in. Fig. 7c dar- -gestellt slnd, sind'vom LSb'b-is zum MSb angeórdnet. LSb steht 'für niederstwertiges Bit (L'east Significant Bit), während MSb für höchstwertiges Bit (Most Significant Bit) steht.

Der Host überträgt ein Rahmenstart-Paket (SOF-Paket ; SOF = Start of Frame) einmal pro Millisekunde, um die in Fig. 7b dargestellten Ticks 74 zu definieren. Das SOF-Paket ist in Fig. 7d dargestellt. und umfasst ein SYNC-Feld (in Fig. 7d nicht dargestellt),, ein SOF-PID-Feld 75, eine 11-Bit- Rahmennummer (76) (Frame Number) sowie eine CRC-Prüfsumme ü- ber das Feld 76, die in einem Feld 77 eingetragen ist. Die Rahmennummer 76 wird mit jedem zusätzlichen SOF-Paket um 1 inkrementiert.

In Fig. 7a ist das beispielsweise dem PID-Feld 75 von Fig. 7d vorausgehende Synchronisationsmuster (SYNC-Pattern) als e- lektrisches Signal dargestellt. Es besteht aus einer im USB- Standard spezifizierten Folge von Bits bzw. einem Datenmus- ter, das aufgrund der NRZI-Codierung als elektrisches Signal derart aussieht, wie es in Fig. 7a dargestellt ist. Die Folge von Datenbits beträgt 00000001, was zu der in Fig. 7a gezeig- ten"elektrischen"Folge 10101011 führt. Vor dem Synchronisa- tionsdatenmuster ist ein mit Idle bezeichneter Bereich, der im Hinblick auf die Differenzsignale Dp und Dm eine Single- Ended-Zero (SEO) Codierung aufweist, wie es nachfolgend dar- gelegt wird. Diese SEO-Codierung der Dp-und Dm-Signale weist auf das Ende eines vorhergehenden Rahmens hin und weist fer- ner darauf hin, dass nunmehr ein neuer Rahmen folgt, der mit einem Synchronisationsfeld eingeleitet wird, dem unmittelbar, wie es in Fig. 7a gezeigt ist, die Paketidentifikationsnummer und im speziellen, wie es in Fig. 7c gezeigt ist, ein nie- derstwertiges Bit der PID gefolgt von dem nächst- höherwertigen Bit der PID etc. folgt.

Die in Fig. 7a gezeigte Notation illustriert, dass die Bits im Synchronisationsmuster festgelegt sind und das zugeordnete elektrische Signal die Folge von 10101011 haben kann, während die PID-Bits sowohl eine'0 als auch. eine l je nach zu. codie- render Paketidentifikation haben können. ' Jedes Low-Speed-oder Full-Speed-Datenpaket, das über den USB-Bus übertragen wird, startet also mit einem Synchronisa- tionsmuster (Fig. 7a), dem die Paket-Identifikationsnummer (PID) folgt, die in Fig. 7c dargestellt ist, welche den Pa- kettyp definiert. Das Synchronisationsfeld umfasst eine Serie von 0-1-Übergängen auf dem Buse um es einem Empfänger zu er- möglichen, sich auf den Bittakt zu synchronisieren.

Wie es in Fig. 7 dargestellt ist, ist ein Rahmenintervall von einer Millisekunde definiert. Der Host überträgt ein SOF- Paket (Rahmenstartpaket) einmal pro Millisekunde (Fig. 7b).

Das SOF-Paket besteht aus einem Synchronisationsfeld, gefolgt von der SOF-PID, einer 11-Bit-Rahmennummer und einem CRC 5- Fingerabdruck (Fig. 7d). Die Rahmennummer wird mit jedem ge- sendeten SÓF-Paket ink'rementi'ert.

Wenn ein Gerät mit dem USB-Bus verbunden wird, findet eine Hochfahr-Sequenz statt. Am Ende dieser Sequenz wird das Gerät in einen Reset-Zustand getrieben. Nach dem Reset-Ereignis hat das Gerät eine Zeitdauer von 10 Millisekunden, um ein Reset- Recovery durchzuführen. Während dieser Zeit empfängt das Ge- rät SOF-Pakete.

Ein herkömmliches USB-Gerät ist in Fig. 9 schematisch darge- stellt. Es umfasst ein analoges USB-Frontend, das mit einem Differenz-Sender (TX) und einem Differenz-Empfänger (RX) in einer Funktionseinheit 90 integriert sein kann. An einer Sei- te des Elements 90 liegen die Signale Dp und Dm in analoger Form dar, während an einer anderen Seite des Elements 90 die entsprechenden-empfangenen und analog/digital gewandelten Signale anliegen, die in einen USB-Kern 91 eingespeist werden

bzw. von demselben empfangen werden. Diese Signale sind in Fig. 9 durch die zwei Paare von parallelen Signalpfeilen dar- gestellt. Das USB-Gerät umfasst ferner einen Quarzoszillator 92, der mit-einer Quårzoszìllatorbeschaltung 93'1n Verblndung steht, wobei. die Quarzoszillatorbeschaltung 93 einerseits den USB-Kern 91 und andererseits eine Taktverteilung 94 ansteu- ert, die mit einer CPU 95 verbunden ist, welche wiederum mit einem Speicher 96 in Wirkverbindung steht. Ferner umfasst ein USB-Gerät je nach Anwendung auch eine Parallel-Eingabe- Ausgabe-Schnittstelle (Parallel-I/0) 97.

Solche herkömmlichen USB-Geräte verwenden,-. wie es aus Fig. 9. ersichtlich ist, typischerweise einen Quarzoszillator 92 als Taktquelle für die Systemgeräte und die USB-Datenwiederher- stellungsschaltung. Für robuste tragbare Geräte, wie z. B.

Chipkarten, würde es wünschenswert sein, dass sie ihren eige- nen lokalen Takt direkt aus dem USB-Datenstrom extrahieren.

Für solche Geräte ist die Verwendung von Quarzoszillatoren unpraktisch, da Quarze normalerweise nicht in einen Chip in- tegriert werden können und ferner für eine Zerstörung auf- grund mechanischer Belastungen sehr anfällig'sind. Chipkarten werden üblicherweise in rauen Umgebungen getragen, wie z. B. in einem Portemonnaie, das in einer Hosentasche untergebracht ist. Der dadurch ausgeübte mechanische Streß wäre für einen Schwingquarz fatal.

Für Synchronisationsanwendungen im allgemeinen, jedoch auch für andere Zwecke werden digital steuerbare Oszillatoren be- nötigt. Solche digital steuerbaren Oszillatoren umfassen nor- malerweise einen steuerbaren Oszillator, der abhängig von ei- nem analogen Eingangssignal eine Schwingung mit einer be- stimmten Frequenz erzeugt. Wird das analoge Eingangssignal erhöht oder erniedrigt, so wird typischerweise auch die Fre- quenz höher oder niedriger. Um eine digitale Steuerbarkeit zu erreichen, wird der Analogeingang des steuerbaren Oszillators mit einem Digital/Analog-Wandler verbunden. Durch Eingeben. eines digitalen Wertes in den. Digital/Analog-Wandler wird ein

bestimmtes analoges Ausgangssignal erzeugt, das von dem Digi- taleingangssignal abhängt.

Nachteilig an einem solchen-digital steuerbaren Oszillator"..'.. ist,'dass der'Di'gitäl/Anälbg-Wandler immer auf eine bestimmte Bitbreite beschränkt ist, die einem Signalhub des analogen Ausgangssignals zugeordnet ist, welcher letztendlich die Aussteuerbarkeit des steuerbaren Oszillators bestimmt. Steu- erbare Oszillatoren haben typischerweise eine untere Fre- quenz, die beispielsweise dann erreicht wird, wenn als Binär- wort in den Digital/Analog-Wandler lauter Nullen eingegeben werden. Die höchste Frequenz des steuerbaren Oszillators wird erreicht, wenn als binäres Wort in den Digital/Analog-Wandler lauter Einsen eingegeben werden. Die binäre Gewichtung, die Digital/Analog-Wandler im allgemeinen haben, und die Anforde- rung, dass ein Digital/Analog-Wandler ein maximales Ausgangs- signal und ein minimales Ausgangssignal erzeugen muss, die an den Aussteuerbereich des Oszillators angepasst sind, die also so gewählt sein müssen, dass einerseits die minimale Frequenz des steuerbaren Oszillators und andererseits die maximale Frequenz des steuerbaren Oszillators erzielt werden, ergeben- automatisch ein Konsequenz hinsichtlich der Quantelung der Frequenz bzw. der Granularität der Frequenzeinstellung.

Die Quantisierung bzw. Quantelung der Frequenzeinstellung ist festgelegt, also die minimale Schrittweite, um die das analo- ge Ausgangssignal des Digital/Analog-Wandlers, das gleichzei- tig das analoge Eingangssignal in den steuerbaren Oszillator ist, und damit die Frequenz des Oszillators variiert werden kann.

Wird das binäre Eingangswort in den Digital/Analog-Wandler um ein digitales Inkrement erhöht, so ergibt sich am Ausgang des Digital/Analog-Wandlers eine Differenz in dem analogen Aus- gangssignal, die dazu führt, dass die Frequenz des steuerba- ren Oszillators um einen bestimmten Betrag steigt. Beispiel-. haft. ausgedrückt ergibt sich somit folgende Situation. Wird

ein binäres Eingangswort von beispielsweise 1000 in den Digi- tal/Analog-Wandler um ein digitales Inkrement, also um eine Änderung des niederstwertigen Bits (LSB) erhöht, wird also statt 1000 der binäre Wert 1001 eingegeben, so ist das analo- ge'Ausgahgssignal um einen bestimmten-Differenzwert'5s höher," was dazu führt, dass die Frequenz des steuerbaren Oszillators wiederum um einen bestimmten Frequenzdifferenzwert öf an- steigt oder abfällt.

Diese Quantisierung könnte in manchen Fällen zu grob sein, insbesondere wenn an Synchronisationsschaltungen gedacht wird, bei denen'sehr geringe Frequenzänderungen erforderlich sind, da eine sehr genaue Synchronisation erwünscht wird.

Die DE 10041772 C2 offenbart einen Taktgenerator insbesondere für USB-Geräte, bei dem aufgrund eines periodisch im Daten- strom wiederkehrenden Synchronisationssignals ein Pulsfilter angesteuert wird, um eine Frequenz eines Pulszuges, der von einem internen Taktgenerator ausgegeben wird, durch Unterdrü- cken von Pulsen in der effektiven Frequenz zu reduzieren.

Ferner wird unter Verwendung des Synchronisationssignals und eines in einem Pulszahlspeicher abgelegten Werts bzw. unter Verwendung eines Ausgangssignals eines Datensignaldecodierers eine von dem internen Taktgenerator erzeugte Frequenz nachge- stimmt.

Um diesen Differenzwert zu erhöhen, könnte entweder die Brei- te des Digital/Analog-Wandlers erhöht werden, derart, dass derselbe einen größeren Bereich von darstellbaren Zahlen er- hält. Dies ist jedoch in manchen Anwendungen nicht erwünscht, da Digital/Analog-Wandler insbesondere bei integrierten Schaltungen vom Layout/Design vorgegeben sind. Andererseits könnte der Digital/Analog-Wandler hinsichtlich seiner Versor- gungs-bzw. Referenzspannung reduziert werden, derart, dass das maximale binäre Wort zu einem geringeren maximalen Aus- gangssignal führt, und damit natürlich auch zu einem geringe- ren bf für ein dlgitales Frequenzinkrement. Di'ese Option hat

jedoch den Nachteil, dass dann nicht mehr der maximale Aus- steuerbereich des steuerbaren Oszillators genutzt werden kann, was insbesondere dann von Nachteil ist, wenn Anwendun- gen vorliegen, bei denen große Frequenzänderungen systembe- 'dingt sind :'Solche'Szena'nen finden sich'beispielsweise bei Frequenz-Hopping-Anwendungen.

Die Aufgabe der vorliegenden Erfindung besteht darin, einen flexibleren digital steuerbaren Oszillator zu schaffen.

Diese. Aufgabe wird durch einen digital steuerbaren Oszillator nach Patentanspruch 1 gelöst.

Die vorliegende Erfindung liegt die Erkenntnis zugrunde, dass das analoge Eingangssignal in den steuerbaren Oszillator nicht mehr unter Verwendung eines einzigen Digital/Analog- Wandlers erzeugt wird, sondern zumindest unter Verwendung zweier Digital/Analog-Wandler, die beide ein analoges Aus- gangssignal liefern, die an einem Kombinierer kombiniert wer- den, um ein resultierendes DAW-Ausgangssignal zu erhalten, das in den steuerbaren Oszillator bzw. eine Schwingungserzeu- gungseinrichtung eingespeist wird. Um eine höhere Flexibili- tät zu erreichen, ist einer der beiden Digital/Analog-Wandler ausgebildet, um ansprechend auf ein digitales Inkrement in einem digitalen Eingangssignal eine Differenz in dem Digi- tal/Analog-Wandler-Ausgangssignal dieses Wandlers zu erzeu- gen, das kleiner ist als eine Differenz in dem Ausgangssignal des anderen Digital/Analog-Wandlers, wenn der andere Digi- tal/Analog-Wandler mit dem vorzugsweise gleichen digitalen Inkrement beaufschlagt wird.

In anderen Worten ausgedrückt erlaubt das erfindungsgemäße Konzept, dass ein Digital/Analog-Wandler, nämlich der, der die größere Differenz in seinem Ausgangssignal auf ein digi- tales Inkrement liefert, die Ausnutzung des gesamten Aussteu- erbereichs des steuerbaren Oszillators. Damit einhergehend . ist die Quantisierung dieses. Digital/Analog-Wandlers r. elativ

grob. Erfindungsgemäß wird dieser Nachteil jedoch dadurch be- hoben, dass ein zweiter Digital/Analog-Wandler vorgesehen wird, der eine feinere Quantisierung hat als der erste Digi- <BR> <BR> al/Anaiog-Wandler, so dass gewissermaßen eine Grobabstimmung mit dem ersten Digital/Analog-Wandler erreichbar ist, während eine Feinabstimmung dann durch Änderung des digitalen Ein- gangssignals in den zweiten Digital/Analog-Wandler erreicht werden kann. Je nach Anwendungsform kann das Quantisierung- sintervall bzw. die Differenz im Ausgangssignal des zweiten Digital/Analog-Wandlers beliebig klein gemacht werden.

. Dies kann dadurch geschehen, dass der zweite Digital/Analog- Wandler mit einem Strom aus einer eigenen Stromquelle ver- sorgt wird, die von der Stromquelle zur Versorgung des ersten Digital/Analog-Wandlers getrennt angeordnet ist.

Bei einem bevorzugtem Ausführungsbeispiel der vorliegenden Erfindung wird jedoch die Bereichseinstellung des zweiten Di- gital/Analog-Wandlers durch Bereitstellen eines dritten Digi- tal/Analog-Wandlers erreicht, welcher ausgangsseitig das Ver- sorgungssignal für den zweiten Digital/Analog-Wandler lie- fert. Durch Eingeben eines digitalen Wertes in den dritten Digital/Analog-Wandler kann dann bequem und flexibel der Aus- steuerbereich des zweiten Digital/Analog-Wandlers und damit die Differenz im Ausgangssignal des zweiten Digital/Analog- Wandlers bei Anlegen eines digitalen Inkrements an denselben flexibel und beliebig fein gesteuert werden. Das Bereitstel- len eines dritten Digital/Analog-Wandlers ermöglicht es fer- ner, dass zwei der drei Digital/Analog-Wandler von der selben Quelle versorgt werden, was insbesondere für integrierte An- wendungen vorteilhaft ist, bei denen nicht beliebig viele Quellen zur Verfügung stehen. Außerdem muss keine Verlust- leistung durch Strom/Spannungsteiler hingenommen werden.

Bei einem bevorzugtem Ausführungsbeispiel der vorliegenden Erfindung. wird als Schwingungserzeugungseinrichtüng eine vollständig integrierbare Form ohne Schwingquarze-bevorzugt, ;

wie z. B. eine Kette mit einer ungeraden Anzahl von Invertern, die von dem resultierenden Digital/Analog-Wandler- Ausgangssignal am Ausgang des Kombinierers versorgt werden und abhängig von dem Wert dieses Signals eine andere Schwin- 'gungsfreqüenz erzeugen.

Der digital steuerbare Oszillator gemäß der vorliegenden Er- findung ist in seiner Ansteuerung flexibel einerseits hin- sichtlich des maximalen Aussteuerbereichs und andererseits hinsichtlich des kleinsten erzeugbaren Frequenzinkrements und kann daher in nahezu beliebigen Einsatzbereichen angewendet werden.

Der erfindungsgemäße Oszillator ist besonders für Taktextrak- tionsanwendungen auch für schnellere USB-Modi geeignet. Hier ist das Synchronisationsfeld alleine bzw. die Zeitdauer des Synchronisationsfelds wenigstens ausreichend ist, um eine Grobeinstellung eines in Grenzen freilaufenden Oszillators zu erreichen. Die damit erreichbare Genauigkeit für die Einstel- lung des freilaufenden Oszillators ist jedoch viel zu gering, um eine. sinnvolle Datenextraktion durchzuführen. Sie ist je- doch bereits ausreichend genau, um mit einer Grob- Datenwiedergewinnung zu starten, um das Paketidentifikations- feld, das auf das Synchronisationsfeld folgt, zu decodieren.

Es wird die Anzahl von Taktperioden des freilaufenden Oszil- lators zwischen zwei zeitlich aufeinanderfolgenden Paketiden- tifikationsfeldern gezählt und mit einem vorbestimmten Refe- renzwert verglichen.

Die Taktextraktion basiert somit darauf, dass, obgleich ein Zeit-Jitter für aufeinanderfolgende USB-Takte von 12 ns bzw.

20 ns zugelassen ist, die Genauigkeit für ein Rahmeninter- vall, also für den Abstand zwischen zwei aufeinanderfolgenden Rahmenstart-Paketidentifikationen prozentual gesehen wesent- lich enger vorgegeben ist. So ist beim USB-Standard ein Rah- menintervall auf 1 ms 500 ns definiert. Dies entspricht ei- ner. relativen Genauigkeit von : 0, 05%. Es'wird daher die mit

hoher relativer Genauigkeit vorliegende Rahmenperiode verwen- det, um eine Feineinstellung des Taktwiedergewinnungsoszilla- tors zu erreichen.

An dieser Stelle sei'darauf hingewiesen, dass die Feinabstim- mung auf der Basis der Rahmenperiode, also dem ersten Daten- muster bei einem bevorzugten Ausführungsbeispiel erst er- folgt, nachdem die Grobabstimmung auf der Basis des Synchro- nisationsfelds stattgefunden hat, da bei dem bevorzugten Aus- führungsbeispiel eine Rahmenidentifikationsnummerndecodierung gut funktioniert, nachdem eine Grobabstimmung stattgefunden hat....

Das Extraktionskonzept ist dahingehend vorteilhaft, dass eine zweischrittige Vorgehensweise angewandt wird, bei der die Feinabstimmung auf der Grobabstimmung aufbaut und damit ohne externe Schwingquarze oder aufwendige nicht-integrierbare Re- sonatoren eine Taktwiedergewinnung auch für Geräte ermög- licht, die mit schnellen Datenraten arbeiten, wie z. B. dem USB-High-Speed-Modus oder USB-Full-Speed-Modus.

Das Extraktionskonzept ist ferner dahingehend vorteilhaft, dass der Einsatz einfacher und damit robust arbeitender Algo- rithmen möglich ist, so dass eine einfache und gleichzeitig robuste Implementierung z. B. auf tragbaren Geräten wie Chip- karten etc. möglich ist, die auch hinsichtlich der Rechen- leistung und hinsichtlich des Speicherbedarfs per se begrenzt sind.

Es wird somit auf der Basis eines in dem Datenstrom vorhande- nen zweiten Datenmusters, das vorzugsweise einfach detektier- bar ist, eine Grobabstimmung vorgenommen, und wird auf der Basis von in dem Datenstrom wiederkehrenden ersten Datenmus- tern eine Feinabstimmung durchgeführt, wobei die wiederkeh- renden ersten Datenmuster mit hoher Genauigkeit vorliegen, jedoch-nicht derart einfach detektierbar sind wie ein zweites Datenmuster*'Damit wird eine Taktwiedergewinnung mit der ho-

hen Genauigkeit, die dem wiederkehrenden ersten Datenmuster in dem Datenstrom zugrunde liegt, erreicht, zu dessen Detek- tion jedoch eine Grobabstimmung des Oszillators auf der Basis <BR> <BR> des zwar'ein'fåch detektierbaren jedoch ungenau vorliegenden<BR> <BR> <BR> <BR> - zweiten-Datenmusters. verwendet wird.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeich- nungen detailliert erläutert. Es zeigen : Fig. 1 ein Blockdiagramm einer Vorrichtung zum Extrahieren einer einem Datenstrom zugrundeliegenden Taktfre- quenz ; Fig. 2 ein detailliertes Blockdiagramm der Grobabstim- mungseinrichtung von Fig. 1 ; Fig. 3 ein detailliertes Blockdiagramm der Feinabstim- mungseinrichtung von Fig. 3 ; Fig. 4. ein Blockschaltbild des Konzepts zum iterativen Grob-bzw. Feinabstimmen ; Fig. 5 ein Blockschaltbild einer Vorrichtung zum Extraie- ren mit einem erfindungsgemäßen digital steuerbaren Oszillator ; Fig. 6 ein Flußdiagramm zur Erläuterung des bei dem in Fig. 5 Beispiels verwendeten Iterationsverfahrens ; Fig. 7a einen Ausschnitt des Datenstroms mit Synchronisati- onsmuster und nachfolgendem PID-Muster ; Fig. 7b eine Darstellung der Organisation des Datenstroms in Frames ;

Fig. 7c eine Darstellung der in dem Datenstrom enthaltenen PID gemäß dem USB-Standard ; <BR> <BR> <BR> <BR> <BR> <BR> Fig.'7d'einb Darstellung der Rahmenstårt-PID gemäß dem USB- Standard ;'-' Fig. 8 ein Blockschaltbild eines USB-Geräts mit einer Vor- richtung zum Extrahieren ; und Fig. 9 ein Blockschaltbild eines USB-Geräts mit einem ex- ternen Quarzoszillator.

Fig. 5 zeigt unter dem Bezugszeichen 50 einen digital steuer- baren Oszillator gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung. Der digital steuerbare Oszillator umfasst eine Schwingungserzeugungseinrichtung 10, die ausge- bildet ist, um eine Schwingung zu erzeugen, die eine Frequenz hat, die über ein analoges Eingangssignal in die Schwingungs- erzeugungseinrichtung einstellbar ist. Das analoge Eingangs- signal in die Schwingungserzeugungseinrichtung ist mit 501 in Fig.'5 dargestellt.

Der digital steuerbare Oszillator umfasst ferner eine Oszil- latorsteuerung 11 zum Erzeugen des analogen Eingangssignals, wobei die Oszillatorsteuerung einen ersten Digital/Analog- Wandler 54 zum Liefern eines ersten Digital/Analog-Wandler- Ausgangssignals 502, ansprechend auf ein erstes digitales Eingangssignal 503 aufweist. Die Oszillatorsteuerung 11 um- fasst ferner einen zweiten Digital/Analog-Wandler 55 zum Lie- fern eines zweiten Digital/Analog-Wandler-Ausgangssignals 504, ansprechend auf ein zweites digitales Eingangssignal 505.

Die Oszillatorsteuerung 11 umfasst ferner einen Kombinierer 52 zum Kombinieren des ersten und des zweiten Digital/Analog- Wandler-Ausgangssignals 502,504, um das analoge Eingangssig- n. al 501 für die Schwingungserzeugungseinrichtung zu erhalten.

Erfindungsgemäß ist der zweite Digital/Analog-Wandler 55 aus- gebildet, um ansprechend auf ein digitales Inkrement in sei- nem Eingangssignal'505 eine Differenz in dem zweiten Digi-, ; . tal/Änalog-Wandler-Ausgangssignal''504 zu liefern, die kleiner' ist als eine Differenz in dem ersten Digital/Analog-Wandler- Ausgangssignal 502, wenn der erste Digital/Analog-Wandler mit dem digitalen Inkrement in seinem digitalen Eingangssignal 503 beaufschlagt wird.

Wie es in Fig. 5 gezeigt ist, werden der erste und der zweite Digital/Analog-Wandler 54 und 55 durch ein Versorgungssignal 506 bzw. 507 versorgt.

Bei einem bevorzugtem Ausführungsbeispiel der vorliegenden Erfindung wird das Versorgungssignal für den zweiten Digi- tal/Analog-Wandler 55 von einem dritten Digital/Analog- Wandler 56 erzeugt, in dem der dritte Digital/Analog-Wandler 56 mit einem bestimmten dritten digitalen Eingangssignal 508 beaufschlagt wird. Wie es in Fig. 5 gezeigt ist, wird der dritte Digital/Analog-Wandler 56 mit dem selben Versorgungs- signal 506 beaufschlagt wie der erste Digital/Analog-Wandler 54.

Im nachfolgenden wird eine bevorzugte Anwendung des erfin- dungsgemäßen digital steuerbaren Oszillators in einer Vor- richtung und einem Verfahren zum Extrahieren einer einem Da- tenstrom zugrundeliegenden Taktfrequenz und insbesondere zum Wiedergewinnen dieser Taktfrequenz dargelegt.

Fig. 1 zeigt eine Vorrichtung zum Extrahieren einer einem Da- tenstrom zugrundeliegenden Taktfrequenz, wobei der Datenstrom in regelmäßigen, mit einer relativen ersten Genauigkeit spe- zifizierten ersten zeitlichen Abständen, wie z. B. 1 ms bei einer Anwendung für einen USB-Datenstrom, ein erstes Daten- <BR> <BR> <BR> muster, wie. z. B. eine Rahmenstart-Paketidentifikationsnummer<BR> <BR> <BR> <BR> . (SOF-PID) aufweist', und'wobei der Datenstrom'ferner ein zwei-

tes Datenmuster (Synchronisations-Feld) aufweist, das eine Mehrzahl von Taktperioden gemäß der Taktfrequenz oder einem Vielfachen der Taktfrequenz aufweist, wobei die Taktperioden Mit einer. z. weiten relativen Genauigkeit spezifiziert sind, dIe'kl-einër''als di'e'erste-relåtive Genauigkeit ist.

Die Vorrichtung ist ausgebildet, um einen erfindungsgemäßen steuerbaren Oszillator 10 anzusteuern, d. h. um eine Oszilla- tor-Steuerung 11 desselben mit Grobabstimmungssignalen auf einer Leitung 12a oder Feinabstimmungssignalen auf einer Lei- tung 12b zu beliefern, derart, dass die Oszillatorsteuerung 11-dem steuerbaren Oszillator. 10 je nach Ausführung des steu- erbaren Oszillators ein entsprechendes Spannungssignal im Falle eines VCO oder ein entsprechendes Stromsignal im Falle eines ICO zuführen kann.

Die Vorrichtung umfasst eine Grobabstimmungseinrichtung 13 und eine Feinabstimmungseinrichtung 14. Die Grobabstimmungs- einrichtung ist ausgebildet, um einen Beginn und ein Ende des zweiten Datenmusters (Synchronisationsfeld am Beispiel der USB-Spezifikation) zu detektieren. Die Grobabstimmungsein- richtung ist ferner ausgebildet, um eine Anzahl von Taktperi- oden des steuerbaren Oszillators 10 in einer Zeitdauer von dem Beginn zu dem Ende des zweiten Datenmusters zu zählen.

Darüber hinaus ist die Grobabstimmungseinrichtung ausgebil- det, um in dem Fall, in dem die gezählte Anzahl größer als ein Referenzwert ist, die Einrichtung 11 zur Oszillatorsteue- rung anzusteuern, um die Oszillatortaktfrequenz des steuerba- ren Oszillators 10 zu verringern, oder in dem Fall, in dem die gezählte Anzahl kleiner als der Referenzwert ist, den steuerbaren Oszillator anzusteuern, um dessen Oszillatortakt- frequenz zu erhöhen.

Analog hierzu ist die Feinabstimmungseinrichtung 14 ausgebil- det. Im Unterschied zur Grobabstimmungseinrichtung detektiert sie jedoch nicht den Beginn und das Ende des zweiten Daten- musters sondern das Auftreten eines ersten. Datenmu'ster. s im.

Datenstrom und ein zeitlich folgendes Auftreten des ersten Datenmusters im Datenstrom.

'Die Feinabstimmungseinrichtung ist ferner'ausgebildet, üm. die Anzahl von Taktperioden des Oszillätors 10-von einem Aüftre- ten des ersten Datenmusters bis zu einem nächsten Auftreten des ersten Datenmusters zu zählen, um dann je nach Lage des gezählten Werts bezüglich eines eingestellten Referenzwerts die Oszillatorsteuerungseinrichtung 11 anzusteuern, damit die Schwingfrequenz des steuerbaren Oszillators 10 erhöht bzw. erniedrigt wird.

Dadurch wird eine Oszillatortaktfrequenz mit der relativen zweiten Genauigkeit, also der Genauigkeit, die dem ersten Da- tenmuster zugrunde liegt, erhalten, die, je nach spezifischer Ausführung, unmittelbar gleich dem Takt ist, der dem Daten- strom zugrunde liegt, oder gleich einem Vielfachen des Takts ist, der dem Datenstrom zugrunde liegt, oder gleich einem Bruchteil des Takts ist, der dem Datenstrom zugrunde liegt.

. Insbesondere werden ganzzahlige Vielfache, wie z. B. das Zweifache, Dreifache,.... n-fache bevorzugt, wobei n eine ganze Zahl ist. Bezüglich der Bruchteile werden ebenfalls ganzzahlige Bruchteil bevorzugt, wie z. B. 1/2,1/3, 1/4, ...., 1/n, wobei n ebenfalls eine ganze Zahl ist.

Fig. 2 zeigt ein detaillierteres Blockdiagramm der Grobab- stimmungseinrichtung von Fig. l. Im einzelnen umfasst die Grobabstimmungseinrichtung 13 von Fig. 1 eine Einrichtung 130 zum Erfassen des Beginns und des Endes des zweiten Datenmus- ters im Datenstrom, also am Beispiel des USB-Datenstroms z.

B. den Beginn des Synchronisationsmusters in Form der ersten elektrischen"1"und das Ende des Synchronisationsmusters in Form der letzten elektrischen"1"des Synchronisationsmusters von Fig. 7a. In Ausführungsform und Implementation kann je- doch auch nur ein Teil des Synchronisationsmusters von Fig.

7a als zweites Datenmuster verwendet werden, so dass das <BR> <BR> zwelte Datenmuster, dås zu Grobabstimmungszwecken-verwendet'.

wird, mit der ersten elektrischen"1"beginnt und mit der siebenten logischen"0"endet, derart, dass nur der alternie- rende Teil des Synchronisationsmusters von Fig. 7a verwendet wird. Wieder. alternativ. könnte auch lediglich abhängig von.

- dem Verhältnis-'der Frequenz des steuerbaren-Oszillators zu dem in Fig. 7a verwendeten Bittakt auch nur ein Teil des al- ternierenden Bitmusters eingesetzt werden.

Ansprechend auf die Einrichtung 130 wird eine Einrichtung 131 zum Zählen der Oszillatorperioden zwischen dem von der Ein- richtung 130 erfassten Beginn und dem von der Einrichtung 130 erfassten Ende betrieben. Im einzelnen wird durch ein Zähler- aktivierungssignal, das die Einrichtung 130 ausgibt, wenn sie den Beginn des zweiten Datenmusters detektiert hat, ein Zäh- ler gestartet, der die Taktperioden des der Einrichtung 131 zugeführten Oszillatorsignals so lange zählt, bis von der Einrichtung 130 das Ende erfasst wird oder entsprechend das Zähler-Stop-Signal von der Einrichtung 130 zu der Einrichtung 131 übermittelt wird.

Der'Zählerstand kann dann'von. der Einrichtung 131 einer Ein- richtung 132 zugeführt werden, die ausgebildet ist, um den Zählerstand mit einem Referenzwert zu vergleichen, und um ein entsprechendes Korrektursignal zu liefern, das zur Oszilla- torsteuerung (Einrichtung 11 von Fig. 1) übermittelt wird.

Der von der Einrichtung 132 verwendete Referenzwert hängt von einer Nennfrequenz des Oszillators 10 und einer zeitlichen Dauer bzw. Anzahl von betrachteten Bits des in Fig. 7a darge- stellten Synchronisationsmusters oder eines Teils desselben ab. Beträgt der Bittakt des Synchronisationsmusters in Fig.

7a z. B. 12 Megabit pro Sekunde im Full-Speed-USB-Modus, und liegt die Nennfrequenz des steuerbaren Oszillators beispiels- weise bei 96 MHz, also dem achtfachen des Full-Speed-USB- Takts, und wird das gesamte Synchronisationsfeld, also die 8 Bittakte zur Grobabstimmung verwendet, so wird in diesem Fall der vorbestimmte Referenzwert gleich 64-sein. Dies bedeutet, dass im-Falle einer-optimalen Oszillatoreinstellung. der.-

steuerbare Oszillator 10 während der Dauer des Synchronisati- onsmusters von Fig. 7a 64 Takte liefern müsste. Liefert er weniger als 64 Takte, so ist er zu langsam. Liefert. er dage- gen mehr als 64 Takte, so ìst zu schnell'.

Fig. 3 zeigt ein detaillierteres Blockdiagramm der Feinab- stimmungseinrichtung 14 von Fig. 1. Die Feinabstimmungsein- richtung 14 von Fig. 1 umfasst eine Einrichtung 140 zum Er- fassen eines ersten Datenmusters (einer SOF-PID am Beispiel des USB-Formats) und eines zeitlich folgenden ersten Daten- musters. Beim Erfassen eines ersten Datenmusters wird ein Zähler in einer. Einrichtung 141 zum Zählen der Oszillatorpe- rioden bei einem ersten Datenmuster aktiviert, der dann, wenn ein zeitlich folgendes erstes Datenmuster detektiert worden ist, wieder angehalten wird. Der Zähler in der Einrichtung 141 ist wirksam, um die Taktperioden des steuerbaren Oszilla- tors 10 von Fig. 1 zu zählen. Der Zählwert wird dann einer Einrichtung 142 zugeführt, die ausgebildet ist, um diesen Zählwert mit einem Referenzwert zu vergleichen und das Kor- rektursignal zu erzeugen, das der Oszillatorsteuerung 11 von Fig. 1 zugeführt wird.

Am Beispiel eines USB-spezifizierten Datenstroms ist der zeitliche Abstand zwischen zwei aufeinanderfolgenden ersten Datenmustern 1 ms, wie es in Fig. 7b gezeigt ist. Beträgt die Nennfrequenz des steuerbaren Oszillators 10 von Fig. 1 wieder 96 MHz, so wäre in diesem Fall der vorbestimmte Referenzwert 96.000, d. h. es müssten 96.000 Oszillatorzyklen in dem Zeit- raum von 1 Millisekunde auftreten, damit der Oszillator kor- rekt eingestellt ist. Ist der Zählwert größer als 96.000, so muss die Oszillatorfrequenz reduziert werden. Ist der Zähl- wert dagegen kleiner als 96.000, so muss die Oszillatorfre- quenz erhöht werden.

Die in Fig. 3 gezeigte Feinabstimmungseinrichtung kann ferner als Frequenzverfolgungseinrichtung eingesetzt werden, nachdem- .'sowohl die. Grobabstimmung als auch die Feinabstimmung beendet--.

sind und die Genauigkeit bzw. die Frequenzfolgefähigkeit des Oszillators weiter gesteigert werden soll, wie es nachfolgend noch erläutert wird.

. Die'Einrichtungen 132 von'Fig.'2 bzw. 142 von Fig. 3 sind vorzugsweise ausgebildet, um iterativ zu arbeiten, wie es an- hand von Fig. 4 nachfolgend erläutert wird. Die iterative Vorgehensweise besteht darin, zunächst die Anzahl der Takt- zyklen durch die Einrichtungen 130 bzw. 140 zu messen (40), um die gemessene Anzahl dann mit einem Referenzwert zu ver- gleichen (41). Ist das Vergleichsergebnis dahingehend,. dass die Anzahl von Taktzyklen größer als der Referenzwert ist, so wird die Frequenz verkleinert (42). Wird dagegen festge- stellt, dass die gemessene Anzahl von Taktzyklen kleiner als der Referenzwert ist, so muss die Frequenz des Oszillators vergrößert werden (43). Dann wird eine Iterationsvariable in- krementiert bzw. wird in einen nächsten Schritt 44 eingetre- ten, in dem nunmehr wieder überprüft wird, ob die im letzten Wert vergrößerte oder, verkleinerte Frequenz wiederum zu hoch oder zu niedrig ist.

Als Iterationsstrategie bzw. als Inkrementwert, mit dem die Frequenz in einem Schritt zum nächsten erhöht bzw. erniedrigt wird, können verschiedene Strategien eingesetzt werden. Es wird bevorzugt, ein Konzept einzusetzen, bei dem der Inkre- mentbetrag, um den die Frequenz von einem Schritt zum nächs- ten verändert wird, also erhöht bzw. erniedrigt wird, sich von Schritt zu Schritt verändert und insbesondere sich von Schritt zu Schritt verkleinert. Hierzu wird es bevorzugt, ein Verfahren der sukzessiven Approximation einzusetzen, das spä- ter anhand der Fig. 6 näher erläutert wird.

Hier wird das 1 ms-Rahmenintervall zum Einstellen der Fre- quenz des freilaufenden Oszillators eingesetzt. Innerhalb von 10 Rahmenintervallen ist die Frequenzgenauigkeit des Oszilla- <BR> <BR> <BR> tors innerhalb des spezifizierten Bereichs von 0, 25%. Hierzu<BR> <BR> <BR> wird,. wie es-ausgeführt worden-ist, eine Abstimmung des. Os--

zillators in zwei Abschnitten durchgeführt, nämlich zunächst in einem Grobabstimmungsabschnitt und dann in einem Feinab- stimmungsabschnitt.

Für die Grobeinstellung wird die Anzahl von Oszillatorperio- den zwischen einer bestimmten Anzahl von SYNC-Feld-Bits ge- zählt und mit einem Referenzwert verglichen. Wenn der Zähler- wert größer als der Referenzwert ist, ist die Oszillatorfre- quenz zu hoch und wird verringert. Ist dagegen der Zählerwert kleiner als der Referenzwert, so ist die Oszillatorfrequenz zu niedrig und wird erhöht. Wenn die Anzahl von Grobabstim- mungsschritten gleich C betragt,'wenn der Referenzwert mit CR bezeichnet ist und wenn der Zählerwert mit CC bezeichnet wird, und wenn schließlich die Frequenz des Oszillators v be- trägt, so kann der Grobabstimmungsalgorithmus folgendermaßen allgemein dargestellt werden : 1. Bestimmen von CCc (vc-1) 2. CCc > CR : vc = vc-, Avc CCc < CR : VC = vc-, + Avc usw.

3. Bestimmen von CCc+i (vc) Nach einer bestimmten kleinen Anzahl von Grobabstimmungs- schritten kann die Messung auf der Basis von SYNC-Bits die Genauigkeit der Oszillatorfrequenz nicht weiter verbessern.

Nun beginnt die Feinabstimmung.

Zur Feinabstimmung wird die Anzahl von Oszillatorperioden zwischen SOF-Paketen gezählt, und es wird ein Algorithmus, der ähnlich dem Grobabstimmungsalgorithmus ist, eingesetzt.

Wenn die Feinabstimmungs-Schritt-Nummer F beträgt, der Refe- renzwert FR beträgt, der Zählerwert FC beträgt und die Fre- quenz des Oszillators wieder v ist, ergibt sich der Feinab- stimmungsalgorithmus folgendermaßen : (a). Bestimmen von FCF (vu1\ (b) FCF > FR : vF = vF-1 - #vF

FCF < FR : VF = VF_1 + AVF USW.

(c) Bestimmen von FCF+1 (VF) Da die Zei't-zwischen aufeinanderfolgenden SOF-Päketen a'uf 500 ns genau ist, wird eine Genauigkeit der eingestellten Frequenz von 0, 05% (500 ppm) erreicht.

Die Frequenz des Oszillators nach der Abstimmung desselben wird durch den Referenzwert FR bestimmt. Wenn die erwünschte Oszillatorfrequenz beispielsweise 96 MHz muss der Referenzwert FR gleich 96. 000 sein, wenn aufeinanderfolgende SOF-Pakete betrachtet werden. Werden nicht unmittelbar auf- einanderfolgende SOF-Pakete betrachtet, sondern z. B. zwei- fach, bzw. dreifach aufeinanderfolgende SOF-Pakete, so ist der Referenzwert entsprechend höher. Im Falle von Halben, Dritteln, Vierteln, ... der Periodendauer zwischen SOF- Paketen ist der Referenzwert entsprechend niedriger.

Das zweistufige erfindungsgemäße Konzept erlaubt es, eine ei- nerseits'schnelle und andererseits genaue Frequenzeinstellung zu erreichen. Für USB-Anwendungen existiert nur eine Start- Up-Zeit von etwa 10 ms, in der ein neuer Kommunikationsteil- nehmer bereit sein muss. Ist er in dieser Zeit nicht bereit, so gibt es ein Fehlersignal. Nur aufgrund der Feinabstimmung reicht diese Zeit normalerweise nicht aus, da es nur 10 auf- einanderfolgende SOF-PIDs in den 10 ms Startup-Zeit gibt.

Andererseits ist die Grobabstimmung allein zwar schnell, aber zu ungenau, da das Synchronisationsmuster zu ungenau im Da- tenstrom ist.

Erfindungsgemäß wird daher die Grobabstimmung z. B. mit dem ersten Synchronisationsmuster durchgeführt, so dass in der Startup-Zeit von 10 ms noch genug aufeinanderfolgende Ereig- nisse im Datenstrom (z. B. SOF-PIDs) verbleiben, dass eine

sichere und genau Abstimmung des nunmehr grob abgestimmten Oszillators erreicht wird.

'Wie es bereits anhand der Fig.. 3. dargestellt worden ist, fin- "det'nach'der Feinabstimmung ein Frequenzverfolgungsalgorith- mus statt, der die Oszillatorfrequenz weiter einstellt. Wie im Feinabstimmungsalgorithmus wird die Anzahl von Oszillator- perioden zwischen im Datenstrom vorhandenen SOF-Paketen ge- messen.

Der Oszillatortakt, der nach der Grobabstimmung und nach der Feinabstimmung e. rhälten wird, kann beispielsweise'als Refe- renztakt für einen USB-Kern verwendet werden. Hierzu wird auf Fig. 8 verwiesen, in der die Vorrichtung zum Extrahieren, die mit 80 bezeichnet ist, dargestellt ist. Die Vorrichtung zum Extrahieren besitzt daher zusammen mit einem steuerbaren Os- zillator die Funktionalität der Blöcke 92 und 93 der bekann- ten USB-Funktionsschaltung, die anhand von Fig. 9 erläutert worden ist.

. Es sei darauf hingewiesen, dass ein Phasen-Locking zwischen dem Oszillatortakt und dem Bittakt des USB-Datenstroms nicht nötigt ist, da die Oszillatortaktfrequenz üblicherweise ein Vielfaches der Bittaktfrequenz ist und ein Oversampling und digitale PLLs zur Datenwiedergewinnung verwendet werden kön- nen.

Die Vorrichtung ist dahingehend vorteilhaft, dass für Daten- ströme, denen ein schneller Takt zugrunde liegt, wie z. B. für Full-Speed-USB-Datenströme und High-Speed-USB- Datenströme, kein Quarzoszillator benötigt wird. Natürlich werden auch für langsamer getaktete Datenströme keine exter- nen Oszillatoren benötigt.

Die Vorrichtung ist ferner dahingehend vorteilhaft, da die <BR> <BR> <BR> regenerierte Frequenz mit hoher Genauigkeit erhalten wird,<BR> <BR> <BR> <BR> die durch die. Genä-uigk-eit. bestimmt ist, mit-der das'erste'Da--

tenmuster im Datenstrom vorhanden ist. Am Beispiel der USB- Anwendung wird eine Genauigkeit von 0,05% erreicht.

Nachfolgend wird Bezug nehmend. auf Fig.. 5 ein Beispiel in...

'Blöckdiagrämmform dargestellt. Fig. 5 ze'igt eine Taktregene- rationsschaltung, die prinzipiell aus zwei Haupteinheiten be- steht. Die eine ist der digital steuerbare Oszillator 50, der eine Oszillatorsteuerung 11 einerseits und den steuerbaren Oszillator 10 andererseits aufweist, der in Fig. 5 ein strom- gesteuerter Oszillator ist.

Fig. 5 zeigt ferner eine Digitallogik 52, die die Grobabstim- mungseinrichtung 13 und die Feinabstimmungseinrichtung 14 um- fasst, wie es nachfolgend dargestellt wird.

Der stromgesteuerte Oszillator 10 ist bei dem in Fig. 5 ge- zeigten bevorzugten Ausführungsbeispiel ein stromgesteuerter Ringoszillator mit einer ungeraden Anzahl von in Kette ge- schalteten Invertern 51a, 51b, 51c, die von einem Stromsum- menknoten 52 mit einem Betriebsstrom versorgt werden, über den eine Schwingfrequenz des stromgesteuerten Oszillators. 10 einstellbar ist.

Die Oszillatorsteuerungseinrichtung 11 umfasst neben dem Stromsummenknoten 52 eine Versorgungsstromquelle bzw. Refe- renzstromquelle 53, die eine zentrale Referenz liefert (es ist typischerweise zusätzlich ein eigenes Bias vorhanden), einen ersten Digital-Analog-Wandler 54, einen zweiten Digi- tal-Analog-Wandler 55 und einen dritten Digital-Analog- Wandler 56. Die Digital-Analog-Wandler 54,55 und 56 von Fig.

5 sind ausgebildet, um ausgangsseitig einen Strom zu liefern, der ein Bruchteil des eingangsseitig zugeführten Versorgungs- stroms ist, wobei die Auswahl des Bruchteils über die dem Di- gital-Analog-Wandler über einen Digitaleingang zugeführte bi- näre Zahl erfolgt. Vorzugsweise werden binär-gewichtete Schaltungen. 4i 55 und 56 bevorzugt. liefert der DAW. 1 (54) den Wert des Versorgungsstroms 53 an seinem

Ausgang zum Stromsummationsknoten 52, wenn alle Bits der dem- selben zugeführten binären Zahl gesetzt sind. Ist dagegen nur das MSB des DAW 1 (54) gesetzt, während alle Bits mit niedri- ger Wertigkelt gleich 0 sind, so liefert der DAW. 1 ausgangs- seit die Hälfte des'von der Quelle 53-gelieferten Stroms zum Stromsummationsknoten. Erfindungsgemäß werden 9-Bit-DAWs bevorzugt, obgleich in der Ausführungsform auch DAWs mit hö- herer bzw. niedrigerer Breite eingesetzt werden können.

Es sei darauf hingewiesen, dass als Schwingungserzeugungsein- richtung auch voll differentielle Ringoszillatoren mit einer geraden Anzahl. von-differentiellen Invertern eingesetzt wer- den können. In diesem Fall wird eine Phasenverschiebung von 180 Grad durch Vertauschen von N-Ausgang und P-Ausgang bei der Rückkopplung auf den Eingang erreicht.

Wie es aus Fig. 5 ersichtlich ist, wird der DAW 1 54 direkt von der Stromversorgung 53 versorgt. Er kann daher ausgangs- seitig den maximalen Strombetrag liefern. Der DAW 1 wird bei einem bevorzugten Ausführungsbeispiel der vorliegenden Erfin- dung durch die Grobabstimmung und die Feinabstimmung einge- stellt. Insbesondere werden die höherwertigen Bits des DAW 1 durch die Grobabstimmung eingestellt, während die niederwer- tigen Bits des DAW 1 durch die Feinabstimmung eingestellt werden. Der DAW 2 55 wird zur Frequenzverfolgung eingesetzt.

Sein Versorgungsstrom und damit der von ihm maximal zum Stromsummationsknoten 52 lieferbare Oszillatorsteuerstrom ist durch den DAW 3 56 steuerbar. Wird der DAW 3 56 mit einem Bi- närwert, in dem alle Bits gesetzt sind, angesteuert, so ist der Ausgabestrom des DAW 3 56 gleich dem Versorgungsstrom 53, was unmittelbar dazu führt, dass der DAW 2, wenn er ebenfalls mit lauter Einsen beaufschlagt wird, denselben Strom zum Summationsknoten 52 liefern kann. Erfindungsgemäß wird es je- doch bevorzugt, den DAW 3 mit einer Binärzahl zu beaufschla- gen, die kleiner als die maximal beaufschlagbare Binärzahl ist, um den Maximalstrom, der durch den DAW 2 55. zum Strom- summationsknoten 52 geliefert wird,. zuvexringern. Dieser

verringerte Maximalstrom ist dann aufgrund der Tatsache, dass der DAW 2 55 ebenfalls beispielsweise mit 9 Bits beaufschlagt werden kann, feiner unterteilbar, um eine Frequenzverfolgung, zu der der DAW 2 55 ellgesetzt. wìrd,. mit. eìner feinerèn Ge- . nåuigkeit durchführen zu könnent wie sie durch das LSB des DAW 1 bestimmt ist. Allgemein gesagt ist die Granularität des Stroms, der durch den DAW 2 ausgegeben wird, umgekehrt pro- portional zu dem dem DAW 2 zugeführten Betriebsstrom. Je kleiner der Betriebsstrom ist, der dem DAW 2 zugeführt wird (eingestellt durch den DAW 3), um so feiner ist die Granula- rität im Frequenzverfolgungsmodus, der auf den Feinabstim- mungsmodus folgt...

Der digital steuerbare Oszillator 11 umfasst somit eine Ver- sorgungsquelle 53, den stromgesteuerten Ringoszillator 10 und die drei DAWs 54,55 und 56. Die DAWs, die durch die Digital- logik 52 gesteuert werden, liefern den Steuerstrom zur Fre- quenzeinstellung des stromgesteuerten Oszillators ICO 10. Der Gesamtstrom für den ICO ist die Summe der Ströme, die von den beiden DAWs 54 und 55 geliefert werden. Die Bereiche der Di- gital-Analog-Wandler 1 und 2 sind vorzugsweise überlappend.

Es wird bevorzugt, dass der maximale Ausgangsstrom des DAW 1 ein programmierbares Vielfaches (programmierbar durch den DAW 3) der maximalen Ausgabe des DAW 2 ist. Vorzugsweise wird ein Faktor 4 eingesetzt.

An dieser Stelle sei ferner darauf hingewiesen, dass während des Grobabstimmungsmodus und des Feinabstimmungsmodus der DAW 3 56 derart beaufschlagt wird, dass der Versorgungsstrom in dem DAW 2 um das programmierbare Vielfache kleiner ist als der Versorgungsstrom in dem DAW 1. Darüber hinaus wird bevor- zugt, dass während der Grobabstimmung und der Feinabstimmung das MSB des DAW 2 gesetzt ist und/oder alle anderen Bits nicht gesetzt sind. Der DAW 2 liefert damit die Hälfte des von ihm insgesamt möglichen maximalen Ausgangsstroms zum <BR> <BR> Stromsummationsknoten 52. Sind dann alle Bits des DAW durch<BR> <BR> <BR> den Grobabstimmungsmodus und den Feinabstimmungsmodus einge-

stellt, so kann durch zusätzliches Setzen von Bits des DAW 2, die eine kleinere Wertigkeit haben als das MSB desselben, der Strom vergrößert, werden. Soll der Strom im Feinabstimmungsmo- <BR> <BR> dus dågegen verringert werden, so wird das MSB des'DAW 2 'rückgesetzt, und es werden'je'nach Bedarf die'Bits niedrigerer Ordnung gesetzt oder nicht gesetzt. Dadurch, dass während des Grobabstimmungsmodus und des Feinabstimmungsmodus das MSB des DAW 2 gesetzt ist, wird sichergestellt, dass im Frequenzver- folgungsmodus, der auf den Feinabstimmungsmodus folgt, der Versorgungsstrom für den stromgesteuerten Oszillator sowohl erhöht als auch verringert werden kann.

Die Digitallogik 52 in Fig. 5 umfasst folgende grundsätzliche Funktionsblöcke. Zunächst umfasst die Schaltung einen Syn- chronisationsfelddetektor 520, der in Fig. 5 auch mit SD be- zeichnet ist. Die Digitallogik umfasst ferner einen Datenwie- derherstellungsblock 521, einen Rahmenstart- Paketidentifikationsdetektor (SOF-PID-Detektor) 522, einen Oszillatortaktzykluszähler 523, eine Digitaloszillatorsteuer- logik 524, die in Fig. 5 auch mit Korrekturwert-Erzeugungs- Einrichtung bezeichnet ist, und ferner einen Block 525, der mit Taktweiterleitungslogik und Takt-Teiler/Vervielfacher be- zeichnet ist.

Der Synchronisationsfelddetektor 520 umfasst einen SEO- Detektor, einen Synchronisationsdetektor, eine Zustandsma- schine sowie einen eigenen Zähler. Der Block 520 ist mit den Differenz-Signalen Dp und Dm des USB-Busses verbunden. Der Block 520 ist wirksam, um Signale auf dem Bus abzuhören und damit den Busverkehr zu überwachen, um unter Verwendung des SEO-Detektors bestimmte Busbedingungen, wie z. B. das Vorlie- gen von"Single Ended Zero"zu erfassen. Im SEO-Modus sind sowohl Dp als auch Dm auf demselben Zustand, wie z. B. hoch.

Nachdem Dp und Dm per Definition eigentlich Differenzsignale sind, ist der SEO-Zustand eigentlich ein verbotener Zustand, der keine aussagefähigen Nutzdaten enthält. Gemäß der USB- Spezifikation wird. ezn Dustand SE0 zedoch dann : erngesetzt,

wenn das Ende eines Pakets erreicht ist. Der SEO-Detektor er- fasst somit das Ende eines vorausgehenden Pakets und damit auch den Beginn eines Synchronisationsfelds, das der Synchro- nisati. onsdete. ktor dann ansprechend auf den SEO-Detektor de- tektiert. Nachdem eine SEO-Bedihgung im Block 520'erfässt worden ist, wird die Zustandsmaschine im Block 520 aktiviert, um auf den Empfang eines Synchronisationsmusters, wie es in Fig. 7a dargestellt ist, zu warten. Der Zähler im Block 520 misst die Länge des Synchronisationsmusters durch Zählen der Anzahl von Oszillatorperioden zwischen dem Beginn und dem En- de des Synchronisationsfeldes.

Der Data-Recovery-Block 521 wird durch den Block 520 über die mit EN bezeichnete Leitung aktiviert oder"enabled", nachdem der Block 520 ein gültiges Synchronisationsmuster empfangen hat. Die Data-Recovery-Einheit 521 wird wieder deaktiviert, wenn der Block 520 einen Zustand SEO empfangen hat. Darüber hinaus wird das Meßergebnis vom Block 520 bezüglich der Länge des Synchronisationsfeldes dem Block 521 zugeführt, der diese Information dazu verwendet, um"Nullen"und"Einsen"aus dem seriellen USB-Datenstrom zu extrahieren, also den Datenstrom zu decodieren bzw. in dem Datenstrom enthaltene Informationen wiederzugewinnen. Immer. wenn eine gültige"0"oder eine gül- tige"1"von dem Block 521 erkannt worden ist, wird diese an dem Ausgang des Blocks 521 signalisiert, derart, dass der Block 521 eine Folge von Nullen bzw. Einsen liefert.

Der Rahmenstart-Paketidentifikations-Detektor 521, der auch als SOF-Token-Detektor bezeichnet wird, untersucht den se- riellen Datenstrom vom Block 521 und signalisiert dem Zähler 523, wenn er eine Rahmenstart-Paketidentifikationsnummer (SOF-PID) erfasst hat.

Der Oszillatortaktzykluszähler 523 zählt die Anzahl der DCO- Perioden zwischen dem Empfang aufeinanderfolgenden SOF- Tokens. Darüber hinaus umfasst der Zähler 523 eine Plausibi- litätsüberprüfuhgseinric-htung, die untersucht, ob SOF-Tokehs

verfehlt worden sind. Die Plausibilitätsüberprüfungseinrich- tung ist ausgebildet, um einen groben Zählwert mit einem ak- tuellen Zählwert zu vergleichen. Übersteigt der aktuelle . Zählwert den groben Zählwert um einen sehr hohen Betrag, so deutef'dies darauf'hin,'dass wenigstens eine SÖF-PID zwischen zwei erfassten SOF-PIDs verfehlt worden ist. In diesem Fall wird der Zähler 523 dahingehend gesteuert, dass dieser Zähl- wert nicht der Einrichtung 524 zur Verfügung gestellt wird, da dies zu einer starken Fehleinstellung des steuerbaren Os- zillators führen würde. Statt dessen wird dieser Zählwert als nicht plausibel markiert und verworfen.

Die Korrekturwert-Erzeugungs-Einrichtung 524 führt die Fre- quenzabstimmung und Frequenzverfolgung durch. Nach einem Re- set ist der Frequenzabstimmungsalgorithmus aktiv. Zunächst wird die Frequenz des Oszillators grob abgestimmt. Zur Grob- abstimmung wird die Zyklusanzahl des Synchronisationsmusters verwendet, die durch den Block 520 gemessen worden ist. Die Grobabstimmung bestimmt die höchstwertigen Bits des DAW 1, wie es ausgeführt worden ist. Mit jedem Abstimmschritt werden die niederwertigen Bits nach und nach bestimmt. Nach einer bestimmten Anzahl C von Grobabstimmungsschritten, wobei bei einer Bitbreite des DAW 1 von 9 drei Schritte für die Grobab- stimmung bevorzugt werden, startet der Feinabstimmungsalgo- rithmus aktiviert durch eine in Fig. 1 dargestellte Steue- rungseinrichtung, die die Schrittfolge der Grobabstimmung, Feinabstimmung und Frequenzverfolgung prinzipiell steuert.

Wenn die Breite des DAW 1 D1 Bits beträgt, beträgt die Anzahl der Feinabstimmungsschritte D1-C.

Wie es ausgeführt worden ist, findet nach der Feinabstimmung die Frequenzverfolgung statt. Wie beim Feinabstimmungsalgo- rithmus wird auch bei der Frequenzverfolgung der Zykluszähl- wert des Zählers 521 eingesetzt, um die Oszillatorfrequenz über den DAW 2 55 weiter einzustellen.

Nachfolgend wird auf Fig. 6 Bezug genommen, um die Funktiona- lität der Korrekturwert-Erzeugungs-Einrichtung 524 detail- lierter darzustellen. <BR> <BR> <BR> <BR> <BR> <BR> <BR> <P> 'In einem ersten'Schritt 60 wird das höchstwertige Bit des DAW 1 gleich 1 gesetzt, während die restlichen Bits auf 0 gesetzt werden. Das MSB des DAW 2 wird während der ganzen Grob-und Feinabstimmung ebenfalls gesetzt, während die restlichen Bits des DAW 2 gleich 0 sind. In einem Schritt 61 führt die Ein- richtung 524 anhand der Eingabewerte des Blocks SD 520 für die Grobabstimmung oder des Zählers 523 für die Feinabstim- mung einen : Frequenzvergleich durch. Ist'die Frequenz. zu groß, wird das MSB des DAW 1 gleich 0 gesetzt. Ist die Frequenz da- gegen zu klein, bleibt das MSB des DAW 1 auf 1. Dann ist die Einrichtung 524 wirksam, um in einem Schritt 62 nunmehr das MSB-1 des DAW 1 zu setzen, nachdem das MSB derart ist, wie es im Schritt 61 bestimmt worden ist.

In einem Schritt 63 ist die Einrichtung 524 wieder wirksam, um einen Frequenzvergleich durchzuführen. Ist die Frequenz zu groß, so wird das Bit MSB-1 des DAW 1 auf 0 zurückgesetzt.

Ist die Frequenz dagegen zu klein, so bleibt das Bit MSB-1 des DAW 1 auf seinem gesetzten Wert, d. h. auf 1. Auf diese Art und Weise der sukzessiven iterativen Approximation wird fortgeschritten, bis eine entsprechende vorbestimmte Anzahl von Bits des DAW 1 gesetzt ist. Dann wird durch die Steuerung 15 von Fig. 1 die Korrekturwert-Erzeuguhgs-Einrichtung 524 aktiviert, um vom Grobabstimmungsmodus in den Feinabstim- mungsmodus zu gehen und nunmehr nicht mehr aufgrund der Zähl- werte des Blocks 520 sondern aufgrund der Zählwerte des Blocks 523 zu arbeiten, um im Feinabstimmungsmodus die rest- lichen Bits des DAW 1 nach und nach zu berechnen.

Wenn schließlich alle Bits des DAW 1 berechnet sind (64), wird in den Frequenzverfolgungsmodus (65) geschaltet, in dem die Bits des DAW 2 entsprechend eingestellt werden. Wird im letzten Schritt 64 des Feinabstimmungsmodus festgestellt,

dass die Frequenz zu klein war, so deutet dies darauf hin,<BR> dass das MSB des DAW 2, das zu Anfang im Schritt 60 auf 1 ge-<BR> setzt wurde, zu Recht auf 1 ist. Wird dagegen im letzten<BR> Schritt. 64 des Feinabstimmungsmodus festgestellt, dass die<BR> Frequenz zu groß'ist, so wird das MSB des DAW 2 auf 0 gesetzt<BR> und die sukzessive Approximation mit dem MSB-1 des DAW 2<BR> nach und nach durchgeführt. Je nach Ausführungsform kann zu<BR> bestimmten Zeitpunkten der DAW 3 umprogrammiert werden, um<BR> den Maximalausgabestrom und damit die Granularität des DAW 2<BR> einzustellen bzw. an sich wechselnde Gegebenheiten anzupas-<BR> sen.

Bezugszeichenliste 10 steuerbarer Oszillator 11 Oszillatorsteuerung 12a Grobabstimmungsleitung 12b Feinabstimmungsleitung 13 Grobabstimmungseinrichtung 14 Feinabstimmungseinrichtung 15 Gesamtsteuerung 40 Messen der Anzahl von Taktzyklen 41 Vergleichen mit einem Referenzwert 42 Frequenzverkleinern 43 Frequenzvergrößern 44 nächster Schritt 50 digital steuerbarer Oszillator 51a erster Inverter 51b zweiter Inverter 51c dritter Inverter 52 Stromsummationsknoten 53 Versorgungsquelle 54 Digital-Analog-Wandler 1 55 Digital-Analog-Wandler 2 56 Digital-Analog-Wandler 3 60 MSB von DAW 1 setzen 61 Frequenzvergleich 62 MSB-1 von DAW 1 setzen 63 Frequenzvergleich 64 Frequenzvergleich im Feinabstimmungsmodus 65 Frequenzvergleich im Frequenzverfolgungsmodus 72 erster Rahmen 73 zweiter Rahmen 74 ein ms-Ticks 75 PID 76 Rahmenzahl 77 Fingerabdruck der Rahmenzahl 80 Vorrichtung zum Extrahieren

90 USB-Frontend 91 USB-Kern 92 Quarzoszillator 93 Quarzoszillätorbeschreibung- 94 Taktverteilung 95 CPU 96 Speicher 97 Parallel-I/O-Schnittstelle 130 Einrichtung zum Erfassen 131 Einrichtung zum Zählen 132 Einrichtung zum Vergleichen 140 Einrichtung zum Erfassen 141 Einrichtung zum Zählen 142 Einrichtung zum Vergleichen 501 analoges Eingangssignal 502 erstes DAW-Ausgangssignal 503 erstes digitales Eingangssignal 504 zweites DAW-Ausgangssignal 505 zweites digitales Eingangssignal 506 Versorgungssignal. für DAW3 507 Versorgungssignal für DAW2 . 508 drittes digitales Eingangssignal 520 Synchronisationsdetektorblock 521 Datenwiederherstellungsblock 522 Rahmenstart-Paketidentifikations-Detektor 523 Feinabstimmungs-Zähler 524 Korrekturwert-Erzeugungs-Einrichtung 525 Taktweiterleitungslogik/Takt-Teiler/Vervielfacher