Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
ELECTRIC CIRCUIT FOR THE SAFE RUN-UP AND COAST-DOWN OF A CONSUMER
Document Type and Number:
WIPO Patent Application WO/2019/141654
Kind Code:
A2
Abstract:
The invention relates to an electric circuit for ensuring a safe run-up and coast-down of at least one regulated operating voltage (UVDDI), a reference voltage (UVBG) and a reset signal (NRST) for a consumer, comprising a voltage reference circuit (X1) and a voltage regulator (X2), characterized in that the voltage regulator (X2) for providing a regulated operating voltage (UVDDI), the voltage reference circuit (X1) for feeding through the regulated operating voltage (UVDDI) provided by the voltage regulator (X2) and the voltage regulator (X2) for obtaining a reference voltage (UVBG) from the voltage reference circuit (X1) are provided.

Inventors:
HERMANN, Carsten (Kantstr. 31, Reutlingen, 72762, DE)
Application Number:
EP2019/050875
Publication Date:
July 25, 2019
Filing Date:
January 15, 2019
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
ROBERT BOSCH GMBH (Postfach 30 02 20, Stuttgart, 70442, DE)
International Classes:
G05F1/46; G05F3/30; H03K17/22
Other References:
None
Download PDF:
Claims:
Ansprüche

1. Elektrische Schaltung zur Gewährleistung eines sicheren Hoch- und

Runterlaufs wenigstens einer geregelten Betriebsspannung (UVDDI), einer Referenzspannung (UVBG) und eines Reset-Signals (NRST) für einen Verbraucher mittels Verhinderung eines fehlerhaften Zustands des Reset- Signals (NRST), umfassend einen Spannungsreferenz-Schaltkreis (Xi) und einen Spannungsregler (X2), dadurch gekennzeichnet, dass der

Spannungsregler (X2) zur Bereitstellung einer geregelten Betriebsspannung (VDDI), der Spannungsreferenz-Schaltkreis (Xi) zur Versorgung durch die von dem Spannungsregler (X2) bereitgestellte geregelte Betriebsspannung (VDDI) und der Spannungsregler (X2) zum Erhalt einer Referenzspannung (VBG) von dem Spannungsreferenz-Schaltkreis (Xi) vorgesehen sind.

2. Elektrische Schaltung nach Anspruch 1 , wobei eine Verhinderung einer für den Hochlauf zu geringen Ausgangsspannung (VDDI) des

Spannungsreglers (X2) durch Steuersignale des Spannungsreferenz- Schaltkreises (Xi) vorgesehen ist.

3. Elektrische Schaltung nach Anspruch 1 oder Anspruch 2, wobei eine

Auswertung analoger Steuersignale des Spannungsreferenz-Schaltkreises (Xi) durch den Spannungsregler (X2) vorgesehen ist.

4. Elektrische Schaltung nach einem der Ansprüche 1 bis 3, ferner umfassend einen Komparator (X3), welcher zum Vergleich der geregelten

Betriebsspannung (UVDDI) und der Referenzspannung (UVBG) vorgesehen ist.

5. Elektrische Schaltung nach Anspruch 4, ferner umfassend ein UND-Gatter (X4), welches zur Auswertung eines Ausgangssignals des Komparators (X3) und eines von dem Spannungsreferenz-Schaltkreis ausgegebenen Signals (NRBG), das anzeigt ob die Betriebsspannung (UVDDI) groß genug ist, um die Referenzspannung (UVBG) zur Verfügung zu stellen, und zur Ausgabe des Reset-Signals (NRST) vorgesehen ist, wobei eine Erzeugung des Reset-Signals (NRST) unter Berücksichtigung der geregelten

Betriebsspannung (UVDDI) und der Referenzspannung (UVBG) vorgesehen ist.

6. Elektrische Schaltung nach Anspruch 5, wobei zur Verzögerung einer fallenden Flanke des von dem Spannungsreferenz-Schaltkreis

ausgegebenen Signals (NRBG) ein Zeitglied vorgesehen ist.

7. Elektrische Schaltung nach einem der Ansprüche 1 bis 6, wobei eine

Herunterteilung der geregelten Betriebsspannung (UVDDI) durch einen Spannungsteiler (R2, R3) vorgesehen ist.

8. Elektrische Schaltung nach einem der Ansprüche 1 bis 7, wobei der

Spannungsreferenz-Schaltkreis (Xi) einen Stromspiegel (MQ, M7) zur Einstellung des Arbeitspunktes von im Spannungsreferenz-Schaltkreis (Xi) vorgesehenen Transistoren (Ch, Q4) umfasst.

9. Elektrische Schaltung nach einem der Ansprüche 1 bis 8, wobei der

Spannungsregler (X2) einen Stromspiegel (M22, M23) umfasst, durch welchen vorgesehen ist, dass die interne Betriebsspannung im Hochlauf der externen Betriebsspannung folgt.

10. Elektrische Schaltung nach einem der Ansprüche 1 bis 9, wobei der

Spannungsregler (X2) zur Einstellung eines Zielwertes der internen

Betriebsspannung (VDDI) einen Differenzverstärker (MIQ, M17, Mis, M19, M2o, M2I) umfasst.

11. Elektrische Schaltung nach Anspruch 10, wobei der Differenzverstärker des Spannungsreglers (X2) einen zweiten und dritten positiven Eingang aufweist, welche zur Zuführung einer zweiten und dritten Führungsgröße neben der Referenzspannung (UVBG) zum Setzen einer unteren Grenze für die Betriebsspannung (VDDI) vorgesehen sind.

12. Elektrische Schaltung nach Anspruch 11 , wobei der zweite und dritte positive Eingang dazu vorgesehen sind, den Spannungsregler daran zu hindern, auf einen kleineren Spannungswert zu regeln als jener

Spannungswert, der erforderlich ist, um den Spannungsreferenz- Schaltkreis hochlaufen und seinen Zielwert erreichen zu lassen.

13. Elektrische Schaltung nach einem der Ansprüche 1 bis 12, wobei zur

Verhinderung eines Herunterziehens des Gates eines Ausgangstransistors (M32) im Hochlauf durch die beiden sich im Hochlauf befindenden

Eingangsspannungen (VBG, VDDI) des Differenzverstärkers eine Begrenzung des Spannungswerts, auf welchen die AB-Endstufe das Gate des

Ausgangstransistors (M32) ziehen kann, durch Transistoren (M29, M30, M31 ) vorgesehen ist. 14. Elektrische Schaltung nach einem der Ansprüche 1 bis 13, wobei ein

zweiter Ausgangstransistor im Spannungsregler (X2) vorgesehen ist.

15. Elektrische Schaltung nach einem der Ansprüche 1 bis 14, wobei

vorgesehen ist, dass der Spannungsregler (X2) daran gehindert wird, auf einen kleineren Spannungswert zu regeln als ein solcher, der zum Hochlauf des Spannungsreferenz-Schaltkreises (Xi) notwendig ist.

Description:
Beschreibung

Titel

Elektrische Schaltung für den sicheren Hoch- und Runterlauf eines Verbrauchers

Die vorliegende Erfindung betrifft eine elektrische Schaltung zur Gewährleistung eines sicheren Hoch- und Runterlaufs wenigstens einer geregelten

Betriebsspannung, einer Referenzspannung und eines Reset-Signals für einen Verbraucher, umfassend einen Spannungsreferenz-Schaltkreis und einen Spannungsregler.

Stand der Technik

Eine anwendungsspezifische integrierte Schaltung (application-specific integrated Circuit, ASIC) muss zur Bereitstellung ihrer Funktionalität mit

Spannung versorgt werden. Um beim jeweiligen Übergang zwischen einem unversorgten, spannungslosen Zustand und einem versorgten Zustand feststellen zu können, ob die Versorgungspannung des ASIC innerhalb eines spezifizierten Bereiches liegt, ist eine Überwachung der Versorgungsspannung erforderlich, sodass das ASIC bei zu geringer oder zu hoher

Versorgungsspannung in einen definierten sicheren Betriebszustand versetzt werden könnte, beispielsweise mittels einer teilweisen oder vollständigen Deaktivierung. Auf diese Weise kann ein Fehlverhalten des ASIC aufgrund einer zu niedrigen oder zu hohen Versorgungsspannung ausgeschlossen werden. Zur Überwachung der Versorgungsspannung wird in der Regel eine

Referenzspannung benötigt, wobei die Spannungsüberwachung innerhalb oder außerhalb des ASIC stattfinden kann.

In bestimmten Anwendungsszenarien existieren mitunter keine von außen zugeführte geregelte Versorgungsspannung, keine von außen zugeführte Referenzspannung sowie kein von außen zugeführtes Reset-Signal, welches anzeigt, dass eine zur Verfügung gestellte externe Versorgungsspannung und eine extern zur Verfügung gestellte Referenzspannung ihre Zielwerte erreicht haben. Dies ist beispielsweise bei einem Spannungsversorgungs-ASIC der Fall. Die interne Betriebsspannung beziehungsweise die internen

Betriebsspannungen müssen dann aus einer von außen zugeführten und gegebenenfalls ungeregelten Versorgungsspannung im ASIC selbst generiert werden. Gleiches gilt für die Referenzspannung und das Reset-Signal, welches anzeigt, dass die intern generierte Referenzspannung und die intern generierten, geregelten Betriebsspannungen ihre Zielwerte erreicht haben.

Referenzspannung und Reset-Signal müssen demnach ebenfalls im ASIC selbst erzeugt werden.

Die Referenzspannung wird also zum einen benötigt, um die internen

Betriebsspannungen des ASIC auf einen bestimmten Wert einzustellen oder zu regeln. Zum anderen wird die Referenzspannung benötigt, um die internen Betriebsspannungen auf Unterspannung und optional auch auf Überspannung hin zu überwachen. Die Spannungsüberwachung erfolgt regelmäßig mit

Komparatoren, welche die mit Spannungsteilern heruntergeteilten

Betriebsspannungen mit der Referenzspannung vergleichen und entsprechende Reset-Signale generieren.

Ein Spannungsreferenz-Schaltkreis und die für die Reset-Signale zuständigen Komparatoren hängen jedoch selbst von einer im ASIC erzeugten internen Betriebsspannung ab. In dieser Konstellation hängen die im ASIC generierten Betriebsspannungen von der Referenzspannung ab, welche wiederum von einer im ASIC bereitgestellten Betriebsspannung abhängt. Die Generierung der Reset- Signale für die internen Betriebsspannungen und der damit verbundene sichere Betrieb des ASIC hängen von den Betriebsspannungen und von der

Referenzspannung ab. Dadurch ergeben sich wechselseitige Abhängigkeiten, welche ein sehr sorgfältiges Design erfordern, um einen sicheren Hoch- und Runterlauf der primären Spannungsversorgungen und damit auch einen sicheren Hoch- und Runterlauf des gesamten ASIC zu gewährleisten.

Kritisch ist hier vor allem der Hoch- und Runterlauf, bei welchem die internen Betriebsspannungen auf Unterspannung beziehungsweise Überspannung überwacht werden müssen, während sie gewöhnlich innerhalb einiger Mikro beziehungsweise Millisekunden auf- beziehungsweise abgebaut werden. Auch in einem derartigen Betriebszustand müssen der Spannungsreferenz-Schaltkreis und die Komparatoren zur Bereitstellung dieser Funktion mit einer

Betriebsspannung versorgt werden, wobei sie erst ab einer bestimmten Höhe der Betriebsspannung korrekt arbeiten können. Wird die Referenzspannung zur Erzielung einer besseren Betriebsspannungsunterdrückung auch dafür herangezogen, die Betriebsspannung für den Spannungsreferenz-Schaltkreis mithilfe eines Spannungsreglers zur Verfügung zu stellen, können sich der Spannungsregler und der Spannungsreferenz-Schaltkreis wechselseitig am Hochlauf hindern, da es mitunter möglich ist, dass der Spannungsreferenz- Schaltkreis seinen Zielwert nicht erreicht und dem Spannungsregler dann eine zu geringe Referenzspannung zur Verfügung stellt, auf welche dieser dann regelt. Dadurch stellt sich eine zu geringe interne Betriebsspannung ein, welche wiederum den Spannungsreferenz-Schaltkreis dauerhaft hindert, seinen endgültigen Zielwert zu erreichen. Eine weitere Gefahr besteht darin, dass die Komparatoren eine zu niedrige Betriebsspannung mit einer zu niedrigen

Referenzspannung vergleichen und dadurch entweder fehlerhaft keine

Unterspannung erkannt wird oder aber fehlerhaft eine Überspannung signalisiert wird, wodurch in anderen Schaltungsteilen des ASIC Fehlfunktionen

hervorgerufen werden können.

Es ist in der Praxis leider festzustellen, dass Probleme, die sich während des Hoch- beziehungsweise Runterlaufs von Systemen ergeben, aufgrund ihrer Komplexität mit einem Schaltkreis-Simulator oft nicht gefunden werden. Sie werden häufig erst, mitunter zufällig, sichtbar, wenn Engineering-Samples des betreffenden ASIC vorliegen. Ein Reset-Signal, das im Hoch- beziehungsweise Runterlauf den falschen Zustand einnimmt oder ein Spannungsregler und ein Spannungsreferenz-Schaltkreis, welche sich wechselseitig am Hochlauf hindern, sind häufige Gründe für ein erforderliches Re-Design eines ASIC.

Für den sicheren Hoch- und Runterlauf eines ASIC sind der sichere Hoch- und Runterlauf der primären internen Spannungsversorgung und der primären Referenzspannung sowie die Generierung eines primären Reset-Signals, welches anzeigt, dass diese beiden notwendigen ersten Elemente der ASIC- Infrastruktur funktional bereitstehen, fundamental, da alle weiteren Elemente der im Anlauf oder Abschaltvorgang befindlichen ASIC-lnfrastruktur (zum Beispiel weitere Betriebsspannungen und deren zugehörige Reset-Signale, Spannungs- und Stromreferenzen) aus diesen primären Elementen abgeleitet werden können.

Gemäß einem klassischen Ansatz im Stand der Technik können ein

Spannungsreferenz-Schaltkreis und die Komparatoren von einer ersten ungeregelten Betriebsspannung, die mittels einer Zenerdiode und eines

Transistors bereitgestellt wird, versorgt werden, sodass die vorbeschriebene wechselseitige Abhängigkeit der Referenzspannungs- und der

Betriebsspannungs-Erzeugung aufgehoben wird. Auf diese Weise kann auch verhindert werden, dass eine im Hochlauf zu geringe Referenzspannung dazu führt, dass die Betriebsspannung auf einem zu kleinen Wert verbleibt, der wiederum dazu führen könnte, dass die Referenzspannung unterhalb des Zielwertes verbleibt. Ferner muss bei Einsatz eines Unterspannungskomparators sichergestellt werden, dass das Ausgangssignal des Komparators erst dann ausgewertet wird, wenn die Referenzspannung ihren Zielwert erreicht hat.

Dadurch wird verhindert, dass der Komparator bei zu kleiner Betriebsspannung und zu kleiner Referenzspannung fehlerhaft keine Unterspannung anzeigt. Zu diesem Zweck wird das Signal des Komparators erst dann von einem UND- Gatter freigegeben, wenn eine Power-On-Reset-Schaltung eine für den Betrieb des Spannungsreferenz-Schaltkreises und des Komparators genügend große Spannung festgestellt hat.

Gemäß Stand der Technik finden Power-On-Reset-Schaltkreise Anwendung, die auf dem Bandgap-Prinzip beruhen, welche signalisieren, wann die hoch beziehungsweise runterlaufende ungeregelte erste interne Betriebsspannung einen bestimmten Zielwert über- oder unterschreitet. Mithilfe dieser Power-On- Reset-Schwelle kann eine Aussage darüber getroffen werden, ob die zur Verfügung stehende ungeregelte Betriebsspannung ausreicht, um den

Spannungsreferenz-Schaltkreis und den Komparator zu betreiben, der dann eine exakte Aussage darüber treffen kann, ob die geregelte interne Betriebsspannung oberhalb der Unterspannungs-Reset-Schwelle liegt.

Da die ungeregelte Betriebsspannung temperaturabhängig ist und der

Temperaturgang in der Regel nicht mit dem Temperaturgang der Bandgap korreliert, müsste bei einer Realisierung gemäß Stand der Technik entweder der Temperaturgang jedes einzelnen Bauelementes in der Serie abgeglichen werden oder eine gewisse größere Ungenauigkeit der Referenzspannung berücksichtigt werden. Zudem ist die ungeregelte Spannung vom Laststrom abhängig. Ferner ergibt sich aufgrund der ungeregelten Betriebsspannung zusätzlich zu dem Temperaturgang eine additive Ungenauigkeit der Referenzspannung, da der Spannungsreferenz-Schaltkreis eine endliche Betriebsspannungs-Unterdrückung (power supply rejection ratio, PSRR) aufweist. Hinzukommt, dass die verwendete Zener-Diode von einem in der Regel einige mA starken Strom durchflossen werden muss, sodass die Diode in dem Teil ihrer Kennlinie betrieben wird, in welchem sich die Zener-Spannung bei einer Variation des Stromes nur geringfügig ändert. Bei einem im Standby-Betrieb arbeitendem ASIC kann sich dieser zusätzliche Stromverbrauch für die Zener-Diode und den Power-On- Reset-Schaltkreis störend auswirken.

Offenbarung der Erfindung

Erfindungsgemäß wird daher eine elektrische Schaltung zur Gewährleistung eines sicheren Hoch- und Runterlaufs wenigstens einer geregelten

Betriebsspannung, einer Referenzspannung und eines Reset-Signals für einen Verbraucher zur Verfügung gestellt, welche einen Spannungsreferenz- Schaltkreis und einen Spannungsregler umfasst und welche dadurch

gekennzeichnet ist, dass der Spannungsregler zur Bereitstellung einer geregelten Betriebsspannung, der Spannungsreferenz-Schaltkreis zur

Versorgung durch die von dem Spannungsregler bereitgestellte geregelte Betriebsspannung und der Spannungsregler zum Erhalt einer Referenzspannung von dem Spannungsreferenz-Schaltkreis vorgesehen sind.

Vorteile der Erfindung

Die erfindungsgemäße Schaltung hat den Vorteil, dass eine höhere

Betriebsspannungsunterdrückung erzielt wird, indem der Spannungsreferenz- Schaltkreis mit einer geregelten Betriebsspannung versorgt wird, welche von einem Spannungsregler bereitgestellt wird, der wiederum seine

Referenzspannung von dem Spannungsreferenz-Schaltkreis erhält, den er versorgt. Dennoch ist erfindungsgemäß sichergestellt, dass sich der

Spannungsregler und der Spannungsreferenz-Schaltkreis nicht wechselseitig am Hochlauf hindern können. Ferner ermöglicht es die Schaltung gemäß der vorliegenden Erfindung, dass auf eine ungeregelte zusätzliche Betriebsspannung zur Versorgung von

Komparatoren und des Spannungsreferenz-Schaltkreises zugunsten einer geringeren Stromaufnahme verzichtet werden kann.

Auch wird das Reset-Signal eingesetzter Komparatoren nur dann ausgewertet, wenn die Betriebsspannung so hoch ist, dass die Komparatoren und der Spannungsreferenz-Schaltkreis sicher arbeiten können.

Zudem kann erfindungsgemäß auf einen separaten Power-On-Reset-Schaltkreis zugunsten einer geringeren Stromaufnahme verzichtet werden.

Erfindungsgemäß wird der Spannungsregler daran gehindert, auf einen kleineren Spannungswert zu regeln als jener Spannungswert, der erforderlich ist, um den Spannungsreferenz-Schaltkreis hochlaufen und seinen Zielwert erreichen zu lassen. Dies ist auch dann sichergestellt, wenn die Referenzspannung des Spannungsreferenz-Schaltkreises im Hochlauf einen zu kleinen Wert annehmen sollte, welcher eigentlich zu einer zu kleinen Betriebsspannung des

Spannungsreglers führen würde, die wiederum den Spannungsreferenz- Schaltkreis daran hindern würde, weiter hochzulaufen.

Erst wenn die vom Spannungsregler bereitgestellte Betriebsspannung ausreicht, sodass der Spannungsreferenz-Schaltkreis seinen Zielwert erreicht hat und wenn sichergestellt ist, dass die Komparatoren sicher arbeiten können, wird die vom Spannungsregler zur Verfügung gestellte Betriebsspannung entsprechend der von dem Spannungsreferenz-Schaltkreis vorgegebenen Referenzspannung auf ihren Sollwert geregelt, und erst dann wird auch das Reset-Signal der

Komparatoren ausgewertet beziehungsweise freigegeben.

In einer besonderen Ausführungsform ist vorgesehen, dass die elektrische Schaltung ferner einen Komparator umfasst, welcher zum Vergleich der geregelten Betriebsspannung und der Referenzspannung vorgesehen ist. Dabei umfasst die elektrische Schaltung bevorzugter Weise ferner ein UND-Gatter, welches zur Auswertung eines Ausgangssignals des Komparators und eines von dem Spannungsreferenz-Schaltkreis ausgegebenen Signals, das anzeigt ob die Betriebsspannung groß genug ist, um die Referenzspannung zur Verfügung zu stellen, und zur Ausgabe des Reset-Signals vorgesehen ist. Dadurch wird es ermöglicht, dass nicht nur eine geregelte Betriebsspannung und eine

Referenzspannung sondern auch ein Reset-Signal, welches unter

Berücksichtigung von geregelter Betriebsspannung und Referenzspannung erzeugt wird, von der erfindungsgemäßen elektrischen Schaltung ausgebbar ist.

Weiter ist vorteilhafterweise vorgesehen, dass zur Verzögerung einer fallenden Flanke des von dem Spannungsreferenz-Schaltkreis ausgegebenen Signals ein Zeitglied vorgesehen ist. Dies hat den Vorteil, dass auch bei kleineren kürzeren Einbrüchen der Betriebsspannung eine definierte Power-On-Reset- Phase realisiert werden kann.

Gemäß einer weiteren vorteilhaften Ausgestaltung der Erfindung umfasst der Spannungsreferenz-Schaltkreis einen Stromspiegel. Dadurch wird ermöglicht, dass für in dem Spannungsreferenz-Schaltkreis verwendete Bipolar-Transistoren ein Arbeitspunkt eingestellt werden kann, in welchem sowohl ihre Basis- Spannung als auch ihre Kollektor-Ströme gleich sind.

Vorteilhafterweise ist ferner vorgesehen, dass auch der Spannungsregler einen Stromspiegel umfasst. Dies hat den Vorteil, dass das Gate eines

Ausgangstransistors des Spannungsreglers im Hochlauf zunächst auf den Wert der externen Betriebsspannung angehoben werden kann, solange diese nicht um mehr als die Schwellspannung des Ausgangstransistors über dem Zielwert der internen Betriebsspannung liegt. Auf diese Weise kann die interne

Betriebsspannung im Hochlauf der externen Betriebsspannung folgen.

Gemäß einer bevorzugten Ausführungsform der Erfindung ist zudem

vorgesehen, dass der Spannungsregler einen Differenzverstärker umfasst. Durch den Ausgang des Differenzverstärkers wird das Gate des Ausgangstransistors über die Endstufe derart eingestellt, dass sich der Zielwert der internen

Betriebsspannung ergibt und die Eingangsdifferenzspannung zwischen den Gates der Transistoren des Differenzpaars des Differenzverstärkers 0 Volt wird.

In einer weiteren bevorzugten Ausgestaltung der erfindungsgemäßen

elektrischen Schaltung weist der Differenzverstärker des Spannungsreglers einen zweiten und dritten positiven Eingang auf, welche zur Zuführung einer zweiten und dritten Führungsgröße neben der Referenzspannung zum Setzen einer unteren Grenze für die Betriebsspannung vorgesehen sind. Dies hat den Vorteil, dass die interne Betriebsspannung auf diese Weise sehr nah an die externe Versorgungsspannung heranreichen kann.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben und in der Beschreibung beschrieben.

Zeichnungen

Ausführungsbeispiele der Erfindung werden anhand der Zeichnungen und der nachfolgenden Beschreibung näher erläutert. Es zeigen:

Figur 1 eine gemäß Stand der Technik bekannte Schaltung zur Bereitstellung einer primären Betriebsspannung, einer Referenzspannung und eines Reset- Signals,

Figur 2 ein Ausführungsbeispiel einer erfindungsgemäßen Schaltung zur Bereitstellung einer primären Betriebsspannung, einer Referenzspannung und eines Reset-Signals,

Figur 3 ein Ausführungsbeispiel eines erfindungsgemäß verwendbaren Spannungsreferenz-Schaltkreises sowie eines erfindungsgemäß verwendbaren Spannungsreglers,

Figur 4 ein Ausführungsbeispiel eines erfindungsgemäß verwendbaren symmetrischen Komparators zur Spannungsüberwachung, und

Figur 5 ein Ausführungsbeispiel einer erfindungsgemäßen Grundzelle für eine primäre Spannungsversorgung.

Ausführungsformen der Erfindung

Im Folgenden werden die Spannungen bezogen auf GND an Anschlüssen beziehungsweise Netzen beispielsweise mit UVSUP für den Anschluss VSUP beziehungsweise UVBU für das Netz VBU bezeichnet oder alternativ mit Uvsup(t) beziehungsweise UvBu(t) bezeichnet, falls die zeitliche Abhängigkeit zum besseren Verständnis hervorgehoben werden soll. Die zeitliche Abhängigkeit ist jedoch auch ohne explizite Hervorhebung prinzipiell stets gegeben.

In der Figur 1 ist eine gemäß Stand der Technik bekannte Schaltung zur Bereitstellung einer primären Betriebsspannung, einer Referenzspannung und eines Reset-Signals gezeigt, in welcher ein Spannungsreferenz-Schaltkreis Xi und die Komparatoren, wobei der Einfachheit halber nur ein Unterspannungs- Komparator X3 abgebildet ist, von einer ersten ungeregelten Betriebsspannung UVBU versorgt werden, sodass die wechselseitige Abhängigkeit der

Referenzspannungs- und der Betriebsspannungs-Erzeugung aufgehoben werden kann. So kann verhindert werden, dass eine im Hochlauf zu geringe Referenzspannung UVBG dazu führt, dass die Betriebsspannung auf einem zu kleinen Wert verbleibt, welcher wiederum dazu führen könnte, dass die

Referenzspannung UVBG unterhalb eines Zielwertes verbliebe.

Die erste ungeregelte Betriebsspannung UVBU kann wie in Figur 1 dargestellt mit einer Zenerdiode Di, die von einem Strom lz durchflossen wird, von dem

Transistor Mi bereitgestellt werden. Der Strom lz wird dabei von dem Widerstand Ri, der Versorgungsspannung UVSUP und der Zener-Spannung Uz der Zener- Diode Di bestimmt. Die Spannung UVBU liegt etwa im Bereich der

Schwellspannung des Transistors Mi unter der Zener-Spannung Uz.

Um zu verhindern, dass der Komparator X3 bei einer zu kleinen

Betriebsspannung UVBU und einer zu kleinen Referenzspannung UVBG fehlerhaft keine Unterspannung anzeigt, muss sichergestellt sein, dass das

Ausgangssignal des Komparators X3 erst dann ausgewertet wird, wenn die Referenzspannung UVBG ihren Zielwert erreicht hat. Zu diesem Zweck wird das Signal des Komparators X3 von dem UND-Gatter X 4 erst freigegeben, wenn die Power-On-Reset-Schaltung X5 eine für den Betrieb des Spannungsreferenz- Schaltkreises Xi und des Komparators X3 genügend große Spannung UVBU festgestellt hat.

Gemäß Stand der Technik existieren Power-On-Reset-Schaltkreise, die auf dem Bandgap-Prinzip beruhen, und welche mehr oder weniger genau signalisieren, wann die hoch- beziehungsweise runterlaufende, ungeregelte erste interne Betriebsspannung UVBU einen bestimmten Zielwert über- oder unterschreitet. Diese Power-On-Reset-Schwelle kann eine Aussage darüber treffen, ob die zur Verfügung stehende ungeregelte Betriebsspannung ausreicht, um den

Spannungsreferenz-Schaltkreis Xi und den Komparator X3 zu betreiben, der dann eine exakte Aussage darüber treffen kann, ob die geregelte interne

Betriebsspannung UVDDI oberhalb der Unterspannungs-Reset-Schwelle liegt.

Die ungeregelte Betriebsspannung UVBU ist temperaturabhängig, wobei der Temperaturgang in der Regel nicht mit dem Temperaturgang der Bandgap korreliert, sodass der Temperaturgang jedes einzelnen Bauelementes in der Serie abgeglichen werden müsste oder alternativ eine gewisse größere

Ungenauigkeit der Referenzspannung UVBG berücksichtigt werden müsste. Die ungeregelte Spannung UVBU ist außerdem vom Laststrom abhängig. Weil der Spannungsreferenz-Schaltkreis Xi eine endliche Betriebsspannungs- Unterdrückung (power supply rejection ratio, PSRR) aufweist, ergibt sich aufgrund der ungeregelten Betriebsspannung UVBU zusätzlich zu dem

Temperaturgang eine additive Ungenauigkeit der Referenzspannung UVBG.

Die Zener-Diode Di muss von einem Strom I D durchflossen werden, sodass sie in dem Teil ihrer Kennlinie Uz (ID) betrieben wird, in dem sich die Zener-Spannung Uz bei einer Variation des Stromes I D nur geringfügig ändert. Dieser Strom liegt in der Regel im Bereich einiger mA. Bei einem im Standby-Betrieb arbeitendem ASIC kann sich der zusätzliche Stromverbrauch für die Zener-Diode und den Power-On-Reset-Schaltkreis störend auswirken.

In Figur 2 ist ein Ausführungsbeispiel einer erfindungsgemäßen Schaltung zur Bereitstellung einer primären Betriebsspannung UVDDI, einer Referenzspannung UVBG und eines Unterspannungs-Reset-Signals NRST gezeigt. Dabei wird der Spannungsregler X 2 von der Versorgungsspannung UVSUP versorgt und erhält seine Referenzspannung UVBG von dem Spannungsreferenz-Schaltkreis Xi, der wiederum von der primären Betriebsspannung UVDDI versorgt wird. Der

Spannungsreferenz-Schaltkreis Xi zeigt dazu über sein Signal NRBG an, ob die Versorgungsspannung UVDDI groß genug ist, um die Referenzspannung UVBG zur Verfügung zu stellen und den Unterspannungs-Komparator X3 zu betreiben. Der Spannungsregler X 2 wird daran gehindert, auf einen kleineren Spannungswert UVDDI zu regeln, als jener, der erforderlich ist, um den Spannungsreferenz- Schaltkreis Xi hochlaufen und seinen Zielwert erreichen zu lassen. Dazu werden vom Spannungsregler X 2 analoge Steuersignale des Spannungsreferenz- Schaltkreises Xi ausgewertet, wie durch den vom Spannungsreferenz- Schaltkreis Xi zum Spannungsregler X 2 verlaufenden Pfeil angedeutet ist.

Figur 3 zeigt ein Ausführungsbeispiel eines erfindungsgemäß einsetzbaren Spannungsreferenz-Schaltkreises sowie eines erfindungsgemäß einsetzbaren Spannungsreglers in ihrer schaltungstechnischen Realisierungsform. Der Spannungsregler X 2 ist zur Erzeugung einer Betriebsspannung UVDDI aus einer ungeregelten Spannung UVSUP ausgebildet, wobei dieser ferner zusammen mit einem Spannungsreferenz-Schaltkreis Xi zur Erzeugung einer

Referenzspannung UVBG, welche einen sicheren Hoch- und Runterlauf der primären Spannungsversorgungen und der Referenzspannung eines ASIC gewährleisten kann, ausgebildet ist. Zudem wird über das Reset-Signal NRBG angezeigt, ob die Versorgungsspannung UVDDI groß genug ist, um die

Referenzspannung UVBG zur Verfügung zu stellen und einen nicht dargestellten Unterspannungs-Komparator X 3 zu betreiben. Im linken Teil von Figur 3 ist der Spannungsreferenz-Schaltkreis Xi, bestehend aus den Komponenten Ci, Mi bis M 15 , Q I bis Q 7 sowie R 4 bis R 7 dargestellt. Im rechten Teil des Bildes ist der Spannungsregler X 2 , bestehend aus den Komponenten C 2 , C 3 , M 16 bis M 32 , Qs, Qg sowie Rs bis R 10 dargestellt.

Der links in Figur 3 dargestellte Spannungsreferenz-Schaltkreis Xi arbeitet nach dem bekannten Bandgap-Prinzip. Die beiden Bipolar-Transistoren Q 3 und Q 4 haben aufgrund ihrer unterschiedlichen Größe - Q 3 ist um den Faktor n größer als Q 4 - und der durch den Widerstand Rs hervorgerufenen Strom- Gegenkopplung von Q 3 unterschiedliche Strom-Spannungs-Kennlinien I C3 (U B ) und IC 4 (UB). Aufgrund des Stromspiegels aus MQ und M 7 stellt sich für beide Bipolar-Transistoren Q 3 und Q 4 der Arbeitspunkt ein, in dem sowohl ihre Basis- Spannung UB als auch ihre Kollektor-Ströme Ic3 und lc 4 gleich sind. Die Basis- Spannung UB von Q 3 und Q 4 wird zu diesem Zweck von Ms geregelt. Ist die Basis-Spannung UB ZU klein, so ist der Kollektor-Strom Ic 3 von Q 3 aufgrund seiner um den Faktor n größeren Fläche höher als der von Q 4 , sodass das Gate von Ms von dem Transistor M 7 nach oben gezogen wird und die Basis-Spannung UB wieder steigt. Ist die Basis-Spannung UB ZU groß, so ist der Kollektor-Strom Ic 3 aufgrund der durch den Widerstand Rs hervorgerufenen Strom- Gegenkopplung von Ch niedriger als der von Q 4 , sodass das Gate von Ms von dem Bipolar-Transistor Q 4 nach unten gezogen wird und die Basis-Spannung UB wieder sinkt. Die Basis-Emitter-Spannung UBE3 von Ch ist um AUBE = kT/q c ln(n) kleiner als die Basis-Emitter-Spannung UBE 4 von Q 4 , wobei k die Boltzmann- Konstante, T die absolute Temperatur, q die Ladung eines Elektrons und n das Größenverhältnis von Ch/Q 4 darstellen. Die Spannungsdifferenz AUBE legt zusammen mit der Wahl des Wderstandes Rs den Kollektorstrom Ic 3 von Ch beziehungsweise lc 4 von Q 4 und die Drain-Source-Ströme I DS6 von M Q

beziehungsweise IDS7 von M 7 mit Ic3 = lc 4 = IDS6 = IDS 7 = IPTAT = I/R2 x kT/q c ln(n) fest. Der Strom IPTAT ist proportional zur absoluten Temperatur (proportional to absolute temperature, PTAT) mit positivem Temperaturkoeffizienten. Gleichzeitig sind jedoch auch die Basis-Emitter-Spannung der Bipolar-Transistoren Ch und Q 4 beziehungsweise die Basis-Spannung UB stark temperaturabhängig. Sie hat einen negativen Temperaturkoeffizienten. Sowohl der Temperaturverlauf der Basis-Emitter-Spannungen als auch jener der Kollektor-Ströme sind nahezu linear.

Wegen M 15 fließt der Strom IPTAT auch durch R 4 sowie durch Ch, mit IR 4 = Ic 7 = IPTAT, wo bei IB7 vernachlässigt wird. Da Q 4 und Ch gleichbeschaffen sind, haben sie bei Vernachlässigung von IB 7 wegen lc 4 = lc 7 auch die gleiche Basis-Emitter- Spannung UBE 4 = UBE7 = UB. ES kann ein Widerstand R 7 gefunden werden, bei dem die Summe aus dem Spannungsabfall UR 7 über R 7 , bedingt durch den durch diesen fließenden Kollektorstrom lc 7 = IPTAT, und der Basis-Emitter-Spannung UBE7 in erster Näherung unabhängig von der Temperatur ist. Die

Summenspannung U BE7 + U R7 wird auch als Bandgap-Spannung bezeichnet. Sie liegt unabhängig von der verwendeten Halbleiter-Technologie bei etwa 1 ,25 Volt. Dieser Bandgap-Spannungsreferenz-Schaltkreis Xi benötigt eine

Anlaufschaltung, weil die Bedingung Ic 3 = lc 4 auch für den Strom 0 erfüllt ist.

Der rechts in Figur 3 gezeigte Spannungsregler X 2 besteht aus einem mittels der Transistoren M 16 bis M 21 gebildeten Differenzverstärker und einer mittels der Transistoren M 25 bis M 28 gebildeten Endstufe im AB-Betrieb zur Ansteuerung eines Ausgangstransistors M 32 . Der Differenzverstärker erhält seinen Querstrom von dem Transistor Qs, dessen Basis mit der von Q 2 verbunden ist, und der somit als Stromquelle arbeitet. Demzufolge fließt durch das aus den Transistoren M 20 und M 21 gebildete Differenzpaar auch der Strom IPT A T des Spannungsreferenz- Schaltkreises. Das Gate des Transistors M 20 ist mit der Referenzspannung VBG verbunden. Das Gate des Transistors M 21 ist mit der über den Spannungsteiler aus den Widerständen Rs bis R 10 heruntergeteilten internen Betriebsspannung UVDDI verbunden, sodass der Ausgang des Differenzverstärkers das Gate des Ausgangstransistors M 32 über die Endstufe derart einstellt, dass sich der Zielwert der internen Betriebsspannung - beispielsweise ein Zielwert von 2,5 bis 5 Volt - ergibt und die Eingangsdifferenzspannung zwischen den Gates der Transistoren M 20 und M 21 zu 0 Volt wird.

Die Kaskode-Transistoren Mis und M 19 können vorzugsweise als Hochvolt- Transistoren ausgeführt sein, um höhere Eingangsspannungen am VSUP- Anschluss zu ermöglichen, welche der Spannungsklasse dieser Transistoren entsprechen. Aus dem gleichen Grund können vorzugsweise auch die

Transistoren M 16 und M 17 des Differenzverstärker-Stromspiegels als Hochvolt- Transistoren ausgeführt sein. Die Verwendung von Kaskode-Transistoren zur Erhöhung der Differenzverstärkung und der Betriebsspannungsunterdrückung wäre auch für diesen Stromspiegel vorteilhaft. Der Einfachheit halber sind in Figur 3 Kaskode-Transistoren jedoch an allen Stellen, wo sie nicht erforderlich sind, weggelassen.

Die aus den Transistoren M 25 bis M 28 bestehende AB-Endstufe ist mit dem Gate von M 27 an den Differenzverstärkerausgang angeschlossen. Sie steuert das Gate des Ausgangstransistors M 32 des Spannungsreglers an. Die Transistoren der Endstufe sowie der Ausgangstransistor können vorzugsweise als Hochvolt- Transistoren ausgeführt sein, um höhere Eingangsspannungen am VSUP- Anschluss zu ermöglichen. Der Kondensator C 2 kann zur Frequenzgang- Kompensationen dienen. Der Kondensator C 3 kann als Stützkapazität beziehungsweise Lastkapazität des Spannungsreglers eingesetzt werden.

Für den Anlauf des Spannungsreferenz-Schaltkreises Xi und des

Spannungsreglers X 2 ist ein Start-up-Schaltkreis erforderlich. Sobald die extern zugeführte, ungeregelte Betriebsspannung UVSUP® groß genug ist - vorliegend im Bereich von etwa 1 Volt - beginnt über den Widerstand R 4 und die Transistoren M 2 , M 4 und Qi der Strom s 4(t) zu fließen. Der Transistor M 2 leitet, weil die Spannung UVDDIO) an seinem Gate zu Beginn auf 0 Volt liegt. Bei gleicher Beschaffenheit von M 4 und Ms sowie gleicher Beschaffenheit von Qi und Q 2 sowie unter Vernachlässigung der Basisströme von Q 2 bis Qs sowie Qs und Qg fließt der gleiche Strom auch durch die Transistoren Ms und Q 2 , woraus bs 4(t) =

I DS5(t) folgt. Da die Basis von Qg mit der Basis von Q 2 verbunden ist, fließt dieser Strom auch über die Transistoren Qg und M 24 in den aus M 22 und M 23 gebildeten Stromspiegel, der das Gate von M 32 im Hochlauf zunächst auf den Wert der externen Betriebsspannung UVSUP® anhebt, solange diese nicht um mehr als die Schwellspannung von M 32 über dem Zielwert der internen Betriebsspannung liegt. Der Transistor M 24 leitet, weil sein Gate über den Widerstand R 4 auf die Summe aus der Basis-Emitter-Spannung UBEI® von Qi und der Gate-Source- Spannung U G s 4(t) von M 4 angehoben wird. Die interne Betriebsspannung U V DDIO ) folgt im Hochlauf somit - um die Schwellspannung von M 32 herabgesetzt und beginnend ab 0 Volt - zunächst der externen Betriebsspannung UVSUP®.

Da auch die Basis von Qs mit der Basis von Q 2 verbunden ist, beginnt auch Qg den gleichen Kollektorstrom wie Q 2 zu führen, sobald einer der Transistoren des Differenzpaars aus M 2o und M 2 I zu leiten beginnt und die interne

Betriebsspannung U V DDIO ) bereits so groß ist, dass der aus M 16 und M 17 gebildete Stromspiegel zu arbeiten beginnt. Die Gates der Transistoren M 2o und M 2 I als Eingänge des Differenzpaars sind zum einen mit der im Hochlauf befindlichen Referenzspannung UVBG® und zum anderen mit der im Hochlauf befindlichen und über den Spannungsteiler aus den Widerständen R 5 bis R 7 heruntergeteilten internen Betriebsspannung U V DDIO ) verbunden. Zu Beginn des Hochlaufs ist die interne Betriebsspannung jedoch zu klein, sodass sich der Zielwert der

Referenzspannung VBG zunächst nicht einstellen kann und auch die

heruntergeteilte interne Betriebsspannung ihren Zielwert noch nicht erreicht hat. Daher kann im Hochlauf nicht vorausbestimmt werden, welche dieser beiden Spannungen im zeitlichen Verlauf des Hochlaufs größer ist und welcher zeitliche Spannungsverlauf sich am Ausgang des Differenzverstärkers ergeben wird.

Ohne weitere Maßnahmen bestünde die Gefahr, dass der Spannungsreferenz- Schaltkreis eine zu kleine Referenzspannung VBG generierte und diese auf ihrem zu kleinen Wert verbliebe, weil die im Hochlauf befindliche interne

Betriebsspannung eine größere Referenzspannung eben nicht ermöglichen könnte. Das hätte zur Folge, dass die Betriebsspannung nicht weiter steigen könnte und ihren Zielwert nie erreichen würde, weil der Differenzverstärker in dieser Betrachtung auf den zu kleinen Wert der Referenzspannung regeln würde. Vorliegend ist die Referenzspannung U VBG ® die Summe aus der Basis-Emitter- Spannung U ßE 7 (t) des Transistors Q 7 und des Spannungsabfalls U R7( D über dem Widerstand R 7 . Solange die interne Betriebsspannung zu klein ist, sodass die Referenzspannung ihren Zielwert noch nicht erreicht hat, muss U VDDI O ) im weiteren zeitlichen Verlauf des Hochlaufes größer sein als der aktuelle Wert der Basis-Emitter-Spannung U BET O ) des Transistors Q 7 zuzüglich des aktuellen Wertes des Spannungsabfalls U R7(t) über dem Widerstand R 7 und des aktuellen Wertes der Drain-Source-Sättigungsspannung U D sis .sat ® des als Stromquelle arbeitenden Transistors M15, woraus sich folgender Zusammenhang ergibt:

Solange die interne Betriebsspannung nicht ausreicht, um das Erreichen des Zielwertes der Referenzspannung des Spannungsreferenz-Schaltkreises zu ermöglichen, ist auch die Basis-Spannung U B ® ZU klein und das Gate des Transistors Ms wird aufgrund des oben beschrieben Regelverhaltens des Spannungsreferenz-Schaltkreises Xi nach oben gezogen. Damit die

Referenzspannung sicher hochlaufen kann, muss neben der vorgenannten Bedingung (1) sichergestellt sein, dass die interne Betriebsspannung U VDDI O ) während des Hochlaufes ein weiteres Ansteigen der Gate-Spannung von Ms ermöglicht. Daraus lässt sich ableiten, dass U VDDI © im weiteren zeitlichen Verlauf des Hochlaufes größer sein muss, als der aktuelle Wert der Basis-Spannung U B ® zuzüglich des aktuellen Wertes der Gate-Source-Spannung U GSS ® des

Transistors Qs und des aktuellen Wertes der Drain-Source-Sättigungsspannung U D s 7.sat(t) des als Stromquelle arbeitenden Transistors M 7 , sodass gilt:

Um nun zu verhindern, dass die beiden sich im Hochlauf befindenden

Eingangsspannungen des Differenzverstärkers, nämlich die Referenzspannung Uv BG(t) und die heruntergeteilte interne Betriebsspannung U VDDI ®, dazu führen, dass der Differenzverstärker das Gate des Ausgangstransistors M32 im Hochlauf ungewollt nach unten zieht, wird der Spannungswert, auf welchen die AB- Endstufe das Gate von M32 ziehen kann, mithilfe der Transistoren M29 bis M31 nach unten begrenzt, sodass die vorstehend genannten Ungleichungen (1) und (2) stets erfüllt werden. Die AB-Endstufe kann das Gate von M32 nur so weit nach unten ziehen, solange die Transistoren M28 bis M31 leiten. Der Source-Anschluss des Transistors M 29 liegt somit immer um die Schwellspannung U TH3O

beziehungsweise U TH3I der Transistoren M30 beziehungsweise M31 oberhalb der höheren der beiden Gate-Spannungen Uc30(t) beziehungsweise Uc3i (t) von M30 beziehungsweise M31 . Entsprechend kann das Gate des Ausgangstransistors M32 nicht tiefer liegen als die Summe aus der Schwellspannung U TH29 von M29, der Schwellspannung U TH3O beziehungsweise U TH3I von M30 beziehungsweise M31 und der höheren der beiden Gate-Spannungen Uc 30(t) beziehungsweise Uc 3i(t) von M30 beziehungsweise M31 , sodass UG32(t) ä 29 + max(UG30(t) 3 Uc3i(t)

+ U TH3I ) gilt. Damit ergibt sich eine untere Grenze, auf welche der

Spannungsregler die interne Betriebsspannung regeln kann. Unter der Annahme, dass die Schwellspannungen der Transistoren M29 und M32 und die der

Transistoren M30 und M31 in etwa gleich sind, liegt diese etwa um die

Schwellspannung UTHP eines PMOS-Transistors oberhalb der höheren der beiden Gate-Spannungen Uc30(t) beziehungsweise Uc3i (t) von M30

beziehungsweise M31 , sodass gilt:

(3) UVDDI© > UG30(†) + UTHP und

(4) UVDDI© > UG31(†) + UTHP

Die Spannung Uc 3i(t) ist die Summe aus U BE7(I) und U R7(I) . Bei geeigneter

Dimensionierung ist die Schwellspannung UTHP von M31 größer als die Drain- Source-Sättigungsspannung U D sis .sat ® von M15. Damit ist die Ungleichung (1) stets erfüllt.

Die Spannung Uc 30(t) ist die Summe aus UBE6(I) und UGSIO®. Bei gleicher

Beschaffenheit von Ms und M10 sowie von Q2 und O Q und bei Vernachlässigung der Basisströme von Q2 bis Qs, Qs und Qg und des Stroms IDSS werden O Q und M10 von dem gleichen Strom IPTAT durchflossen wie Ms und Q2, sodass Uc30(t) der Summe aus UGSS® + UB® entspricht. Die Vernachlässigung von IDSS ist bei geeigneter Dimensionierung zulässig, wenn IDSS « IPTAT über den gesamten Temperaturbereich gilt. Die Basis-Spannung U B ® ist gleich der Basis-Emitter- Spannung U BE2(t) von Q 2 , dessen Kollektor den Strom aus Ms aufnimmt. Bei geeigneter Dimensionierung ist die Schwellspannung UTHP von M30 größer als die Drain-Source-Sättigungsspannung U DS7.sat(t) von M 7 . Damit ist die Ungleichung (2) stets erfüllt. Durch Erfüllen der Ungleichungen (1) und (2) ist sichergestellt, dass der Spannungsreferenz-Schaltkreis Xi stets hochlaufen kann.

Bei geeigneter Dimensionierung der Transistoren Mi bis M 3 kann erreicht werden, dass der Strom, der über den Widerstand R 4 aus dem Vsup-Anschluss fließt, nicht vollständig über die Transistoren M 2 , M 4 , Ms, Qi und Q 2 nach GND abgeleitet wird, sondern teilweise die interne Betriebsspannung speist, sobald der Hochlauf ausreichend fortgeschritten ist und die interne Betriebsspannung UVDDI® in etwa den Wert UGS 4 ® + UBEI® erreicht hat, da dann M 3 zu leiten und M 2 zu sperren beginnt. Mithilfe des Koeffizienten a kann das Verhältnis der Ströme durch M 2 und M 3 eingestellt werden. Dies kommt insbesondere einer geringen Standby-Stromaufnahme zugute.

Die interne Betriebsspannung UVDDI kann auf Unter- und Überspannung überwacht werden. Zu diesem Zweck kann die mit einem Spannungsteiler heruntergeteilte Betriebsspannung mithilfe von Komparatoren mit der

Referenzspannung verglichen werden, um entsprechende Unter- und

Überspannungs-Reset-Signale zu generieren. Um zu verhindern, dass die Komparatoren bei zu kleiner Betriebsspannung UVDDI oder ZU kleiner

Referenzspannung UVBG fehlerhafte Reset-Signale generieren, muss

sichergestellt werden, dass die Ausgangssignale der Komparatoren im Hochlauf, im Runterlauf als auch im normalen Betrieb nur ausgewertet werden, wenn die interne Betriebsspannung UVDDI groß genug ist, um die Funktionalität der Komparatoren zu ermöglichen und die Referenzspannung UVBG ihren Zielwert erreicht hat. Zu diesem Zweck generiert der Spannungsreferenz-Schaltkreis ein erstes Reset-Signal NRBG, welches einen logischen High-Pegel annimmt, wenn diese beiden Bedingungen erfüllt sind und welches einen logischen Low-Pegel annimmt, wenn eine der beiden Bedingungen nicht erfüllt ist.

Ist die interne Betriebsspannung UVDDI® im Hoch- oder im Runterlauf so klein, dass die Referenzspannung UVBG® ihren Zielwert nicht erreichen kann, so zieht mindestens einer der als Stromquelle arbeitenden Transistoren M 7

beziehungsweise M 15 das Gate von Ms beziehungsweise den oberen Anschluss des Widerstandes R 7 sehr nahe an die Betriebsspannung U VDDI O ) heran, sodass mindestens eine der beiden Source-Drain-Spannungen Us D7(t) beziehungsweise Us Di5(t) fast 0 Volt ist. Welche der beiden Source-Drain-Spannungen dabei kleiner ist, hängt unter anderem von der Schwellspannung des Transistors Ms ab.

Erst wenn die Referenzspannung UVBG® ihren Zielwert erreicht, arbeiten die beiden Transistor-Stromquellen M 7 und M 15 in Sättigung, sodass sich bei beiden eine positive Source-Drain-Spannung Us D7(t) beziehungsweise U SDIS ® einstellt, welche größer als die Source-Drain-Sättigungsspannung Us D7.sat(t)

beziehungsweise Us Di s .sat ® ist.

Bei gleicher Beschaffenheit von Ms und M 10 sowie von Q 2 und OQ und bei Vernachlässigung der Basisströme von Q 2 bis Qs, Qs und Qg und des Stroms IDSS werden OQ und M 10 von dem gleichen Strom I PTAT durchflossen wie Ms und Q 2 , sodass die Source-Drain-Spannung Us D9(t) von Mg der Source-Drain-Spannung UsD 7(t) von M 7 entspricht.

Sind die beiden Source-Drain-Spannungen Us D9(t) und USDIS® der Transistoren Mg und M 15 größer als die Schwellspannungen UTHP der beiden Transistoren M 12 und M 13 - und bei geeigneter Dimensionierung damit auch größer als die

Source-Drain-Sättigungsspannung Us D9.sat(t) beziehungsweise Us Di s .sat ® - so steuern diese durch und der Transistor M 14 kann, da sein Gate mit dem des Transistors MQ verbunden ist, in seiner Funktion als Stromquelle den Strom IPTAT bereitstellen, der bei entsprechender Dimensionierung des Widerstandes R 6 dazu führen kann, dass der Eingang des Schmitt-Triggers CQ zur

Betriebsspannung U VDDI O ) hin gezogen wird, sodass sich an seinem Ausgang NRBG ein High-Pegel einstellt, der anzeigt, dass die interne Betriebsspannung Uv DDi(t) groß genug ist, sodass die Referenzspannung UVBG® ihren Zielwert erreicht hat.

Die interne Betriebsspannung UVDDI ist dann größer als die Summe aus der Schwellspannung UTHI2 des Transistors M 12 , der Gate-Source-Spannung UGSIO des Transistors M 10 und der Basis-Emitter-Spannung UBE6 des Transistors Q 6 , also allgemein größer als die Summe aus der Schwellspannung UTHP eines PMOS-Transistors, der Schwellspannung UTHN eines NMOS-Transistors und der Basis-Emitter-Spannung UBE eines Bipolar-Transistors, woraus sich ergibt: (5) UVDDI > UTHP + UTHN + UBE , wenn NRBG - 1

Um den Eingang des Schmitt-Triggers C Q bei einem sprunghaften Anstieg der internen Betriebsspannung UVDDI sicher unterhalb seiner Schaltschwelle für einen Signalwechsel des Ausgangs von einem Low-Pegel zu einem High-Pegel zu halten, kann der Kondensator Ci das Gate von Mn nach oben ziehen, sodass ein dynamischer Source-Drain-Strom des Transistors M14 über den Transistor Mn abgeleitet werden kann und bei geeigneter Dimensionierung einen ungewollten High-Pegel am Ausgang des Schmitt-Triggers C Q verhindert.

In Figur 4 ist ein Ausführungsbeispiel eines erfindungsgemäß verwendbaren symmetrischen Komparators X3 zur Spannungsüberwachung gezeigt, welcher mit einem Schmitt-Trigger C Q verbunden ist, der wiederum vor ein UND-Gatter X 4 geschaltet ist. Damit ein derartiger Komparator funktionieren kann, muss die interne Betriebsspannung UVDDI mindestens so groß sein wie die Summe aus der Schwellspannung U TH 3 4 des Transistors M3 4 , der Drain-Source- Sättigungsspannung UDS37. sa t des Transistors M37 und der Sättigungsspannung Uc Ei o .sat des Bipolar-Transistors Q10, also allgemein größer als die Summe aus einer Schwellspannung UTHP eines PMOS-Transistors, der Drain-Source- Sättigungsspannung Uos N.sat eines NMOS-Transistors und der

Sättigungsspannung Uc E.sat eines Bipolar-Transistors, woraus sich folgender Zusammenhang ergibt:

(6) UVDDI > UTHP + U DSN.sat UcE .sat

Unter der Annahme, dass die Drain-Source-Sättigungsspannung Uos .sat eines MOS-Transistors im allgemeinen kleiner als seine Schwellspannung UTH ist, also UosN.sat < UTHN, und dass die Sättigungsspannung UcE.sat eines Bipolar- Transistors kleiner als seine Basis-Emitter-Spannung U BE ist, also UcE.sat < UBE, ist die vorstehende Ungleichung (6) für NRBG = 1 stets erfüllt und die Funktion des symmetrischen Komparators in Figur 4 damit gewährleistet.

Es muss beachtet werden, dass diese Betrachtung nur gültig ist, sofern die Komponenten M3 4 , M35, M37, M38 und Q10 des symmetrischen Komparators in Figur 4 von einem Strom durchflossen werden, welcher kleiner oder gleich dem Strom ist, der die Komponenten M12, M10 und Q 6 des Spannungsreferenz- Schaltkreises Xi in Figur 3 durchfließt. Dies ist für den symmetrischen

Komparator X3 aus Figur 4 gegeben, da der T ransistor Q10 dieses Komparators von dem gleichen Strom I PTAT durchflossen wird wie der Transistor Q 6 des Spannungsreferenz-Schaltkreises Xi .

Der Komparator X3 kann ein gültiges Ausgangssignal liefern, sofern mindestens eine seiner Eingangsspannungen an den Anschlüssen VBG beziehungsweise VMON größer als die Summe aus der Schwellspannung UTH37 beziehungsweise U TH 38 des Transistors M37 beziehungsweise M38 und der Sättigungsspannung Uc Ei o .sat des Bipolar-Transistors Q10 ist, also allgemein größer als die Summe aus einer Schwellspannung UTHN eines NMOS-Transistors und der

Sättigungsspannung Uc E.sat eines Bipolar-Transistors ist, woraus sich ergibt:

(7) min(UvBG; UVMON) > UTHN + UcE.sat

Bei geeigneter Auswahl der NMOS-Transistoren M37 und M38 und einer

Referenzspannung von UVBG = 1 ,25 Volt ist die Ungleichung (7) leicht erfüllbar.

Das dem Komparator X3 nachgeschaltete UND-Gatter X 4 in Figur 4 bewirkt, dass das Ausgangssignal des Schmitt-Triggers C Q erst dann ausgewertet wird, wenn die interne Betriebsspannung UVDDI SO groß ist, das der Komparator arbeiten kann und die Referenzspannung UVBG ihren Zielwert erreicht hat, wenn also die Ungleichungen (6) und (7) beide erfüllt sind.

In Figur 5 ist ein Ausführungsbeispiel einer erfindungsgemäßen Grundzelle für eine primäre Spannungsversorgung gezeigt, mittels welcher am Anschluss VDDI eine primäre Betriebsspannung, am Anschluss VREF eine primäre

Referenzspannung, am Anschluss IREF ein primärer Referenzstrom und am Anschluss NRST ein primäres Reset-Signal zur Anzeige von Unter- oder Überspannung zur Verfügung gestellt wird. Die Grundzelle kann von einer ungeregelten Spannungsquelle über den Anschluss VSUP versorgt werden.

Vorteilhafterweise ist dabei vorgesehen, die zur Verfügung gestellte

Betriebsspannung VDDI und die Referenzspannung VREF mithilfe der

Steuersignale SET_VDDI[1 :0] beziehungsweise SET_VREF[1 :0] konfigurierbar zu machen, beispielsweise mit UVDDI = 5,0 V / 4,5 V / 3,3 V / 2,5 V und mit UVREF = 1 ,25 V / 1 ,2 V / 1 ,0 V / 0,8 V. Über die an der Grundzelle vorgesehenen Anschlüsse TRIM_TK[5:0], TRIM_VREF[5:0] und TRIM_IREF[5:0] ist ferner eine Abgleichsfunktionalität gegeben.

Prinzipiell kann eine für den Spannungsreferenz-Schaltkreis Xi und den

Spannungsregler X 2 auch eine andere Topologie gewählt werden, solange das erfindungsgemäße Prinzip gegeben ist, wonach der Spannungsregler X 2 daran gehindert wird, auf eine kleinere Spannung zu regeln als diejenige, die benötigt wird, um dem Spannungsreferenz-Schaltkreis Xi den Hochlauf zu ermöglichen.

Da ein solcher Eingriff nicht zwingend in der Endstufe des Spannungsreglers X 2 erfolgen muss, wäre es auch möglich, den Differenzverstärker des

Spannungsreglers X 2 um einen zweiten und dritten positiven Eingang zu erweitern, um ihm neben der Referenzspannung VBG eine zweite und dritte Führungsgröße zuzuführen, die dann eine untere Grenze für die

Betriebsspannung setzt. Dazu könnten beispielsweise die Spannungswerte auf den rechten Seiten der vorgenannten Ungleichungen im gleichen Verhältnis schaltungstechnisch heruntergeteilt werden wie die Betriebsspannung, welche mithilfe der Widerstände Rs bis R10 heruntergeteilt wird, um sie dann diesen zusätzlichen Eingängen zuzuführen. Erfolgt der Eingriff im Differenzverstärker des Spannungsreglers X 2 , kann anstelle des NMOS-Ausgangstransistors M32 auch ein PMOS-Ausgangstransistor eingesetzt werden. Die interne

Betriebsspannung UVDDI könnte dann sehr nahe an die externe

Versorgungsspannung UVSUP heranreichen.

Anstelle des Eingriffs im Differenzverstärker oder in der Endstufe ist auch die Verwendung eines zweiten Ausgangstransistors im Spannungsregler X 2 möglich, dessen Gate gar nicht vom Differenzverstärker beeinflusst wird, sondern stattdessen auf die größere der beiden Spannungen U G 3 O beziehungsweise Uc3i zuzüglich einer Schwellspannung UTHP eines PMOS-Transistors und einer Schwellspannung UTHN eines NMOS-Transistors angehoben wird. Auch dann könnten die beiden vorgenannten Ungleichungen (3) und (4) erfüllt werden.

Auch eine Endstufe, insbesondere eine AB-Endstufe, ist nicht zwingend für den Spannungsregler X 2 erforderlich. Bei Einfügung der Transistoren M30 und M31 zwischen den Source-Anschluss des Transistors M19 und den Drain-Anschluss des Transistors M in Figur 3 wäre der untere Spannungswert am Ausgang des Differenzverstärkers entsprechend der Ungleichungen (3) und (4) begrenzt. Der Ausgangstransistor M32 wäre mit seinem Gate-Anschluss in diesem Fall direkt mit dem Ausgang des Differenzverstärkers verbunden, die Kaskode-Transistoren Mis und M mit ihren Gate-Anschlüssen ebenfalls.

Für den Spannungsreferenz-Schaltkreis Xi kann prinzipiell jede beliebige

Topologie gewählt werden. Es müssen entsprechend den Ungleichungen (1) und (2) die Bedingungen ermittelt werden, welche eingehalten werden müssen, um diesem Schaltkreis den Hochlauf zu ermöglichen.

Sowohl für M Q , M 7 , Mg und M14 bis M17 als auch für Ch und Q können Kaskode- Transistoren verwendet werden, um die Betriebsspannungsunterdrückung zu erhöhen, welche in Figur 3 jedoch nicht dargestellt sind.

Da der Stromverbrauch des Spannungsreferenz-Schaltkreises Xi im einstelligen mA-Bereich liegen kann, kann die Verwendung eines RC-Filters mit einem

Längswiderstand im Bereich von einigen 10 bis 100 kQ als Eingangsfilter für die Betriebsspannung des Spannungsreferenz-Schaltkreises vorgesehen sein.

Ein Zeitglied kann die fallende Flanke des NRBG-Signals verzögern, um auch bei kleineren kürzeren Einbrüchen der Betriebsspannung eine definierte Power-On- Reset-Phase zu realisieren.