本发明实施例涉及显示领域， 特别是一种静电放电保护电路及其制造 法、 显示装置及电子产品。

静电放电 （Electro- Static Discharge, ESD) 保护电路分布于面板 （Panel) 的四周， 是显示装置的重要组成部分。 该静电放电保护电路可以保证显示装 置在生产、 运输及工作过程中免受静电伤害。

图 1 为现有技术中显示装置内部阵列及周边 ESD 保护电路的结构示意 图。 参见图 1 所示， 在正常工作时， ESD保护电路不工作。 当有 ESD 发生 时， 数据（Vdata)线 11 或栅（Vgate)线 12瞬间聚集的大量电荷会通过 ESD 保护电路 13 迅速向欐极高电平 (VGH ) 线 14 或栅极低电平 （VGL) 线 15释放。

以数据线方向的 ESD保护电路为例。 图 2为现有技术中数据 （Vdata) 线 U方向的 ESD 保护电路的结构示意图。参见图 2所示， 图 1中的 ESD保 护电路 13包括两个薄膜晶体管 Ml和 M2。 薄膜晶体管 Ml 的栅极与数据线 11电连接， 漏极与数据线 Π电连接， 源极与栅极高电平线 14电连接。 薄膜 晶体管 M2 的栅极与栅极低电平线 15 电连接， 漏极与栅极低电平线 15 电 连接， 源极与数据线 1 1 电连接。

在正常工作时， 数据线 11 的电平在栅极高电平线 14上的电平和栅极低 电平线 15上的电平之间，此时数据线 11不会有电流流向 »极高电平线 14或 栅极低电平线 15 (即此时的 ESD保护电路不工作）。在发生 ESD时， 当数据 线 11上瞬间有大量正电荷积累时， 数据线 1 1上的电平高于 »极高电平线 14 上的电平， 薄膜晶体管 Mi反向导通_, 将数据线 1 1上的正电荷释放到栅极高 电平线 14上。 同理， 当数据线 11上瞬间有大量负电荷积累时， 数据线 11上 的电平低于極极低电平线 15上的电平， 薄膜晶体管 M2导通， 将数据线 11 上的负电荷释放到栅极低电平线 15上。通过上述方式， 保证显示装置内部阵 列不受静电伤害。

同样的， 对于栅 （Vgate) 线方向的 ESD保护电路来说， 当栅线 12上有 大量正电荷累积或者负电荷累积时， 同样会使 Ml或者 M2导通。 使得栅线 12由于 Ml或者 M2的导通从而将栅线 12中积累的正电荷或者负电荷释放到 »极高电平线 14或者 »极低电平线 15上， 以保证显示装置内部 列不受静 电伤害。

如上所述， 正常情况下 ESD保护电路只在超出工作电压范围的静电进入 面板（Pand )时起作用， 而在像素电路的正常工作电压的范围内是不工 作的。 但是在例外的情况下， ESD保护电路中的薄膜晶体管 （T'FT) 由于工艺制程 等一系列的原因会产生阈值电压漂移（ Vth shift) 的情况。 在这种情况下， 即 使是在没有静电进入面板， 在像素电路的正常工作电压范围内， ESD保护电 路也会进入工作状态。 这样就会导致输入面板的信号 （ Vdata或 Vgate) 产生 失真， 影响画面显示效果。

(一） 要解决的技术问题

本发明实施例提供了一种静电放电保护电路及 其制造方法、 显示装置及 电子产品， 能够避免静电放电保护电路在薄膜晶体管的阈 值电压漂移的情况 下， 与像素电路同时工作， 对输入面板的信号 （Vdata或 Vgate) 产生影响， 丛而保证了画面显示效果的稳定性。

(二） 技术方案

为解决上述技术问题， 本发明的实施例静电放电保护电路采用的技术 方 案为：

一种静电放电保护电路， 其包括薄膜晶体管， 所述薄膜晶体管的第一电 极与待保护的第一信号传输线电连接， 所述薄膜晶体管的第二电极的末端与 提供保护的第二信号传输线之间间隔一保护距 离， 所述保护距离使得由于第 一信号传输线上积累的静电荷导致所述第二电 极上的电压超出所述第一信号 传输线上传输的电信号所处的电压区间时， 所述第二电极能够通过静电击穿 方式形成与所述第二信号传输线的电连接， 从而通过处于导通状态的所述薄 膜晶体管将所述第一信号传输线上的静电荷释 放到所述第二信号传输线。 所 一电极为所述薄膜晶体管的源极和漏极中的一 个， 所述第二电极为所述

可选的， 所述待保护的第一信号传输线为数据线或栅线 。

可选的， 所述薄膜晶体管包括第一薄膜晶体管和第二薄 膜晶体管， 所述 第二信号传输线包括 »极高电平线和 »极低电平线。

可选的，所述第一薄膜晶体管的栅极和漏极与 所述第一信号传输线连接， 所述第一薄膜晶体管的源极的末端与所述櫥极 高电平线之间间隔第一保护距 离。 所述第二薄膜晶体管的»极和所述栅极低电平� ��连接， 所述第二薄膜晶 体管的源极与所述第一信号传输线连接， 所述第二薄膜晶体管的漏极的末端 与所述栅极低电平线之间间隔第二保护距离。

可选的， 所述薄膜晶体管的第二电极具有一尖端结构。

可选的， 所述尖端结构为锐角结构或者尾端变细的结构 。

可选的， 第二电极的末端呈针状。

可选的， 所述第二信号传输线具有一缺口， 所述薄膜晶体管的第二电极 的末端在所述第二信号传输线所在平面上的正 投影的至少一部分位于所述缺 口内。

可选的， 所述缺口为弧型或 U型缺口。

可选的， 所述缺口为半補圆形结构。

可选的， 所述薄膜晶体管的第二电极的末端在所述第二 信号传输线所在 平面上的正投影的至少一部分位于所述第二信 号传输线所在区域内部。

可选的， 所述薄膜晶体管的第二电极的末端在所述第二 信号传输线所在 平面上的正投影位于所述第二信号传输线所在 区域外部。

可选的， 所述保护距离为 7- 8μηι。

本发明的实施例还提供一种显示装置， 至少包括前述任一项所述的静电 放电保护电路。

发明的实施例还提供一种电子产品， 至少包括前述任一项所述的显示 本发明的实施例还提供一种静电放电保护电路 的制造方法。 所述静电放 电保护电路至少包括薄膜晶体管。 所述制造方法包括： 设置所述薄膜晶体管 的第一电极与待保护的第一信号传输线电连接 ； 以及设置所述薄膜晶体管的 第二电极的末端与提供保护的第二信号传输线 之间间隔一保护距离。 所述保 护距离使得由于第一信号传输线上积累静电荷 导致所述第二电极上的电压超 出所述第一信号传输线上传输的电信号所处的 电压区间时， 所述第二电极能 够通过静电击穿方式形成与所述第二信号传输 线的电连接， 从而通过处于导 通状态的薄膜晶体管将所述第一信号传输线上 的静电荷释放到所述第二信号 传输线。 所述第一电极为所述薄膜晶体管的源极和漏极 中的一个， 所述第二 电极为所述薄膜晶体管的源极和漏极中的另一 个。

(三） 有益效果

本发明实施例至少具有如下有益效果：

在上述方案中， 通过将静电放电保护电路的薄膜晶体管的第二 电极的末 端与提供保护的第二信号传输线之间间隔一保 护距离， 所述保护距离使得由 于第一信号传输线上积累的静电荷导致所述第 二电极上的电压超出所述第一 信号传输线上传输的电信号所处的电压区间时 ， 所述第二电极能够通过静电 击穿方式形成与所述第二信号传输线的电连接 。 丛而通过处于导通状态的所 述薄膜晶体管将所述第一信号传输线上的静电 荷释放到所述第二信号传输 线， 保护电路才开始工作。 由此能够避免静电放电保护电路在薄膜晶体管 的 阈值电压漂移的情况下， 与像素电路同时工作， 对输入面板的信号 （Vdata 或 Vgate) 产生影响， 从而保证了画面显示效果的稳定性。

为了更清楚地说明本发明实施例或现有技术 中的技术方案， 下面将对实 施例描述中所需要使 的險图作筒单地介绍， 显而易见地， 下面描述中的險 图仅仅是本发明的一些实施例， 对于本领域普通技术人员来讲， 在不付出创 造性劳动的前提下， 还可以根据这些附图获得其他的附图。

图 1 为现有技术中显示装置内部阵列及周边 ESD 保护电路的结构示意 图；

图 2 为现有技术中数据线方向的 ESD保护电路的结构示意图； 图 3 为本发明实施例提供的 ESD 保护电路的一具体实施例的电路示意 图；

图 4为图 3所示电路的具体结构示意图；

图 5为图 3或图 4中第一薄膜晶体管的源极与栅极高电平线连� �处 A的 一实施例局部放大示意图或者第二薄膜晶体管 的漏极与 »极低电平线连接处 B的一实施例局部放大示意图；

图 6为图 3或图 4中第一薄膜晶体管的源极与栅极高电平线连� �处 A， 或者第二薄膜晶体管的漏极与栅极低电平线连 接处 B的另一实施例局部放大 示意图； 以及

图 7为图 3或图 4中第一薄膜晶体管的源极与栅极高电平线连� �处 A， 或者第二薄膜晶体管的漏极与栅极低电平线连 接处 β的又一实施例局部放大 示意图。

下面结合 图和实施例， 对本发明的具体实施方式做进一步描述。 以下 实施例仅用于说明本发明， 但不 来限制本发明的范围。

为使本发明实施例的目的、 技术方案和优点更加清楚， 下面将结合本发 明实施例的 图， 对本发明实施例的技术方案进行清楚、 完整地描述。 显然， 所描述的实施例是本发明的一部分实施例， 而不是全部的实施例。 基于所描 述的本发明的实施例， 本领域普通技术人员所获得的所有其他实施例 ， 都属 于本发明保护的范围。

除非另作定义， 此处使用的技术术语或者科学术语应当为本发 明所属领 域内具有一般技能的人士所理解的通常意义。 本发明专利申请说明书以及权 利要求书中使用的 "第一 "、 "第二" 以及类似的词语并不表示任何顺序、 数 量或者重要性， 而只是用来区分不同的组成部分。 同样， "一个"或者 "一" 等类似词语也不表示数量限制， 而是表示存在至少一个。 "连接"或者 "相连" 等类似的词语并非限定于物理的或者机械的连 接，而是可以包括电性的连接， 不管是直接的还是间接的。 "上"、 "下"、 "左"、 "右"等仅用于表示相对位置 关系， 当被描述对象的绝对位置改变后， 则该相对位置关系也相应地改变。 以下结合 f†图对本发明的原理和特征进行描述， 所举实例只用于解释本 发明， 并非用于限定本发明的范围。

本发明的实施例提供一种静电放电保护电路。 该静电放电保护电路包括 薄膜晶体管，所述薄膜晶体管的第一电极与待 保护的第一信号传输线电连接， 所述薄膜晶体管的第二电极的末端与提供保护 的第二信号传输线之间间隔一 保护距离。 所述保护距离使得由于第一信号传输线上积累 的静电荷导致所述 第二电极上的电压超出所述第一信号传输线上 传输的电信号所处的电压区间 时， 所述第二电极能够通过静电击穿方式形成与所 述第二信号传输线的电连 接， 从而通过处于导通状态的所述薄膜晶体管将所 述第一信号传输线上的静 电荷释放到所述第二信号传输线。

所述第一电极为所述薄膜晶体管的源极和漏极 中的一个， 所述第二电极 为所述薄膜晶体管的源极和漏极中的另一个。

其中， 上述待保护的第一信号传输线为数据线或栅线 。

在本发明具体实施例中， 上述的静电放电保护电路具备如下的特征： 第一， 放电端与提供保护的信号传输线之间间隔一保 护距离。 例如， 根 据本发明实施例提出的静电防护设计及工艺条 件和材料特性， 当所述保护距 离参考值为 7- 8μπι时， 便可将第一信号传输线上的静电 （当放电端积累超出 正常的面板工作电压范围的电压时） 通过击穿连接导出， 丛而起到对面板的 保护作) ¾。 当然， 本发明并不对所述保护距离进行任何限制， 本领域技术人 员可以根据实际材料特性、 工艺条件、 具体的静电防护设计来最终确定合适 的保护距离。 例如， 当放电端形状设计、 面板的工作范围电压、 放电端和第 二信号传输线之间的绝缘层材料确定的条件下 ， 可通过实验的方法确定保护 距离， 此保护距离满足当放电端上的电压超出所述第 一信号传输线上传输的 电信号所处的电压区间时， 所述第二电极能够通过静电击穿方式形成与所 述 第二信号传输线的电连接， 并— 满足当放电端上的电压未超出所述第一信号 传输线上传输的电信号所处的电压区间时， 此静电放电电路由于保护距离的 存在， 不能形成电流回路， 静电放电电路不工作。 因此， 待保护的信号传输 线正常工作时， 于保护距离的存在， 无法导通待保护的信号传输线和提供 保护的信号传输线， 造成 ESD保护电路不导通， 因此提供保护的信号传输线 上的信号不会对待保护的信号传输线上的信号 产生影响。 不会产生现有技术 中由于在待保护的信号传输线正常工作时， 静电保护电路与像素电路同时工 作， 使输入面板的信号失真的现象。

换句话说， 在本发明实施例中， 由于上述保护距离的设置， 即使阈值电 压漂移， 导致正常工作时薄膜晶体管导通， 但该保护距离能够 ffi止第二电极 与所述第二信号传输线形成电连接。 因此， 静电放电保护电路不能形成回路， 不能工作。 进而避免静电放电保护电路在薄膜晶体管的阈 值电压漂移的情况 下， 与像素电路同时工作， 对输入面板的信号 （Vdata或 Vgate) 产生影响， 从而保证了画面显示效果的稳定性。

第二， 放电端与提供保护的信号传输线之间间隔一保 护距离。 当待保护 的信号传输线由于积累的静电荷导致放电端的 电压超出所述第一信号传输线 上传输的电信号所处的电压区间时， 放电端能够通过静电击穿方式形成与提 供保护的信号传输线的电连接，将静电荷释放 到提供保护的第二信号传输线。

也就是说， 本发明实施例的保护有两层含义；

第一， 在正常状态下， 保护待保护的信号传输线的信号不受影响。

第二， 在 ESD发生时， 放电端能够通过静电击穿方式形成与提供保护 的 信号传输线的电连接， 将静电荷释放到提供保护的第二信号传输线， 对待保 护的信号传输线形成保护。

在本发明的具体实施例中， 该静电放电保护电路可以单独) ¾于正性静电 的保护， 也可以单独 于负性静电的保护。 但考虑到一般情况下， 正负静电 的情形都会存在， 因此本发明实施例也可以同时) ¾于正性静电和负性静电的 保护。 下面对同时用于正性静电和负性静电的保护的 一种具体实现方式说明 如下。

在同时用于正性静电和负性静电的保护时， 如图 3和图 4所示， 上述薄 膜晶体管包括第一薄膜晶体管 Ml和第二薄膜晶体管 M2,所述第二信号传输 线包括栅极高电平线 14和栅极低电平线 15。

所述第一薄膜晶体管 Ml 的栅极和漏极与所述第一信号传输线 （数据线 11或者極线 12 )连接， 所述第一薄膜晶体管 Ml的源极的末端与所述栅极高 电平线 14之间间隔第一保护距离。 所述第二薄膜晶体管 M2的栅极和所述櫥极低电平线 15连接，所述第二 薄膜晶体管 M2的源极与所述第一信号传输线（数据线 11或者櫥线 12 )连接， 所述第二薄膜晶体管 M2 的漏极与所述栅极低电平线 15之间间隔第二保护

£巨 。

在上述的结构形式下， 当产生正性静电导致第一薄膜晶体管 Ml 的源极 末端上的电压超出第一信号传输线上传输的电 信号所处电压区间的上限时， 第一薄膜晶体管 Ml导通。 此时第一薄膜晶体管 Ml 的源极末端才能通过静 电击穿方式形成与栅极高电平线 14之间的电连接，将静电释放到 »极高电平 线 14。 而在静电释放后， 第一薄膜晶体管] VH 的源极末端的电压重新回到电 压区间内， 源极末端断开与栅极高电平线 14之间的电连接。

在上述的结构形式下， 当产生负性静电导致第二薄膜晶体管 Μ2 的漏极 末端上的电压低于第一信号传输线上传输的电 信号所处电压区间的下限时， 第二薄膜晶体管 Μ2导通。 此时第二薄膜晶体管 Μ2的漏极末端才能通过静 电击穿方式形成与栅极低电平线 15之间的电连接，将静电释放到 *极高电平 线 14。 而在静电释放后， 第二薄膜晶体管 Μ2的漏极末端的电压重新回到电 压区间内， 漏极末端断开与栅极低电平线 15之间的电连接。 具体的， 如图 4 所示，在本发明实施例中，所述第一薄膜晶体 管 Ml的源极 Mi s的末端 Ml so 与栅极高电平线 14间隔第一保护距离。所述第二薄膜晶体管 M2的漏极 M2d 的末端 M2do与栅极低电平线 15间隔第::：::保护距离。 这样， 在所述第一薄膜 晶体管 Ml的源极与栅极高电平线 14不直接接触且间隔第一保护距离的情况 下， 只有当数据线 1 1或者栅线 12上的超出工作电压范围的正电荷导入将第 一薄膜晶体管 Ml打开时， 第一薄膜晶体管 Mi 的源极 Mi s的末端 Ml so累 积大量正电荷， 与栅极高电平线 14 产生静电击穿。 这样， 第一薄膜晶体管 Ml的源极与栅极高电平线 14导通， ESD保护电路才开始工作， 将数据线 1 1 上或者栅线 12上的正电荷释放到栅极高电平线 14上。

同样的， 在所述第二薄膜晶体管 M2的漏极与栅极低电平线 15间隔第二 保护距离的情况下， 只有当数据线 11或者栅线 12上的超出工作电压范围的 负电荷导入将第二薄膜晶体管 M2打开时， 第二薄膜晶体管 M2的漏极 M2d 的末端 M2do累积大量负电荷， 与極极低电平线 15产生静电击穿。 这样， 第 二薄膜晶体管 M2的漏极与栅极低电平线 15导通, ESD保护电路才开始工作， 将数据线 Π或者栅线 12上的负电荷释放到栅极低电平线 15上。

由此能够避免静电放电保护电路在薄膜晶体管 的阈值电压漂移的情况 下， 与像素电路同时工作， 对数据线 1 1的信号或者 »线 12的信号的产生的 影响， 从而保证了画面显示效果的稳定性。

参看图 5至图 7， 为了便于快速并有效放电， 在上述保护电路中， 所述 薄膜晶体管的第二电极具有一尖端结构。

所述尖端结构为锐角结构或者尾端变细的结构 ， 一种通常的结构即第二 电极的末端呈针状。

具体的， 所述第一薄膜晶体管 Ml 的源极 Mi s的末端 Mlso处呈针状， 和 /或所述第二薄膜晶体管 M2的漏极 MM的末端 M2do处呈针状。

同时， 为了提高放电效率， 在本发明实施例中， 可以在所述第二信号传 输线上设置一缺口。 所述薄膜晶体管的第二电极的末端在所述第二 信号传输 线所在平面的正投影的至少一部分位于所述缺 口内。

参见图 5， 当第二电极的末端 Mlso/M2do在所述第二信号传输线所在平 面的正投影的至少一部分位于所述缺口内时， 此时尖端结构能够向缺口的各 个部分进行放电。 因此提高了放电效率， 加快了放电速度。

具体的， 如图 5所示， 栅极高电平线 14具有一缺口。 所述第一薄膜晶体 管 Mi的源极 Mi s的末端 Mlso呈针状， 该末端 Miso在所述栅极高电平线 14所在平面上的正投影的至少一部分位于栅极� ��电平线 14的缺口内。 所述 缺口优选呈弧形结构 （如半補圆形结构） 或者呈 U型结构。

在上述结构下， 当数据线 1 1或者栅线 12累积大量的正电荷时， 此时， 数据线 11或者 »线 12的电平已不在其工作电压范围内。 所述第一薄膜晶体 管 Mi被反向导通， 第一薄膜晶体管 Ml 的源极 Mi s的末端 Miso通过释放 数据线 11或者 »线 12传导过来的正电荷， 从而与欐极高电平线 14导通。此 时， ESD电路才开始工作。 在数据线 11或者栅线 12的电平在其工作电压范 围内时， ESD电路由于不能形成放电回路而不能工作。 这样就避免了静电放 电保护电路在薄膜晶体管的阈值电压漂移的情 况下， 与像素电路同时工作， 对数据线 11的信号或者栅线 12的信号的产生的影响， 认而保证了画面显示 效果的稳定性。

同样的， 栅极低电平线 15也可以具有一缺口。 所述第一薄膜晶体管 M2 的漏极 M2d的末端 M2do呈针状，该末端 MM)在所述栅极低电平线 15所在 平面上的正投影的至少一部分位于栅极低电平 线 15的缺口内。所述缺口优选 呈半椭圆形结构或者呈 U型结构。 这样， 当数据线 11或者栅线 12累积大量 的负电荷时， 此时， 数据线 11或者栅线 12的电平已不在其工作电压范围内。 所述第二薄膜晶体管 M2被导通， 第二薄膜晶体管 M2 的漏极 M2d的末端 M2do通过静电击穿的方式释放数据线】1或者栅� �� 12传导过来的负电荷，从 而与櫥极低电平线 15导通。 此时， ESD电路才开始工作， 在数据线 1 1或者 櫥线 12的电平在其工作电压范围内时， ESD电路由于不能形成放电回路而不 能工作。这样避免静电放电保护电路在薄膜晶 体管的阈值电压漂移的情况下， 与像素电路同时工作，对数据线 1 1的信号或者栅线 12的信号的产生的影响， 从而保证了画面显示效果的稳定性。

当然， 在本发明实施例中， 第二电极的末端与第二信号传输线也可以是 如下的其它相对位置关系。

如图 6所示， 所述薄膜晶体管的第二电极的末端在所述第::� ��::信号传输线 所在平面上的正投影的至少一部分位于所述第 二信号传输线所在区域内部。

具体的， 第一薄膜晶体管 Ml的源极 Mis的末端 Mlso呈针状， 该末端 Ml so在栅极高电平线 14所在平面的正投影的至少一部分位于所述栅� ��高电 平线 14所在区域内部。当数据线 11或者栅线 12上超出工作电压范围的正电 荷导入将第一薄膜晶体管 Ml打开时， 第一薄膜晶体管 Ml的源极 Mis的末 端 Miso累积大量正电荷， 同样与栅极高电平线 14产生静电击穿， 并且两者 形成电连接。此时，第一薄膜晶体管 Ml的源极 Mi s与欐极高电平线 14导通， ESD保护电路才开始工作， 将数据线 11 或者欐线 12上的正电荷释放到栅极 高电平线 14 上。 当数据线 11或者欐线 12的电平在其工作电压范围内时， ESD电路由于不能形成放电回路而不能工作。 由此能够减轻静电放电保护电 路在薄膜晶体管的阈值电压漂移的情况下， 与像素电路同时工作， 对数据线 的信号或者極线上的信号产生的影响， 从而提高了画面显示效果的稳定性。

同样的， 第二薄膜晶体管 M2的漏极 M2d的末端 M2do呈针状， 该末端 M2do在栅极低电平线 15所在平面的正投影的至少一部分位于所述栅� ��低电 平线 15所在区域内部。当数据线 1】或者櫥线 12上超出工作电压范園的负电 荷导入将第二薄膜晶体管 Μ2打开时， 第二薄膜晶体管 Μ2的漏极 M2d的末 端 M2do累积大量负电荷， 同样与栅极高低平线 15产生静电击穿， 并且两者 形成电连接。 此时， 第二薄膜晶体管 M2的漏极 M2d与栅极低电平线 15导 通， ESD保护电路才开始工作， 将数据线 11或者栅线 12上的负电荷释放到 »极高电平线 14 上。 当数据线 1 1或者櫥线 12的电平在其工作电压范围内 时， ESD电路由于不能形成放电回路而不能工作。 由此能够减轻静电放电保 护电路在薄膜晶体管的阈值电压漂移的情况下 ， 与像素电路同时工作， 对数 据线上的信号或者栅线上的信号产生影响， 丛而提高了画面显示效果的稳定 性。

如图 7所示， 在另一实施例中， 可选的， 所述薄膜晶体管的第二电极的 末端在所述第二信号传输线所在平面的正投影 位于所述第二信号传输线所在 区域外部。

具体的， 第一薄膜晶体管 Ml的源极 Mis的末端 Mlso呈针状， 该末端 Miso在栅极高电平线 14所在平面的正投影位于所述栅极高电平线 14所在区 域外部。 当数据线 1 1或者栅线 12上超出工作电压范围的正电荷导入将第一 薄膜晶体管 Ml打开时， 第一薄膜晶体管 Mi的源极 Mi s的末端 Ml so累积 大量正电荷， 同样与栅极高电平线 14产生静电击穿， 并且两者形成电连接。 此时， 第一薄膜晶体管 Mi的源极 Mi s与栅极高电平线 14导通， ESD保护 电路才开始工作， 将数据线 11 上的正电荷释放到栅极高电平线 14 上。 当数 据线 U或者栅线 12的电平在其工作电压范围内时， ESD电路由于不能形成 放电回路而不能工作。 由此能够减轻静电放电保护电路在薄膜晶体管 的阛值 电压漂移的情况下， 与像素电路同时工作， 对数据线上的信号或者栅线上的 信号产生的影响， 从而提高了画面显示效果的稳定性。

同样的， 第二薄膜晶体管 M2的漏极 M2d的末端 M2do呈针状， 该末端 M2do在極极低电平线 15所在平面的正投影位于所述櫥极低电平线 15所在区 域外部。 当数据线 11或者極线 12上超出工作电压范围的负电荷导入将第二 薄膜晶体管 M2打开时， 第二薄膜晶体管 M2的漏极 M2d的末端 M2do累积 大量负电荷， 同样与櫥极高低平线 15产生静电击穿， 并且两者形成电连接。 此时， 第二薄膜晶体管 M2的漏极 MM与栅极低电平线 15导通， ESD保护 电路才开始工作， 将数据线 11或者櫥线 12上的负电荷释放到栅极高电平线 14 上。当数据线】1或者栅线 12的电平在其工作电压范園内时， ESD电路由 于不能形成放电回路而不能工作。 由此能够减轻静电放电保护电路在薄膜晶 体管的阈值电压漂移的情况下， 与像素电路同时工作， 对数据线上的信号或 者栅线上的信号产生的影响， 从而提高了画面显示效果的稳定性。

通过上述的说明， 本领域技术人员可以理解第二信号传输线和薄 膜晶体 管的第二电极之间可以以各种结构进行配合， 如图 5 7所示。

当存在两个晶体管时， 两个晶体管各自的第二电极和各自对应的第二 信 号传输线之间的结构形式可以相同。 例如， 都采用图 5、 图 6或图 7所示的 结构。 但应当理解的是， 两个晶体管各自的第二电极和各自对应的第二 信号 传输线之间的结构形式也可以不同。 例如， 第一个晶体管采用图 5所示的结 构， 而第二个晶体管采用图 6或图 7所示的结构。 在此不一一列举。

本发明一实施例还提供一种显示装置， 包括前述任一实施例所述的静电 放电保护电路。

该静电放电保护电路用于正负静电的同时保护 时， 包括第一薄膜晶体管 Ml和第二薄膜晶体管 M2， 所述第二信号传输线包括栅极高电平线 14和栅 极低电平线 15。

所述第一薄膜晶体管 Mi 的欐极和漏极与所述第一信号传输线 （数据线 11或者栅线 12 )连接， 所述第一薄膜晶体管 Mi的源极的末端与所述欐极高 电平线 14之间间隔第一保护距离。

所述第二薄膜晶体管 M2的栅极和所述栅极低电平线 15连接，所述第::：:: 薄膜晶体管 M2的源极与所述第一信号传输线（数据线 U或者栅线 12)连接， 所述第二薄膜晶体管 M2 的漏极与所述栅极低电平线 15之间间隔第二保护 距离。

这样， 在所述第一薄膜晶体管 Ml的源极与極极高电平线 14不直接接触 且具有第一保护距离的情况下， 只有当超出工作电压范围的正电荷导入将第 一薄膜晶体管 Ml打开 i吋， 第一薄膜晶体管 Ml 的源极的末端累积大量正电 荷， 与栅极高电平线产生静电击穿， 第一薄膜晶体管 Ml 的源极与栅极高电 平线 14导通。 此时， ESD保护电路才开始工作， 将数据线线 11或者栅线 12 上的正电荷释放到栅极高电平线】4 上。 当数据线 11或者栅线 12的电平在 其工作电压范围内时， 由于第一保护距离的存在， ESD电路不能形成放电回 路而不能工作。 同理， 在所述第二薄膜晶体管 M2的漏极与栅极低电平线 15 不直接接触且具有一保护距离的情况下， 只有当超出工作电压范围负电荷导 入将第二薄膜晶体管 M2打开时， 第二薄膜晶体管 M2的漏极的末端累积大 量负电荷， 与櫥极低电平线 15产生静电击穿， 第二薄膜晶体管 M2的漏极与 »极低电平线 15导通。 此时， ESD保护电路才开始工作， 将数据线 11或者 櫥线 12上的负电荷释放到栅极低电平线 15 上。 当数据线 1】或者栅线 12的 电平在其工作电压范围内时， 由于第一保护距离的存在， ESD电路不能形成 放电回路而不能工作。 由此能够避免静电放电保护电路在薄膜晶体管 的阈值 电压漂移的情况下， 与像素电路同时工作， 对数据线上的信号或者栅线上的 信号产生的影响， 从而保证了画面显示效果的稳定性。 本发明实施例所述显 示装置可以例如是手机、 平板电脑、 电视机、 显示器、 笔记本电脑、 数码相 框、 导航仪等任何具有显示功能的产品或部件。

本发明一实施例还提供一种电子产品， 包括前述任一实施例所述的显示 装置。

本发明另一实施例还提供了一种静电放电保护 电路的制造方法， ）¾于制 造如上述任一实施例提供的静电放电保护电路 。

例如， 该制造方法包括如下步骤：

设置所述薄膜晶体管的第一电极与待保护的第 一信号传输线电连接； 以 及

设置所述薄膜晶体管的第二电极的末端与提供 保护的第二信号传输线之 间间隔一保护距离。

其中， 所述第一电极为所述薄膜晶体管的源极和漏极 中的一个， 所述第 二电极为所述薄膜晶体管的源极和漏极中的另 一个。

另外， 关于保护距离的设置， 在上述实施例中已经详细说明， 在此不再 赘述。 总体上， 所述保护距离使得 于第一信号传输线上积累静电荷导致所 述第二电极上的电压超出所述第一信号传输线 上传输的电信号所处的电压区 间时， 所述第二电极能够通过静电击穿方式形成与所 述第二信号传输线的电 连接， 从而通过处于导通状态的薄膜晶体管将所述第 一信号传输线上的静电 荷释放到所述第二信号传输线。

以上所述是本发明的优选实施方式， 应当指出， 对于本技术领域的普通 技术人员来说， 在不脱离本发明所述原理的前提下， 还可以作出若干改进和 润饰， 这些改进和润饰也应视为本发明的保护范围。