Domaine

La présente demande concerne les puces électroniques, et en particulier des puces électroniques sécurisées contre des attaques de pirates.

Exposé de 1 ' art antérieur

Des puces électroniques contenant des informations confidentielles, telles que des données de cartes bancaires, sont susceptibles de subir des attaques de pirates visant à déterminer le fonctionnement de la puce et à en extraire les informations confidentielles. Pour réaliser de telles attaques, le pirate dispose de plusieurs méthodes.

Dans un type d'attaque dit attaque par injection de fautes, le pirate balaye la surface de la puce en fonctionnement avec un faisceau laser qui perturbe l'activité de la puce. L'observation des conséquences de ces perturbations, appelées fautes, permet au pirate de mener à bien son attaque. Pour perturber le fonctionnement de la puce, le pirate peut aussi réaliser des contacts sur la puce et y appliquer des potentiels. Le pirate peut aussi disposer une bobine près de la surface de la puce afin d'émettre des perturbations électromagnétiques.

Dans un autre type d'attaque dit par faisceau ionique focalisé (de l'anglais "focused ion beam") le pirate peut graver une partie de la face arrière d'une puce électronique. A partir de la partie gravée, le pirate peut utiliser un faisceau ionique pour graver des cavités de quelques micromètres de diamètre jusqu'à des éléments de circuits situés en face avant. Ces éléments peuvent être des composants tels que des transistors, des diodes, ou des pistes conductrices reliant ces composants. Après avoir créé des contacts électriques par ces cavités, le pirate fait fonctionner la puce pour mener à bien son attaque.

Il est souhaitable de disposer de puces électroniques protégées contre ces types d'attaques, les dispositifs connus présentant divers inconvénients et difficultés de mise en oeuvre .

Résumé

Ainsi, un mode de réalisation prévoit une puce électronique comprenant une pluralité de barres dopées enterrées et comprenant un circuit de détection d'une anomalie d'une caractéristique électrique des barres.

Selon un mode de réalisation, les barres sont d'un premier type de conductivité et sont enterrées dans un substrat d'un deuxième type de conductivité sous le niveau inférieur de caissons du premier type de conductivité, des éléments de circuits électroniques étant formés dans et sur le substrat et dans et sur les caissons.

Selon un mode de réalisation, chaque extrémité de chaque barre enterrée est munie d'un contact.

Selon un mode de réalisation, les barres sont enterrées sous une région surdopée du type de conductivité opposé au type de conductivité des barres .

Selon un mode de réalisation, les barres enterrées sont connectées en série entre des premier et deuxième noeuds, la puce comprenant en outre un circuit de détection d'une discontinuité électrique entre les premier et deuxième noeuds.

Selon un mode de réalisation, le circuit de détection d'une discontinuité est adapté à appliquer un signal sur le premier noeud et à détecter l'absence d'une transmission du signal sur le deuxième noeud.

Selon un mode de réalisation, la puce comprend un circuit de détection d'une injection de porteurs adapté à polariser les barres enterrées connectées entre elles et à détecter une anomalie du courant de polarisation des barres enterrées .

Selon un mode de réalisation, la puce comprend un élément résistif parcouru par le courant de polarisation et un circuit de détection d'une tension aux bornes de l'élément résistif.

Selon un mode de réalisation, la puce comprend un circuit de détection d'une anomalie de valeur de résistance entre deux contacts d'extrémité de chaque barre enterrée.

Selon un mode de réalisation, chacune des barres enterrées a un contact couplé à une source de courant, un potentiel de référence étant appliqué à un autre contact de la barre, la puce comprenant en outre pour chacune des barres un circuit de détection d'une anomalie de la tension entre les contacts de la barre.

Selon un mode de réalisation, ledit circuit de détection comprend un circuit de détection de discontinuité, un circuit de détection d'injection de porteurs, et un circuit de détection de variation de résistance.

Un autre mode de réalisation prévoit un procédé de réalisation d'une puce électronique protégée contre des attaques, comprenant les étapes suivantes : a) former des barres enterrées d'un premier type de conductivité dans un substrat d'un deuxième type de conductivité ; b) former des caissons du premier type de conductivité dans la partie supérieure du substrat, les barres enterrées étant sous le niveau inférieur des caissons ; et c) former, dans et sur le substrat et dans et sur les caissons, des éléments de circuits électroniques et un circuit de détection d'une anomalie d'une caractéristique électrique des barres enterrées. Selon un mode de réalisation, l'étape a) comprend une implantation de bore à une dose comprise entre 1,5*1012 et 2,5*1012 ions/cm^ avec une énergie supérieure à 3500 keV.

Selon un mode de réalisation, le procédé comprend en outre une étape al) de formation, au-dessus du niveau des barres enterrées, d'une région surdopée du deuxième type de conduc- tivité .

Brève description des dessins

Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :

la figure 1 est une vue en perspective partielle et schématique d'un mode de réalisation d'une puce électronique protégée contre des attaques ;

les figures 2 et 3 détaillent des exemples de circuits de détection couplés à des barres enterrées ;

la figure 4 détaille un circuit de détection connecté à une barre enterrée ; et

la figure 5 représente schématiquement une puce combinant les circuits de détection décrits en relation avec les figures 2, 3 et 4.

Description détaillée

De mêmes éléments ont été désignés par de mêmes références dans les différentes figures et, de plus, les diverses figures ne sont pas tracées à l'échelle. Par souci de clarté, seuls les éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, des éléments de circuits électroniques, tels que des transistors, des diodes et des interconnexions, disposés en face supérieure ou avant d'une puce, ne sont pas représentés.

Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., il est fait référence à l'orientation de l'élément concerné dans la figure 1. Dans la présente description, le terme "connecté" désigne une connexion électrique directe entre deux éléments, tandis que le terme "couplé" désigne une connexion électrique entre deux éléments qui peut être directe ou par 1 ' intermédiaire d'un ou de plusieurs composants passifs ou actifs, comme des résistances, des condensateurs, des inductances, des diodes, des transistors, etc . .

La figure 1 est une vue en perspective partielle et schématique d'un mode de réalisation d'une puce électronique protégée contre des attaques.

La puce comprend un substrat 3 semiconducteur dopé de type P incluant des parties dopées de type N. Les autres éléments de la puce ne sont pas représentés en figure 1. Des caissons 5 dopés de type N sont situés dans la partie supérieure du substrat 3. Dans l'exemple représenté, les caissons 5 forment des bandes parallèles séparées par des portions 7 dopées de type P. Le substrat 3 est connecté à une masse GND dont le potentiel sert de référence. Des éléments non représentés de circuits électroniques de la puce, tels que des transistors inter- connectés par des pistes conductrices, sont formés dans et sur les caissons 5 et les portions 7. Les circuits sont par exemple des circuits logiques qui contiennent des informations confidentielles convoitées par un pirate.

La puce comprend des barres 9 dopées de type N, enterrées dans le substrat 3, parallèles et disposées à intervalles réguliers en dessous du niveau inférieur des caissons 5. Les barres sont séparées des caissons 5 par des parties 10 du substrat. Chaque barre enterrée 9 se trouve ainsi séparée des autres barres 9 et des caissons 5 par des parties dopées de type P. Chacune des deux extrémités de chaque barre 9 est surmontée d'une zone de contact 11 dopée de type N qui relie la barre à la surface supérieure du substrat. Chaque zone de contact 11 est munie d'un contact 13.

A titre d'exemple, les barres enterrées 9 sont disposées entre deux niveaux situés à des profondeurs comprises entre 1 et 5 ym sous la surface supérieure. Les barres 9 peuvent être orientées selon une direction perpendiculaire à la direction des bandes formées par les caissons ou peuvent être orientées dans une autre direction. A titre d'exemple, les barres 9 ont une dimension horizontale perpendiculaire à leur orientation, ou largeur, comprise entre 1 et 5 ym. La largeur de l'espace entre les barres 9 peut être comprise entre 1 et 5 ym.

A titre d'exemple, les barres enterrées 9 peuvent être formées par implantation ionique avant réalisation des zones de contact 11 et des caissons 5. A titre d'exemple, les barres enterrées 9 sont obtenues par implantation de bore à une dose comprise entre 1,5*1θ12 et 2,5*1θ12 ions/cm^ avec une énergie supérieure à 3500 keV. Dans une variante, l'ensemble des parties 10 peut être la cible d'un dopage de type P additionnel destiné à y créer des régions enterrées sur-dopées de type P. Le sur ^¬ dopage des parties 10 permet d'assurer avec plus de sécurité que les barres 9 sont séparées des caissons 5 par des régions dopées de type P. Le dopage additionnel peut être obtenu par implantation ionique de phosphore à une dose comprise entre 1,5*1θ12 et 2,5*1θ12 ions/cm^ et avec une énergie comprise entre 4500 et 5500 keV.

Les caissons enterrés peuvent être connectés à différents circuits de détection inclus dans la puce. Ces circuits de détection sont détaillés dans les figures suivantes.

La figure 2 détaille un exemple de circuit de détection de discontinuité 17 couplé aux barres enterrées 9. Les barres enterrées 9 sont représentées en vue de dessus munies des zones de contact 11 et des contacts 13. Les barres enterrées 9 sont connectées en série entre des contacts 13A et 13B par des liaisons 15 disposées entre des contacts 13 de barres 9 voisines .

Le circuit de détection 17 comprend une bascule 20 dont l'entrée d'horloge CLK est couplée au contact 13A. Un potentiel positif VDD est appliqué sur l'entrée de données D de la bascule 20. La sortie Q de la bascule 20 est couplée à une entrée d'un circuit de traitement (PROC) 22. Un circuit de génération d'impulsions (PULSE) 24 a une sortie 26 couplée au contact 13B. Les circuits 22 et 24 sont activés par un signal TESTl .

Le signal TESTl est activé pendant une phase de test.

La phase de test a lieu par exemple pendant une phase de démarrage de la puce.

Avant la phase de test, la sortie de la bascule 20 et la sortie du circuit de génération d'impulsions 24 sont à un niveau bas. Lors de la phase de test, le circuit de génération d'impulsions 24 applique momentanément un niveau haut de potentiel sur le contact 13A. A la fin de la phase de test, le circuit de traitement 22 active un signal d'alerte Al si le potentiel à la sortie de la bascule 20 est toujours au niveau bas.

En l'absence d'attaque, le niveau haut de potentiel appliqué momentanément sur le contact 13A constitue un signal d'impulsion qui se retrouve sur l'entrée d'horloge de la bascule. Le potentiel à la sortie de la bascule passe à un niveau haut et reste à ce niveau dans la suite de la phase de test. Aucun signal Al n'est donc émis lors de la phase de test. En dehors de la phase de test, le circuit de traitement 22 est désactivé et aucun signal Al n'est émis.

Lors d'une tentative d'attaque par faisceau ionique focalisé, le pirate réalise une ouverture 28 de quelques micromètres de largeur pour accéder à des éléments des circuits de la puce situés du côté de la face avant. Les largeurs des barres 9 et des espaces entre les barres 9 sont inférieures à la largeur de l'ouverture 28, et ainsi l'ouverture 28 interrompt l'une au moins des barres enterrées 9 et y crée une discontinuité. Pour finaliser son attaque, le pirate fait fonctionner la puce. Lors du démarrage de la puce, le signal TESTl est activé. Cependant, le signal d'impulsion n'est pas transmis jusqu'à l'entrée négative, ce qui provoque l'émission d'un signal Al. Le circuit de détection 17 détecte ainsi une discontinuité électrique dans les barres 9 connectées en série.

Le signal Al est utilisé par la puce pour prendre des contre-mesures comme suspendre ou stopper son activité ou détruire des informations confidentielles qu'elle contient. La puce est donc protégée contre des attaques par faisceau ionique focalisé .

La figure 3 détaille un exemple de circuit de détection d'injection de porteurs de charge 32 couplé à des barres enterrées 9 représentées en vue de dessus. Les barres enterrées 9 sont connectées en série par des liaisons 15 entre des contacts 13A et 13B. Le contact 13B n'est pas connecté.

Le circuit de détection 32 comprend :

- un interrupteur 34 couplant le contact 13A avec un noeud 36 et commandé par un signal TEST2 ;

- une résistance 35 située entre le noeud 36 et un noeud 38 sur lequel un potentiel VDD est appliqué ;

- un comparateur 42 dont l'entrée positive est couplée au noeud 36 et l'entrée négative est couplée au noeud 38 ;

- un comparateur 44 dont l'entrée positive est couplée au noeud 38 et l'entrée négative est couplée au noeud 36 ; et

- une porte OU 46 dont les entrées sont couplées aux sorties des comparateurs 42 et 44 et dont la sortie fournit un signal d'alerte A2,

les comparateurs 42 et 44 étant alimentés entre le potentiel VDD et la masse.

Lors du fonctionnement de la puce, le signal TEST2 est activé. L'interrupteur 34 est passant, et les barres enterrées 9 se trouvent polarisées au potentiel VDD par 1 ' intermédiaire de la résistance 35. Le substrat 3 étant relié à la masse, les jonctions P-N entre les barres 9 et le substrat sont bloquées. De ce fait, aucun courant circulant vers ou depuis les barres, ou courant de polarisation, ne s'écoule dans la résistance 35. Chacun des comparateurs 42 et 44 est prévu pour que sa sortie ne soit pas activée lorsque ses entrées sont au même potentiel, et aucun signal A2 n'est produit.

Lors d'une attaque par injection de fautes au moyen d'un laser, le faisceau laser provoque une photoinjection de porteurs dans une partie éclairée de jonction P-N entre les barres 9 et le substrat 3. Un courant de polarisation parcourt alors la résistance 35 et provoque l'émission du signal d'alerte A2. Le signal d'alerte A2 peut être utilisé pour stopper la puce ou détruire des informations confidentielles.

Le fonctionnement du circuit de détection d'injection de porteurs 32 est identique pour protéger la puce contre l'injection de fautes par un pirate qui applique des potentiels sur des contacts ajoutés sur la puce ou qui provoque des perturbations électromagnétiques au moyen d'une bobine. Les comparateurs 42 et 44 détectent une tension aux bornes de la résistance 35. Lorsqu'une faute produit un courant de polarisation issu des barres 9, le comparateur 42 est l'origine d'un signal A2. Lorsqu'un courant de polarisation causé par une faute s'écoule vers les barres 9, le comparateur 44 détecte ce courant et un signal A2 apparaît.

Ainsi, la puce est avantageusement protégée contre tout type d'attaque par injection de fautes réalisée par l'injection de porteurs de charge.

La figure 4 représente une barre enterrée 9 connectée à un circuit de détection de variation de résistance 50. La puce peut comprendre un circuit de détection pour chaque barre enterrée. Les extrémités de la barre 9 sont munies de contacts 13C et 13D. Le circuit de détection 50 comprend :

- un interrupteur 52 couplant le contact 13C à la masse GND ; - un interrupteur 54 couplant le contact 13D à un noeud 56 ;

- une source de courant 58 entre un noeud 60 d'application d'un potentiel VDD et le noeud 56 ; et

- un comparateur 62 dont l'entrée positive est couplée au noeud 56 et dont l'entrée négative est un noeud d'application d'un potentiel de seuil . La source de courant 58 et les interrupteurs 52 et 54 sont commandés par un signal TEST3.

La sortie du comparateur 62 correspond à un signal d'alerte A3. Le comparateur 62 détecte une anomalie de la tension entre les contacts d'extrémité de la barre.

Une phase de test est prévue au cours du démarrage de la puce. Au cours de la phase de test, chaque signal TEST3 est activé successivement. Lorsque le signal TEST3 d'un circuit de détection est activé, un courant est injecté par la source de courant 58 dans la barre enterrée 9 connectée au circuit.

En l'absence d'attaque, la résistance de la barre enterrée 9 est telle que la chute de tension entre les contacts 13C et 13D reste inférieure au seuil . Aucun signal n'est émis .

En cas de tentative d'attaque par faisceau ionique focalisé, le pirate vient creuser une ouverture 64 de quelques micromètres de largeur qui endommage une barre enterrée 9. La résistance de la barre est augmentée. Lorsque le signal TEST3 correspondant est activé, cette variation de résistance provoque dans la barre 9 une chute de tension supérieure au seuil V^. Un signal A3 est émis et déclenche l'application de contre-mesures qui stoppent la tentative d'attaque.

Un pirate tentant d'attaquer la puce peut éventuel ^¬ lement détecter la présence des barres enterrées 9. Le pirate peut alors court-circuiter les barres 9 afin d'en préserver la continuité électrique. Dans ce cas, la détection d'une discontinuité électrique de l'ensemble des barres 9, telle que la détection par le circuit de détection 17 de la figure 2, ne serait pas suffisante pour contrer l'attaque. La détection d'une anomalie d'une caractéristique électrique, telle que la variation d'une résistance, d'une seule des barres enterrées 9 permet de détecter efficacement les tentatives d'attaque par faisceau ionique focalisé quand bien même le pirate tenterait de préserver la continuité électrique des barres. La figure 5 représente des barres enterrées 9 connectées à une combinaison des circuits de détection de discontinuité, d'injection de porteurs et de variation de valeur de résistance décrits précédemment.

Chaque barre enterrée 9 a ses extrémités couplées à un circuit de détection 50 (DET3) d'une variation de la résistance de la barre. Les barres enterrées 9 peuvent être connectées en série entre un contact 13A et un contact 13B par un ensemble d'interrupteurs 72. Le contact 13A est couplé à un circuit de détection 32 (DET2) d'une anomalie du courant de polarisation des barres 9. Un interrupteur 74 couple le contact 13B à un circuit de détection 17 (DET1) d'une discontinuité électrique des barres 9 entre les contacts 13A et 13B.

Lors du démarrage de la puce, à une première étape, les interrupteurs 72 sont rendus passants et le signal TESTl est activé. A une deuxième étape, les interrupteurs 72 sont ouverts pour isoler chaque barre 9 et les signaux TEST3 sont activés successivement. Lors du fonctionnement de la puce, les interrupteurs 72 sont rendus passants et le signal de test TEST2 est activé pour protéger la puce.

Lors d'une tentative d'attaque, le pirate modifie une caractéristique électrique de l'ensemble des barres ou de l'une des barres, cette caractéristique étant une continuité électrique, un courant de polarisation ou la valeur d'une résistance. En détectant une anomalie de cette caractéristique électrique, un circuit de détection émet un signal d'alerte afin de contrer la tentative d'attaque.

La puce est ainsi avantageusement protégée contre tous les types d'attaques par injection de fautes et contre les attaques par faisceau ionique focalisé.

Les éléments dédiés à la sécurité de la puce occupent la surface de deux circuits de détection 17 et 32 pour l'ensemble de la puce et d'un circuit 50 de structure très simple pour chacune des barres. Ainsi la partie de la surface de la puce dédiée à la sécurité est avantageusement réduite, et peut représenter moins de 1 % de la surface de la puce.

Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, dans les modes de réalisation décrits, des circuits de détection détectent des anomalies d'une continuité électrique, d'un courant de polarisation et d'une résistance électrique. Dans d'autres modes de réalisation, des puces peuvent être équipées de circuits de détection d'anomalies d'autres caractéristiques électriques des barres enterrées, susceptibles d'être modifiées lors de tentatives d'attaques.

En outre, bien que, dans les modes de réalisation décrits, un substrat dopé de type P contienne des barres enterrées 9 dopées de type N situées au-dessous des caissons, il est possible d'inverser les types de conductivité . L'essentiel est que chaque barre enterrée soit séparée des autres barres et des caissons par des régions d'un type de conductivité opposé à celui des barres.

Bien que, dans le mode de réalisation décrit en relation avec la figure 3, le circuit 32 détecte une anomalie du courant de polarisation de barres enterrées connectées en série, il est possible à titre de variante de connecter ensemble les barres enterrées de n'importe quelle autre manière, par exemple en parallèle.

De plus, bien que, dans le mode de réalisation décrit en relation avec la figure 4, chaque barre enterrée 9 soit connectée à un circuit de détection 50 dédié, des variantes sont possibles dans lesquelles un circuit de détection commun est couplé successivement à plusieurs barres enterrées, ou bien dans lesquelles un circuit de détection détecte une anomalie de la résistance de plusieurs barres connectées en série. En outre, dans ce mode de réalisation, une anomalie de résistance est détectée par un circuit de détection 50 quand la résistance d'une barre enterrée 9 est supérieure à un seuil. Dans une variante, une anomalie de résistance est détectée par un circuit commun à deux barres enterrées quand la différence entre les résistances des deux barres est supérieure à un seuil.

En outre, bien que, dans les modes de réalisation présentés, des circuits de détection particuliers aient été décrits, d'autres circuits adaptés à détecter une anomalie d'une résistance, une discontinuité électrique ou une anomalie d'un courant de polarisation peuvent être mis en oeuvre.

De plus, dans des modes de réalisation, les barres enterrées sont connectées en série par des liaisons. A titre de variante, on peut remplacer ces liaisons par des portions dopées du même type que les barres enterrées, ces portions pouvant être enterrées et formées en même temps que les barres enterrées .

Divers modes de réalisation avec diverses variantes ont été décrits ci-dessus. On notera que l'homme de l'art pourra combiner divers éléments de ces divers modes de réalisation et variantes sans faire preuve d'activité inventive. En particulier, bien qu'un mode de réalisation comprenant trois types de circuits de détection ait été décrit en relation avec la figure 5, d'autres modes de réalisation sont possibles dans lesquels seulement un ou deux des trois types de circuits sont mis en oeuvre.