TRAPP, René (Eckstrasse 10, Föckelberg, 66887, DE)
OEHLER, Peter (Oskar-von-Miller-Str. 44, Frankfurt, 60314, DE)
MICHEL, Frank (Speierlingsweg 2c, Rosbach V.d. Höhe, 61191, DE)
TRAPP, René (Eckstrasse 10, Föckelberg, 66887, DE)
OEHLER, Peter (Oskar-von-Miller-Str. 44, Frankfurt, 60314, DE)
Patentansprüche
1. Elektronische Schaltung zur Korrektur zumindest eines digitalen Messsignals (σδ n , σδ1, σδ2) , welche zumindest einen Messkanal mit einem Sigma-Delta-Modulator, der ein analoges Messsignal in ein digitales Messsignal in Form einer binären Wertefolge umwandelt, und eine Korrekturschaltung (1) aufweist, welche das digitale Messsignal (σδ n , σδ1 , σδ2 ) in Abhängigkeit wenigstens eines Korrekturdatums (trim) korrigiert, dadurch gekennzeichnet, dass die Korrekturschaltung (1) mindestens ein Addierelement
(2) und wenigstens einen Multiplexer (3) umfasst, wobei das digitale Messsignal korrigiert wird, indem das Korrekturdatum (trim) mittels des Multiplexers (3, 6) und des Addierelements (2,11,13) in Abhängigkeit des digitalen Messsignals (σδ n , σδ1, σδ2) gewichtet wird.
2. Elektronische Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass das Korrekturdatum (trim) ein Korrekturfaktor ist.
3. Elektronische Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass diese Teil eines elektronischen Reglers für Kraftfahrzeugregelungssysteme ist und der Sigma-Delta-Modulator ein analoges Messsignal eines Laststroms, welcher durch eine im Wesentlichen induktive Last einer Ventilansteuerungsschaltung fließt, in ein digitales Messsignal umwandelt, wobei die Ventilansteuerungsschaltung diesen Laststrom mittels einer Puls- Weiten-Modulation regelt und wobei das analoge Messsig- nal direkt oder indirekt durch zumindest einen Sense-FET bereitgestellt wird.
4. Elektronische Schaltung nach mindestens einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Korrekturdatum (trim) und ein binäres Null-Wort (null) an den Eingängen des Multiplexers (3,6) anliegen und das digitale Messsignal (σδ n , σδ1, σδ2) den Selekteingang des Multiplexers (3, 6) ansteuert, wobei der Ausgang des Multiplexers mit einem ersten Eingang (21) des Addierelements (2) direkt oder indirekt verbunden ist und die Korrekturschaltung (1) zusätzlich ein erstes Register
(4) aufweist, dessen Eingang mit dem Ausgang des Addierelements (2) und dessen Ausgang mit einem zweiten Eingang (22) des Addierelements (2) verbunden ist.
5. Elektronische Schaltung nach Anspruch 4, dadurch gekennzeichnet, dass das digitale Messsignale in digitale Teil-Messsignale (σδ n , σδ1, σδ2) unterteilbar ist, welche jeweils eine binäre Wertefolge definierter Länge umfassen, und die Anzahl der Takte (n,2n), in welchen die Korrekturschaltung das jeweilige digitale Teil- Messsignals korrigiert, der Anzahl (t) der binären Stellen des Korrekturdatums (trim) entspricht.
6. Elektronische Schaltung nach Anspruch 5, dadurch gekennzeichnet, dass das jeweilig korrigierte digitale Teil- Messsignal, welches am Ende eines jeweiligen Korrekturzyklus im ersten Register (4) gespeichert ist, in einem zweitem Register (5) gespeichert wird und der Speicher- inhalt des ersten Registers (4) im Wesentlichen gleichzeitig zur Durchführung eines neuen, nachfolgenden Korrekturzyklus mittels eines Rücksetzeingangs (41) zurückgesetzt und/oder gelöscht wird, der in Abhängigkeit des Anlegens eines neuen, nachfolgenden digitalen Teil- Messsignals (σδ n , σδ1, σδ2) an den Selekteingang des Multi- plexers (3, 6) , angesteuert wird.
7. Elektronische Schaltung nach mindestens einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass diese zwei Messkanäle aufweist, deren digitale Messsignale, welche jeweils digitale Teil-Messsignale (σδ n , σδ1, σδ2) in Form binärer Wertefolgen definierter Länge umfassen, an die Korrekturschaltung (1) übertragen werden, welche einen ersten (3), einen zweiten (6) und einen dritten (7), gemeinsamen Multiplexer sowie zumindest ein Addierelement
(2) und ein erstes Register (4) umfasst, wobei das jeweilige digitale Teil-Messsignal (∑δl) des ersten Kanals den Selekteingang des ersten Multiplexers (3) und das jeweilige digitale Teil-Messsignal (σδ2) des zweiten Kanals den Selekteingang des zweiten Multiplexers (6) ansteuert, an deren Eingängen jeweils das Korrekturdatum
(trim) und ein binäres Null-Wort (null) anliegen, wobei die Ausgänge des ersten (3) und des zweiten (6) Multiplexers an den Eingängen des dritten Multiplexers (7) anliegen, dessen Selekteingang von einem Phasensignal
(71) angesteuert wird und dessen Ausgang mit dem ersten Eingang (21) des Addierelements (2) verbunden ist, wobei der zweite Eingang (22) des Addierelements (2) mit dem Ausgang des ersten Registers (4) verbunden ist und der Ausgang des Addierelements (2) mit dem Eingang des ersten Registers (4) .
Elektronische Schaltung nach Anspruch 3 und 7, dadurch gekennzeichnet, dass der erste Messkanal einem Einschaltpfad und der zweite Messkanal einem Rezirkulati- onspfad der oder einer der Puls-Weiten-Modulations- Ventilansteuerungsschaltung/en zugeordnet ist und der zeitliche Verlauf des Phasensignals (71) vom zeitlichen Verlauf der Puls-Weiten-Modulation abhängig ist, wobei der dritte, gemeinsame Multiplexer (7) insbesondere im Wesentlichen abwechselnd angesteuert wird und eine Korrektur der digitalen Messsignale beider Messkanäle ermöglicht .
9. Elektronische Schaltung nach Anspruch 8, dadurch gekennzeichnet, dass die Korrekturschaltung (1) zusätzlich jeweils ein dem Ausgang des ersten Multiplexers (3) und dem Ausgang des zweiten Multiplexers (6) nachgeschaltetes Addierelement (11,13) und Register (12,14) zur zusätzlichen separaten Korrektur der digitalen Messsignale des ersten und des zweiten Messkanals aufweist.
10. Verwendung der elektronischen Schaltung gemäß mindestens einem der Ansprüche 1 bis 9 in einem Kraftfahrzeugbremssystem. |
Elektronische Schaltung zur Korrektur zumindest eines digitalen Messsignals
Die Erfindung betrifft eine elektronische Schaltung gemäß Oberbegriff von Anspruch 1 sowie die Verwendung der elektronischen Schaltung in einem Kraftfahrzeugbremssystem.
Druckschrift WO 2007/080163 A2 schlägt einen elektronischen Regler für Kraftfahrzeugregelungssysteme vor, der in einer PWM-Ventilansteuerungsschaltung den Strom jeweils im Einschalt- und Rezirkulationspfad mittels eines Sense-FETs und eines Sigma-Delta-Modulators misst, wobei das digitale Ausgangsignal der Sigma-Delta-Modulatoren jeweils mit einem Korrekturwert bzw. Ausgleichsfaktor zur Korrektur des jeweiligen digitalen Messsignals multipliziert wird. Diese Multiplikation benötigt eine relativ aufwändige bzw. eine relativ viele Bauteile umfassende Multiplikatorschaltung.
Die Aufgabe der vorliegenden Erfindung besteht nun darin, eine elektronische Schaltung zur Korrektur zumindest eines digitalen Messsignals vorzuschlagen, welche eine relativ geringe Anzahl an elektronischen Bauelementen umfasst und deshalb relativ kostengünstig zu realisieren ist.
Die Aufgabe wird erfindungsgemäß gelöst durch die elektronische Schaltung gemäß Anspruch 1.
Der Erfindung liegt der Gedanke zu Grunde, ein digitales
Messsignal umfassend eine binäre Wertefolge zu korrigieren, indem die Korrekturoperation bzw. die für die digitale Korrektur erforderliche Signalverarbeitung mit einem digitalen Korrekturdatum auf wenigstens eine Addition zurückgeführt wird und die Korrekturschaltung wenigstens einen Multiplexer und zumindest ein Addierelement umfasst.
Die Verwendung mindestens eines Multiplexers und mindestens eines Addierelementes hat gegenüber anderen Signalverarbeitungsschaltungen zur Korrektur eines digitalen Signals den Vorteil, dass diese Korrekturschaltung relativ wenige elektronische Bauelemente umfassen muss und somit relativ kostengünstig ist. Außerdem kann die für die Korrekturschaltung genutzte Chipfläche relativ klein gehalten werden.
Das Korrekturdatum ist vorzugsweise ein Korrekturfaktor. Korrektur- bzw. Trimmfaktoren benötigen normalerweise ein Multiplizierelement, welches meistens wesentlich mehr elektronische Bauelemente umfasst und somit höhere Kosten verursacht .
Unter einem Korrekturdatum wird bevorzugt ein digitaler Wert, insbesondere ein binärer Wert umfassend eine definierte Anzahl von Stellen, verstanden.
Unter einer binären Datenfolge wird zweckmäßigerweise eine Bitfolge bzw. ein Bitstream verstanden.
Es ist zweckmäßig, dass die elektronische Schaltung Teil eines elektronischen Reglers für Kraftfahrzeuge ist, insbeson-
dere eines elektronischen Reglers gemäß Druckschrift WO 2007/080163 A2, und der Sigma-Delta-Modulator ein analoges Messsignal eines Laststroms, welcher durch eine im Wesentlichen induktive Last einer Ventilansteuerungsschaltung fließt in ein digitales Messsignal umwandelt, wobei die Ventilansteuerungsschaltung diesen Laststrom mittels einer Puls- Weiten-Modulation regelt. Das analoge Messsignal wird dabei direkt oder indirekt durch zumindest einen Sense-FET bereitgestellt .
An den Eingängen des Multiplexers liegen bevorzugt ein binäres Null-Wort und das Korrekturdatum an, wobei das digitale Messsignal den Selekteingang des Multiplexers ansteuert. Der Ausgang des Multiplexers ist dabei mit einem ersten Eingang des Addierelements direkt oder indirekt verbunden, und die Korrekturschaltung weist zusätzlich zumindest ein erstes Register auf, dessen Eingang mit dem Ausgang des Addierelements und dessen Ausgang mit einem zweiten Eingang des Addierelements verbunden ist.
Das digitale Messsignal ist vorzugsweise in digitale Teil- Messsignale unterteilbar bzw. umfasst mehrere digitale Teil- Messsignale, welche jeweils eine binäre Wertefolge definierter Länge umfassen bzw. dieser entsprechen.
Unter einem Nullwort wird bevorzugt ein digitaler Wert verstanden, dessen Bits alle den Wert „0" aufweisen.
Unter einem digitalen Messsignal wird zweckmäßigerweise auch ein digitales Teil-Messsignal verstanden.
Es ist bevorzugt, dass das jeweilig korrigierte digitale Teil-Messsignal, welches am Ende eines jeweiligen Korrekturzyklus im ersten Register gespeichert ist, in einem zweiten Register gespeichert wird und der Speicherinhalt des ersten Registers im Wesentlichen gleichzeitig zur Durchführung eines neuen, nachfolgenden Korrekturzyklus mittels eines Rücksetzeingangs zurückgesetzt und/oder gelöst wird, der in Abhängigkeit des Anlegens eines neuen, nachfolgenden digitalen Teil-Messsignals an den Selekteingang des Multiplexers, angesteuert wird.
Die elektronische Schaltung weist zweckmäßigerweise zwei Messkanäle auf, deren digitale Messsignale, welche jeweils digitale Teil-Messsignale umfassen, an die Korrekturschaltung übertragen werden, welche einen ersten, einen zweiten und einen dritten, gemeinsamen Multiplexer sowie zumindest ein Addierelement und ein erstes Register umfasst, wobei das jeweilige digitale Teil-Messsignal des erstens Kanals den Selekteingang des erstens Multiplexers und das jeweilige digitale Teil-Messsignal des zweiten Kanals den Selekteingang des zweiten Multiplexers ansteuert, an deren Eingängen jeweils das Korrekturdatum und ein binäres Null-Wort anliegen, wobei die Ausgänge des ersten und des zweiten Multiplexers an den Eingängen des dritten Multiplexers anliegen, dessen Selekteingang von einem Phasensignal angesteuert wird und dessen Ausgang mit dem ersten Eingang des Addierelements verbunden ist, wobei der zweite Eingang des Addierelements mit dem Ausgang des ersten Registers verbunden ist und der Ausgang der Addierelements mit dem Eingang des ersten Regis-
ters verbunden ist. Insbesondere ist der erste Messkanal einem Einschaltpfad und der zweite Messkanal einem Rezirkula- tionspfad der einen bzw. der jeweiligen Puls-Weiten- Modulations-Ventilansteuerungsschaltung zugeordnet. Der zeitliche Verlauf des Phasensignals ist vom zeitlichen Verlauf der Puls-Weiten-Modulation abhängig, wodurch die beiden Messpfade besonders bevorzugt bezüglich der jeweiligen Einschaltzeit bzw. der jeweiligen aktiven Zeit gewichtet sind. Dabei wird der dritte, gemeinsame Multiplexer ganz besonders bevorzugt im Wesentlichen abwechselnd angesteuert und ermöglicht somit eine Korrektur der digitalen Messsignale beider Messkanäle .
Die Korrekturschaltung weist bevorzugt zusätzlich jeweils ein dem Ausgang des ersten und zweiten Multiplexers nachgeschaltetes Addierelement und Register, insbesondere gemeinsam als Zähler ausgebildet, zur zusätzlichen separaten Korrektur der digitalen Messsignale des erstens und des zweiten Messkanals auf.
Jeweils ein Addierelement und ein mit diesem direkt verbundenes Register bilden vorzugsweise jeweils ein Zählelement bzw. eine Mittelwertbildungseinrichtung, welche insbesondere einem digitalen Tiefpass erster Ordnung entspricht.
Das eine oder die mehreren Register werden bevorzugt getaktet betrieben.
Die elektronische Schaltung umfasst eine Korrekturschaltung, welche die Möglichkeit einer Korrektur bzw. Trimmung mindes-
tens eines digitalen Messsignals bietet. Die Parametrisie- rung dieser Trimmung bzw. Korrektur findet vorzugsweise in einem Testmode statt, beispielsweise im Rahmen der Produktion bzw. beim anschließenden Testen der elektronischen Schaltung oder des elektronischen Geräts bzw. Systems, welches die elektronische Schaltung umfasst. Zum Testen der Messkanäle wird zweckmäßigerweise ein definiertes elektrisches Testsignal eingestellt, welches gemessen wird. Aus der Abweichung des resultierenden digitalen Messsignals vom Testsignal ergibt sich ein digitaler Korrekturwert bzw. ein Korrekturdatum, welches vorzugsweise ein Korrektur- bzw. Trimmfaktor ist, der insbesondere multipliziert mit dem digitalen Messsignal, das jeweilige Testsignal ergibt.
Die Erfindung bezieht sich außerdem auf die Verwendung der elektronischen Schaltung in einem Kraftfahrzeugbremssystem.
Die erfindungsgemäße elektronische Schaltung werden bevorzugt in elektronischen Kraftfahrzeugbremssystemen, bei denen elektromagnetische Hydraulikventile über Puls-Weiten- Modulation in Ventilansteuerungsschaltungen angesteuert werden, zur Einstellung des Hydraulikdrucks in Radbremsen des Kraftfahrzeugs, verwendet. Alternativ ist eine Verwendung in einem servo-unterstützten Lenkungssystem eines Kraftfahrzeuges vorgesehen, wobei der erfindungsgemäße elektronische Regler das mindestens eine Hydraulikventil ansteuert.
Weitere bevorzugte Ausführungsformen ergeben sich aus den Unteransprüchen und der nachfolgenden Beschreibung von Ausführungsbeispielen an Hand von Figuren.
Es zeigen in schematischer Darstellung
Fig. 1 ein Ausführungsbeispiel der Korrekturschaltung zur Korrektur des digitalen Messsignals eines Messkanals,
Fig. 2 und eine beispielhafte Korrekturschaltung zur gemeinsamen und separaten Korrektur der digitalen Messsignale zweier Messkanäle.
Fig. 1 zeigt beispielhafte Korrekturschaltung 1 in welcher ein digitales Teil-Messsignal in Form einer binären Wertefolge σδ n der Länge n, eines Messkanals der elektronischen Schaltung, korrigiert wird. Das digitale Teil-Messsignal σδ n bzw. die binären Wertefolge σδ n steuert den Selekteingang 31 des Multiplexers 3 an, an dessen Eingängen ein t-stelliges Korrekturdatum trim und ein t-stellige binäres Nullwort null anliegen. Bei einer „1" des Teil-Messsignals σδ n wird das Datenwort des Korrekturdatums trim und bei einer „0" des Teil- Messsignals σδ n das binäre Nullwort null durchgeschaltet bzw. ausgewählt. Der Ausgang der Multiplexers 3 liegt am ersten Eingang 21 des Addierelements 2 an. Addierelement 2 ist aus- gangsseitig mit dem Eingang des ersten Registers 4 verbunden, welche über den Ausgang, eingangsseitig 22 mit Addierelement 2 rückgekoppelt ist. Register 4 umfasst t+ld(n) Stellen bzw. kann ebenso viele Stellen speichern und Addierelement 2 kann entsprechend t+ld (n) -stellige, binäre Summanden addieren. Die Multiplikation des beispielgemäßen binären Korrekturfaktors bzw. Korrekturdatums trim mit der binären
Wertefolge σδ n wird also mittels mehrerer Additionen durchgeführt, wobei der Korrekturfaktor in Abhängigkeit des binären Werts jeder Stelle der binären Wertefolge gewichtet wird und mit den jeweils selektierten Daten trim oder null ein Additionszyklus von n-Takten durchgeführt wird. Addierelement 2 und erstes Register 4 entsprechend dabei im Wesentlichen einem Zähler. Nach jeweils n-Takten ist somit das korrigierte Teil-Messsignal bzw. die korrigierte binäre Wertefolge im ersten Register 4 gespeichert, wonach mittels Rücksetzeingang 41 der Speicherinhalt des ersten Registers 4 an das zweite Register 5 übertragen wird und dieser gleichzeitig zur Durchführung des anschließenden, nächsten Korrekturzyklus gelöscht wird. Der Speicherinhalt von Register 5 steht zur weiteren Signalverarbeitung des jeweiligen korrigierten Teil-Messsignals zur Verfügung.
In Fig. 2 ist ein Ausführungsbeispiel der Korrekturschaltung 1 veranschaulicht, welche die digitalen Messsignale bzw. Teil-Messsignale σδ1 und σδ2 von zwei Messkanälen, die einerseits dem Einschaltpfad und andererseits dem Rezirkulati- onspfad einer PWM-Ventilansteuerungsschaltung zugeordnet sind, korrigiert. Die jeweilige Stelle bzw. das jeweilige Bit der digitalen, binären Teil-Messsignale σδ1 und σδ2 mit n bzw. m Bits wählt bei Anliegen einer „1" am Selekteingang des jeweiligen Multiplexers 3 und 6 das Korrekturdatum trim und bei Anliegen einer „0" das binäre Nullwort null aus. Das jeweilige Ausgangssignal der beiden Multiplexer 3 und 6 wird sowohl an die Eingänge eines gemeinsamen Multiplexers 7, also auch an zwei separate Zählerelemente zur separaten Korrektur der beiden einzelnen digitalen Teil-Messsignale σδ1
und σδ2, bestehend aus einem Addierelement 11, 13 mit rückgekoppeltem Register 12, 14, übertragen. Multiplexer 7 wird durch Phasensignal 71 angesteuert, welches beispielgemäß ein binäres Signal ist, dessen jeweiliger Wert davon abhängig ist, welcher Messkanal bzw. ob der Rezirkulations- oder der Einschaltpfad aktiv ist. Daher schaltet Multiplexer 7 beispielgemäß im Wesentlichen abwechselnd die beiden Eingangssignale durch und überträgt diese an Addierelement 2 und erstes Register 4, welche wie in Fig. 1 erläutert ein Korrektursignal bilden. Dieses Korrektursignal, welches in erstem Register 4 gespeichert ist und nach durchlaufenem Korrekturzyklus an zweites Register 5 übertragen wird kann alternativ ein korrigiertes Teil-Messsignal eines Kanals oder beispielgemäß ein gemeinsames korrigiertes Messsignal umfassend jeweils ein korrigiertes Teil-Messsignal beider Messkanäle umfassen. Addierelement 2 und erstes und zweites Register 4 und 5 sind dem entsprechend zur Verarbeitung bzw. Speicherung (t+ld (n+m) ) -stelliger Datenwörter ausgelegt. Ein Korrekturzyklus der Elemente 2 und 4 dauert also n+m Takte und umfasst einen Umschaltvorgang des Multiplexers 7 durch Phasensignal 71.