| JP2008147511 | SEMICONDUCTOR LIGHT EMITTING DEVICE AND ITS MANUFACTURING METHOD |
| JP11177136 | CHIP TYPE LED |
| JP2004071771 | LIGHT EMITTING DIODE |
KRÄUTER, Gertrud (Johann-Igl-Weg 24, Regensburg, 93051, DE)
MÜLLER, Klaus (Gartenstraße 6a, Pettendorf, 93186, DE)
STREITEL, Reinhard (Markusweg 19, Laaber, 93164, DE)
BARCHMANN, Bernd (Künische Straße 11, Regensburg, 93059, DE)
KRÄUTER, Gertrud (Johann-Igl-Weg 24, Regensburg, 93051, DE)
MÜLLER, Klaus (Gartenstraße 6a, Pettendorf, 93186, DE)
STREITEL, Reinhard (Markusweg 19, Laaber, 93164, DE)
| PAT E N TAN S P R Ü C H E 1. Elektronisches Bauelement (100a, 100b, 200), insbesondere optoelektronisches Bauelement, mit: - einem Substrat (124, 224) aufweisend mindestens eine Halbleiterchip-Kontaktschicht (110a, 110b, 210), - mindestens einem auf der Halbleiterchip- Kontaktschicht (110a, 110b, 210) angeordneten Halbleiterchip (102, 202), - wobei zwischen der Halbleiterchip-Kontaktschicht (110a, 110b, 210) und einer dem Substrat (124, 224) zugewandten Kontakt fläche (104, 204) des Halbleiterchips (102, 202) eine Poren aufweisende Verbindungsschicht (106, 206) angeordnet ist. 2. Elektronisches Bauelement gemäß Anspruch 1, wobei die Poren aufweisende Verbindungsschicht (106, 206) elektrisch leitfähig und/oder wärmeleit fähig ist. 3. Elektronisches Bauelement gemäß Anspruch 1 oder 2, wobei die Poren aufweisende Verbindungsschicht (106, 206) aus Silber besteht. 4. Elektronisches Bauelement gemäß Anspruch 3, wobei die Poren aufweisende Verbindungsschicht (106, 206) aus Silber eine Dicke zwischen etwa 1 μπι und etwa 50 μπι, vorzugsweise zwischen 5 μπι und 30 μπι aufweist. 5. Elektronisches Bauelement gemäß Anspruch 3 oder 4, wobei die Poren aufweisende Verbindungsschicht (106, 206) aus Silber Poren (108, 208) mit Porengrößen zwischen etwa 50 nm und etwa 1000 nm aufweist. 6. Elektronisches Bauelement gemäß einem der Ansprüche 3 bis 5, wobei die Poren aufweisende Verbindungsschicht (106, 206) aus Silber eine Wärmeleitfähigkeit zwischen etwa 80 W/m*K und etwa 300 W/m*K aufweist. 7. Elektronisches Bauelement gemäß Anspruch 1 oder 2, wobei die Poren aufweisende Verbindungsschicht aus Gold besteht. 8. Elektronisches Bauelement gemäß einem der vorigen Ansprüche, wobei das Substrat (124) ein Leadframe ist. 9. Elektronisches Bauelement gemäß Anspruch 8, wobei der Leadframe (124) in ein Premold-Gehäuse eingegossen ist . 10. Elektronisches Bauelement gemäß einem der Ansprüche 1 bis 7, wobei das Substrat (224) eine Keramik ist. 11. Verfahren zum Herstellen eines elektronischen Bauelements (100a, 100b, 200), insbesondere eines optoelektronischen Bauelements, mit mindestens den folgenden Schritten: - Bereitstellen eines Substrats (124, 224) mit mindestens einer Halbleiterchip-Kontaktschicht (110a, 110b, 210), - Aufbringen einer Paste aufweisend Silberpartikel, organisches Lösungsmittel und eine organische Matrix auf die Halbleiterchip-Kontaktschicht (110a, 110b, 210) , - Pressen des Halbleiterchips (102, 202) auf die Paste, - Sintern der Paste zum Ausbrennen der organischen Matrix . 12. Verfahren gemäß dem vorigen Anspruch, wobei das Sintern der Paste während etwa 20 Minuten bei etwa 250°C erfolgt. 13. Verfahren gemäß Anspruch 11 oder 12, wobei ein Temperschritt zum Austreiben des organischen Lösungsmittels nach dem Pressen des Halbleiterchips (102, 202) auf die Paste und vor dem Sinterschritt ausgeführt wird. 14. Verfahren gemäß Anspruch 13, wobei das Tempern während etwa 10 Minuten bei etwa 150°C erfolgt. |
BESCHREIBUNG
Die vorliegende Erfindung betrifft ein elektronisches Bauelement, insbesondere ein optoelektronisches
Bauelement, und ein Verfahren zur Herstellung eines solchen Bauelements.
Elektronische Bauelemente, insbesondere optoelektronische Bauelemente, mit einem Halbleiterchip erzeugen im Betrieb Wärme, die die Effizienz des elektronischen Bauelements verringert. Insbesondere bei optoelektronischen
Bauelementen der oberen Leistungsklasse kann das
thermische Management problematisch sein.
Eine Aufgabe der Erfindung ist es, ein elektronisches Bauelement anzugeben, bei dem die im Halbleiterchip erzeugte Wärme schnell an das Substrat abgeführt werden kann .
Diese Aufgabe wird durch ein elektronisches Bauelement gemäß dem unabhängigen Patentanspruch 1 und durch ein Verfahren zur Herstellung eines elektronischen
Bauelements gemäß dem unabhängigen Patentanspruch 11 gelöst .
Weiterbildungen und vorteilhafte Ausgestaltungen des elektronischen Bauelements und des Verfahrens zur
Herstellung des elektronischen Bauelements sind in den abhängigen Ansprüchen angegeben.
Beispielhafte Ausführungs formen Verschiedene Aus führungs formen weisen ein elektronische Bauelement auf, bei dem die im Halbleiterchip erzeugte Wärme schnell an das Substrat abgeführt werden kann .
Das elektronische Bauelement weist ein Substrat auf mit mindestens einer Halbleiterchip-Kontaktschicht. Auf der Halbleiterchip-Kontaktschicht ist ein Halbleiterchip angeordnet. Zwischen der Halbleiterchip-Kontaktschicht und einer dem Substrat zugewandten Kontaktfläche des Halbleiterchips ist eine Poren aufweisende
Verbindungsschicht angeordnet.
Die Halbleiterchip-Kontaktschicht kann eine metallisierte Schicht sein, die elektrisch und/oder thermisch leitfähig ist. Beispielsweise weist die Halbleiterchip- Kontaktschicht Gold auf. Die Halbleiterchip- Kontaktschicht kann je nach Aus führungs form in einer meßbaren Dicke oder als Fläche mit einer nahezu
verschwindenden Dicke vorliegen.
In einer bevorzugten Aus führungs form ist das
elektronische Bauelement ein optoelektronisches
Bauelement. Der im optoelektronische Bauelement
angeordnete Halbleitchip kann auf einem III-V- Verbindungshalbleitermaterial basieren. Die
Halbleiterchips weisen mindestens eine aktive Zone auf, die elektromagnetische Strahlung emittiert. Die aktiven Zonen können pn-Übergänge, Doppelheterostruktur,
Mehrfach-Quantentopfstruktur (MQW) , Einfach- Quantentopfstruktur (SQW) sein. Quantentopfstruktur bedeutet: Quantentöpfe (3-dim), Quantendrähte (2-dim) ui Quantenpunkte (1-dim) . Der Halbleiterchip kann beispielsweise als
Oberflächenemitter , insbesondere als sogenannter
Dünnfilmchip oder als Volumenemitter , insbesondere als Saphir-Volumenemitter ausgelegt sein. Der Dünnfilmchip ist beispielsweise aus der
Offenlegungsschrift WO2005081319A1 bekannt. Wird während der Herstellung des optoelektronischen Bauelements, insbesondere eines Bauelements mit einer metallhaltigen Spiegelschicht, das Aufwachssubstrat der
Halbleiterschichtenfolge abgelöst, so werden derartige unter Ablösen des Aufwachssubstrats hergestellte
Bauelemente auch als Dünnfilm-Bauelemente bezeichnet. Das strahlungsemittierende Halbleiterbauelement weist hierin einen Stapel unterschiedlicher I I I-V-Nitrid- Halbleiterschichten, insbesondere Galliumnitrid- Schichten, auf. Das Dünnschichtbauelement ist ohne strahlungsabsorbierendes Substrat ausgeführt und ein Reflektor ist direkt auf dem GaN-Halbleiterkörper aus dem Stapel unterschiedlicher I I I-V-Nitrid-Halbleiterschichten aufgebracht.
Der Saphir-Volumen-Emitter ist beispielsweise aus der Patentschrift DE102006015788A1 bekannt. Dabei kann als Aufwachssubstrat für die Halbleiterschichtenfolge Saphir verwendet werden. Im Gegensatz zum Dünnfilmchip wird beim Saphir-Volumen-Emitter das Aufwachssubstrat am Ende des Herstellungsprozesses nicht von der
Halbleiterschichtenfolge abgelöst. Das (Aufwachs- ) Substrat ist strahlungsdurchlässig für die in der aktiven Zone erzeugte Strahlung. Dies erleichtert die Strahlungsauskopplung aus dem Halbleiterchip durch das Substrat. Der Halbleiterchip ist damit als Volumenstrahler ausgebildet. Bei einem Volumenstrahler wird im Gegensatz zu einem Oberflächenemitter auch über das Substrat ein maßgeblicher Strahlungsanteil aus dem Halbleiterchip ausgekoppelt. Die Oberflächenleuchtdichte an den Auskoppelflächen des Halbleiterchips ist bei einem Volumenstrahler gegenüber einem Oberflächenstrahler verringert .
Die Offenbarungen der Schriften WO2005081319A1 und
DE102006015788A1 werden hiermit durch Rückbezug in die Offenbarung der vorliegenden Anmeldung aufgenommen.
In einer bevorzugten Aus führungs form ist die Poren aufweisende Verbindungsschicht wärmeleit fähig . Dies ist besonders vorteilhaft, da dadurch die im Halbleiterchip erzeugte Wärme besonders schnell an das Substrat
abgeführt werden kann. Als Halbleiterchip kann ein
Saphir-Volumen-Emitter eingesetzt werden, bei dem die Poren aufweisende Verbindungsschicht nur zum thermischen Kontakt dient.
In einer weiteren bevorzugten Aus führungs form ist die Poren aufweisende Verbindungsschicht wärmeleit fähig und zugleich elektrisch leitfähig. Dies ist besonders
vorteilhaft, da dadurch neben der Wärmeabfuhr auch einer der beiden elektrischen Kontakte des Halbleiterchips realisiert wird. Als Halbleiterchip kann ein Dünnfilmchip eingesetzt werden.
In einer bevorzugten Aus führungs form besteht die Poren aufweisende Verbindungsschicht aus Silber. Dadurch kann die Wärmeleitfähigkeit gegenüber Verbindungsschichten aus Kleber, insbesondere Silberleitkleber, oder Lot erhöht werden. Die Poren aufweisende Silberschicht ist frei von organischen Verbindungen. Zudem ist sie deutlich
preiswerter (Faktor 10) als ein Lot aus Au80Sn20, das zu 80 Gewichtsprozent aus Gold und zu 20 Gewichtsprozent aus Zinn besteht. Die Poren aufweisende Verbindungsschicht aus Silber weist eine Wärmeleitfähigkeit zwischen 80 W/m*K und 300 W/m*K auf. Je weniger Poren in der
Verbindungsschicht vorhanden sind und je kleiner die Poren sind desto höher ist die Wärmeleitfähigkeit.
Die Wärmeleitfähigkeit von elektrisch leitfähigem Kleber liegt zwischen 1,5 W/m*K und 20 W/m*K. Die
Wärmeleitfähigkeit von Lot liegt je nach verwendetem Lottyp zwischen 50 und 60 W/m*K. Als Lot kann eine
Zinnhaltige Legierung, z.B. SnAgCu, verwendet werden. Alternativ kann als Lot Au80Sn20 verwendet werden. Die Schmelztemperatur von Au80Sn20 liegt bei etwa 280°C.
Mit anderen Worten ist ein Kerngedanke der Erfindung, den bisher verwendeten Silberleitkleber bzw. das bisher verwendete Lot zwischen dem Halbleiterchip und der
Halbleiterchip-Kontaktschicht auf dem Substrat durch eine Silberschicht zu ersetzen.
Besonders vorteilhaft ist es, dass die Poren aufweisende Silberschicht bei etwa 250°C durch einen Sinterprozess erzeugt wird. Der Schmelzpunkt von Silber liegt
wesentlich höher, bei etwa 960 °C. Mit anderen Worten wird beim Sintern die flüssige Phase umgangen. Die Poren aufweisende Silberschicht bleibt bei der späteren
Oberflächenmontage der elektronischen Bauelemente auf eine Leiterplatte ( SMT-Assembly) stabil und schmilzt nicht auf. Nach dem Bestücken der Leiterplatten mit elektronischen Bauelementen, werden die Bauelemente im sog. Reflow-Verfahren verlötet. Dabei wird maximal eine Temperatur von 260°C erreicht. Wenn als Chiplot eine Zinnbasierte Legierung (außer Au80Sn20) in einem
Weichlotprozess verwendet wird, schmilzt das Chiplot bei der Oberflächenmontage auf. Dies führt zu einem
Undefinierten Gefügezustand des Chiplotes und kann thermische Probleme und Zuverlässigkeitsprobleme zur Folge haben. Als Alternative könnte ein Lot aus Au80Sn20 verwendet werden. Au80Sn20 hat einen Schmelzpunkt von etwa 280 °C, weshalb kein Wiederaufschmelzen bei der
Oberflächenmontage erfolgt. Nachteilig bei der Verwendung von Au80Sn20 als Lot ist zum einen der hohe Preis, da der Goldanteil etwa 80 Gewichtsprozent beträgt. Ein weiterer Nachteil ist der, dass Au80Sn20 als Chiplot bei etwa 300°C verarbeitet wird. Bei dieser Temperatur können sich Gehäusekunststoffe von Premoldgehäusen verfärben, was zu einer deutlichen Verringerung der Reflektivität dieser Gehäusekunststoffe führt.
In einer bevorzugten Aus führungs form weist die Poren aufweisende Verbindungsschicht aus Silber eine Dicke zwischen etwa 1 μπι und etwa 50 μπι, vorzugsweise zwischen 5 μπι und 30 μπι auf. Wegen der hohen Wärmeleitfähigkeit der Poren aufweisenden Silberschicht ist die Dicke der Poren aufweisenden Silberschicht im Gegensatz zur Dicke des bisher verwendeten Silberleitklebers ein weniger relevanter Parameter. Dies ermöglicht eine einfache
Prozessierung mit relativ großen Toleranzen. Beim
Silberleitkleber hingegen, steigt mit der Schichtdicke der Wärmewiderstand stark ab. Deshalb muss der Kleber so dünn wie möglich prozessiert werden. Typischer Weise beträgt die Dicke des Silberleitklebers 3 μπι bis 5 μπι. Schon Schichtdicken von 10 μπι sind problematisch
hinsichtlich der Abfuhr der vom Halbleiterchip erzeugten Wärme .
In einer bevorzugten Aus führungs form weist die Poren aufweisende Verbindungsschicht aus Silber Poren mit
Porengrößen zwischen etwa 50 nm und etwa 1000 nm auf. Die geringe Größe der Poren ist vorteilhaft, da mit
abnehmender Porengröße die Wärmeleitfähigkeit der
Silberschicht ansteigt. Ebenso ist eine möglichst geringe Porendichte vorteilhaft. Je geringer die Porendichte desto geringer der thermische Widerstand.
In einer bevorzugten Aus führungs form besteht die Poren aufweisende Verbindungsschicht aus Gold. Dies ist
vorteilhaft, da Gold ähnlich günstige Eigenschaften aufweist wie Silber und zudem nicht oxidiert. Dies führt dazu, dass die thermische und elektrische Leitfähigkeit langfristig konstant bleibt.
In einer bevorzugten Aus führungs form ist das Substrat ein Leadframe. Der Leadframe kann aus Kupfer bestehen mit einer Wärmeleitfähigkeit von etwa 300 W/m*K. Das Kupfer kann an seiner Oberfläche versilbert sein, um die
Reflektivität für die vom Halbleiterchip emittierte elektromagnetische Strahlung zu erhöhen. Das Kupfer kann auch vergoldet sein, um den Leadframe stabiler gegenüber Oxidation zu machen und um die Kupferionen vom
Halbleiterchip fernzuhalten.
In einer bevorzugten Aus führungs form ist der Leadframe in ein Premold-Gehäuse eingegossen. Das Premold-Gehäuse ist ein Spritzverguss . Der Spritzguss erfolgt bei etwa 350°C und 800 bis 2000 bar. Der Premold ist aus einem Kunststoff, insbesondere einem Polymer, und weist eine Reflektivität von bis zu 95% auf. Der Premold hat eine weiße Färbung. Der Premold hat mehrere Funktionen. Er hält die beiden Teile des Leadframes zusammen. Er weist eine Kavität auf, auf deren Boden der Halbleiterchip angeordnet ist. Die Seitenwände der Kavität dienen als Reflektor für die vom Halbleiterchip emittierte
elektromagnetische Strahlung. Die Kavität des Premold bietet Platz für einen Verguss und verhindert ein
seitliches Verlaufen des Vergusses. Der Verguss kann einen Leuchtstoff aufweisen. Insgesamt kann das Premold- Gehäuse mit Leadframe sehr einfach und kostengünstig prozessiert werden.
Wegen der begrenzten thermischen Beständigkeit von
Polymeren, ist es beim Einsatz eines Premold-Gehäuse erforderlich, dass die kurzzeitige
Verarbeitungstemperatur 260°C nicht überschreitet. Diese Bedingung kann mit dem erfindungsgemäßen Sinterprozess , mit dem die Poren aufweisende Silberschicht erzeugt wird, eingehalten werden.
In einer bevorzugten Aus führungs form ist das Substrat eine Keramik. Als Keramik können Aluminium-Oxid (AI 2 O3) mit einer Wärmeleitfähigkeit von etwa 20 W/m*K,
Aluminiumnitrid (A1N) mit einer Wärmeleitfähigkeit von etwa 170 W/m*K oder Bornitrid (BN) mit einer
Wärmeleitfähigkeit von etwa 220 W/m*K zum Einsatz kommen. Der Einsatz eines Keramiksubstrats ist besonders
vorteilhaft, da Keramik weitestgehend
temperaturunempfindlich ist. Die Erfindung ist besonders vorteilhaft für
optoelektronische Bauelemente der oberen Leistungsklassen mit einer Bestromung mit mehr als 300 mA. Beispielsweise kann die erfindungsgemäße Poren aufweisende
Verbindungsschicht bei folgenden OSRAM OS Produkten zum Einsatz kommen. Bauelemente mit einem Leadframe und einem Premold-Gehäuse, wie Advanced Power TOPLED (Plus), Golden Dragon (Plus), Platinum Deagon oder Diamond Dragon.
Bauelemente mit einem Keramiksubstrat, wie die Oslon.
In einer bevorzugten Aus führungs form verringert sich bei der Advanced Power TOPLED durch die Poren aufweisende Verbindungsschicht aus Silber gegenüber einer
Verbindungsschicht aus leitfähigem Kleber der thermische Widerstand um bis zu 40%. Dies führt dazu, dass der Lichtstrom um etwa 4% zunimmt. Dies kann dadurch erklärt werden, dass durch die verbesserte Wärmeabfuhr vom
Halbleiterchip an den Leadframe der Leuchtstoff weniger erwärmt wird. Je niedriger die Temperatur des
Leuchtstoffes ist, desto höher ist seine Effizienz.
Verschiedene Aus führungs formen des Verfahrens zum
Herstellen eines elektronischen Bauelements mit einer Poren aufweisenden Verbindungsschicht zwischen
Halbleiterchip und Substrat weisen mindestens die folgenden Verfahrensschritte auf:
Zunächst wird ein Substrat mit mindestens einer
Halbleiterchip-Kontaktschicht bereitgestellt. Auf die Halbleiterchip-Kontaktschicht wird eine Paste durch
Dispensen oder Siebdrucken oder Stempeln oder
Schablonendrucken oder Jetten aufgebracht. Die Paste beinhaltet Silberpartikel, organisches Lösungsmittel und eine organische Matrix, in der die Silberpartikel
eingebettet sind. Die Silberpartikel weisen eine Größe von kleiner 5 μπι auf. Dies ist besonders vorteilhaft, da das nachfolgende Sintern bei niedrigen Temperaturen von kleiner etwa 250°C umso bessere Ergebnisse liefert, je kleiner die Silberpartikel sind. Die Silberpartikel liegen vor dem Sinterschritt in Form von Flocken oder Kügelchen vor. Nach dem Aufbringen der Paste wird der Halbleiterchip auf die Paste gepresst, was auch Die- Attach genannt wird. Abschließend wird die Paste
gesintert, um die organische Matrix auszubrennen. Als Endprodukt entsteht zwischen dem Halbleiterchip und der Halbleiterchip-Kontaktschicht auf dem Substrat eine wärmeleitfähige, Poren aufweisende Verbindungsschicht aus Silber.
In besonders vorteilhafter Weise werden beim
Sinterprozess runde und möglichst kleine Poren erzeugt, die zudem gleichmäßig in der Verbindungsschicht verteilt sind . In einer bevorzugten Aus führungs form erfolgt das Sintern der Paste in einem Umluftofen unter Normalatmosphäre während etwa 20 Minuten bei kleiner 250°C. Dieses
Niedertemperatur-Sintern ist insbesondere bei Premold- Gehäusen besonders vorteilhaft, da sich die
Gehäusekunststoffe nicht verfärben.
In einer bevorzugten Aus führungs form wird nach dem
Pressen des Halbleiterchips auf die Paste und vor dem Sinterschritt ein Temperschritt ausgeführt. Das Tempern erfolgt in einem Umluftofen bei Normal-Atmosphäre während etwa 10 Minuten bei etwa 150°C. Der Temperschritt dient zum Austreiben des organischen Lösungsmittels aus der Paste. Der Einsatz eines organischen Lösungsmittels ist besonders vorteilhaft, da es einen hohen Dampfdruck aufweist. Es verdampft schon bei niedrigen Temperaturen
In einer bevorzugten Aus führungs form wird nach dem Sinterschritt der auf dem Substrat befestigte
Halbleiterchip mit einem Vergussmaterial, insbesondere einem Silikon oder einem Harz, vergossen.
In einer bevorzugten Aus führungs form wird nach dem Vergießen des Halbleiterchips eine Primäroptik, insbesondere eine Linse, auf den Verguss aufgesetzt.
KU RZ E B E S C H R E I B U N G D E R ZE I C H N U N G E N
Verschiedene Ausführungsbeispiele der erfindungsgemäßen Lösung werden im Folgenden anhand der Zeichnungen näher erläutert .
Figur la zeigt einen Schnitt durch ein elektronisches
Bauelement mit einem Leadframe als Substrat;
Figur lb zeigt einen Schnitt durch ein elektronisches
Bauelement mit einem Leadframe als Substrat;
Figur 2 zeigt einen Schnitt durch ein elektronisches
Bauelement mit einer Keramik als Substrat;
Figur 3 zeigt ein Ablaufdiagramm des
Herstellungsverfahrens des erfindungsgemäßen elektronischen Bauelements. AU S F Ü H R U N G S B E I S P I E L E
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten. Vielmehr können einzelne
Elemente zur besseren Darstellbarkeit und zum besseren Verständnis übertrieben groß oder verkleinert dargestellt sein .
Figur la zeigt eine Schnittansicht durch ein
elektronisches Bauelement 100a. Das elektronisches
Bauelement 100a kann ein optoelektronisches Bauelement sein. Das elektronische Bauelement 100a weist ein
Substrat 124 auf, auf dem eine Halbleiterchip- Kontaktschicht 110a vorgesehen ist. Die Halbleiterchip- Kontaktschicht 110a weist ein elektrisch leitendes und/oder Wärme leitendes Material auf. Als Material kann Gold verwendet werden. Die Halbleiterchip-Kontaktschicht 110a weist eine Dicke zwischen 0,5 μπι und 5μπι auf. Auf der Halbleiterchip-Kontaktschicht 110a ist ein
Halbleiterchip 102 angeordnet. Zwischen der
Halbleiterchip-Kontaktschicht 110a und einer dem Substrat 124 zugewandten Kontakt fläche 104 des Halbleiterchips 102 ist eine Poren aufweisende Verbindungsschicht 106 angeordnet. Die Poren aufweisende Verbindungsschicht 106 ist elektrisch leitfähig und/oder wärmeleit fähig . Die
Poren aufweisende Verbindungsschicht 106 kann aus Silber bestehen. Sie weist eine Dicke zwischen etwa 1 μπι und etwa 50 μπι, vorzugsweise zwischen 5 μπι und 30 μπι auf. Die Poren aufweisende Verbindungsschicht 106 aus Silber weist über Ihr gesamtes Volumen Poren 108 mit Porengrößen zwischen etwa 50 nm und etwa 1000 nm auf.
Die Poren aufweisende Verbindungsschicht 106 aus Silber weist eine Wärmeleitfähigkeit zwischen 80 W/m*K und 300 W/m*K auf.
Alternativ kann die Poren aufweisende Verbindungsschicht 106 auch aus Gold bestehen.
Das Substrat 124 ist ein Leadframe, der in ein Premold- Gehäuse 118 eingegossen ist. Das Premold-Gehäuse 118 bildet eine Kavität. Der Boden der Kavität ist durch den Leadframe 124 gebildet. Der Halbleiterchip 102 ist auf dem Leadframe 124 angeordnet. Die vom Leadframe 124 abgewandte Fläche des Halbleiterchip 102 ist über ein Kontaktpad 112 und einen Bonddraht 116 elektrisch leitend mit einem Bondpad 126a auf dem Leadframe verbunden. Das Bondpad 126a aus Gold weist eine Dicke zwischen 0,5 μπι und 5 μπι auf. Der Halbleiterchip 102 ist durch einen planaren Volumenverguss 120 vergossen. Auf dem Verguss 120 ist eine Primäroptik 122 in Form einer Linse
angeordnet.
Figur lb zeigt eine Schnittansicht durch ein
elektronisches Bauelement 100b. Das Ausführungsbeispiel von Figur lb ist identisch zum Ausführungsbeispiel von Figur la, außer dass die Halbleiterchip-Kontaktschicht 110b und das Bondpad 126b eine verschwindende Dicke aufweisen. Mit anderen Worten setzt die Poren aufweisende Verbindungsschicht 106 aus Silber direkt auf den
Leadframe 124 auf. Analog setzt der Bonddraht 116 direkt auf den Leadframe 124 auf. Das in Figur lb gezeigte
Ausführungsbeispiel ist vorteilhaft, da die thermische und elektrische Verbindung zwischen Leadframe 124 und Halbleiterchip 102 unmittelbar ist, also nur durch die Poren aufweisende Verbindungsschicht 106 vermittelt wird. Dies führt zu einer besonders guten Wärmeabfuhr vom
Halbleiterchip 102 an den Leadframe 124.
Figur 2 zeigt eine Schnittansicht durch ein
elektronisches Bauelement 200. Im Gegensatz zu Figur la und lb ist das Substrat 224 eine Keramik. Der Kern der Erfindung, nämlich der optimierte Wärmetransport vom Halbleiterchip 202 zum Substrat 224 über die Poren aufweisende Verbindungsschicht 206 aus Silber, liegt auch dem Ausführungsbeispiel von Figur 2 zugrunde. Der
Halbleiterchip 202 ist über seine Kontakt fläche 204 mit der Poren aufweisenden Verbindungsschicht 206 aus Silber verbunden. Die Poren aufweisende Verbindungsschicht 206 ist mit der elektrisch und thermisch leitenden
Halbleiterchip-Kontaktschicht 210 verbunden. Anders als in Figur lb ist im Ausführungsbeispiel von Figur 2 eine leitfähige Halbleiterchip-Kontaktschicht 210 mit nicht- verschwindender Dicke zwingend notwendig, da das Keramik- Substrat 224 ein elektrischer Isolator ist. Der zweite elektrische Kontakt kommt durch den Bonddraht 216 zu Stande, der das Kontaktpad 212 auf der dem Substrat 224 abgewandten Fläche des Halbleiterchips 202 mit dem
Bondpad 226 auf der Keramik 224 verbindet. Der
Halbleiterchip 202 ist in einem Verguss 220 eingegossen. Auf dem Verguss ist eine Primäroptik 222 in Form einer Linse angeordnet. Durch das Keramik-Substrat 224 sind Vias 230, 232 angeordnet, die mit elektrisch leitfähigem Material gefüllt sind. In elektrischer Verbindung mit den Vias 230, 232 sind auf der dem Halbleiterchip 202 abgewandten Seite des Substrats 224 metallisierte
Kontaktschichten 234, 236 angeordnet. Diese
Kontaktschichten 234, 236 sind beispielsweise zur
Kontaktierung auf einer Leiterplatte vorgesehen. Die im Halbleiterchip 202 erzeugte Wärme wird primär an die Keramik 224 abgeführt.
Figur 3 zeigt ein Ablaufdiagramm zur Herstellung eines elektronischen, insbesondere eines optoelektronischen, Bauelements. Der Herstellungsprozess lässt sich in die Schritte Sl bis S7 aufgliedern.
Im Schritt Sl wird ein Substrat 124, 224 mit mindestens einer Halbleiterchip-Kontaktschicht 110a, 110b, 210 bereitgestellt.
Im Schritt S2 wird eine Paste auf die Halbleiterchip- Kontaktschicht 110a, 110b, 210 durch Dispensen oder
Siebdrucken oder Stempeln oder Schablonendrucken oder Jetten aufgebracht. Die Paste weist Silberpartikel, organisches Lösungsmittel und eine organische Matrix auf. Die Silberpartikel sind in die organische Matrix
eingebettet, wodurch wenigstens ein minimaler
Zusammenhalt zwischen den Silberpartikeln gegeben ist.
Im Schritt S3 wird der Halbleiterchip 102, 202 auf die Paste aufgepresst. Dabei wird die Paste verdichtet.
Im optionalen Schritt 4 wird die Paste zum Austreiben des organischen Lösungsmittels aus der Paste getempert. Das Tempern erfolgt in einem Umluftofen unter Normal- Atmosphäre während etwa 10 Minuten bei etwa 150°C.
Im Schritt S5 wird die Paste gesintert, was zu einer Poren aufweisenden Verbindungsschicht 106, 206 führt. Das Sintern erfolgt in einem Umluftofen unter Normal- Atmosphäre während etwa 20 Minuten bei etwa 250°C. Im Sinterschritt wird die organische Matrix ausgebrannt. Die Porosität und das Volumen der Verbindungsschicht 106, 206 verringert sich dabei deutlich. Zudem bilden sich
sogenannte Sinterhälse, die die Festigkeit der
Verbindungsschicht 106, 206 erhöhen. Die Sinterhälse entstehen durch Oberflächendiffusion zwischen den
Sinterpartikeln. Im Schritt S6 wird der auf dem Substrat befestigte
Halbleiterchip 102, 202 mit einem Vergussmaterial, insbesondere einem Silikon oder einem Harz, vergossen.
Im Schritt S7 wird eine Primäroptik 122, 222,
insbesondere eine Linse, auf den Verguss 120, 220
aufgesetzt.
Das optoelektronische Bauelement wurde zur
Veranschaulichung des zugrundeliegenden Gedankens anhand einiger Ausführungsbeispiele beschrieben. Die
Ausführungsbeispiele sind dabei nicht auf bestimmte
Merkmalskombinationen beschränkt. Auch wenn einige
Merkmale und Ausgestaltungen nur im Zusammenhang mit einem besonderen Ausführungsbeispiel oder einzelnen
Ausführungsbeispielen beschrieben wurden, können sie jeweils mit anderen Merkmalen aus anderen
Ausführungsbeispielen kombiniert werden. Es ist ebenso denkbar, in Ausführungsbeispielen einzelne dargestellte Merkmale oder besondere Ausgestaltungen wegzulassen oder hinzuzufügen, soweit die allgemeine technische Lehre realisiert bleibt. Bezugs zeichenliste
100a elektronisches Bauelement
100b elektronisches Bauelement
102 Halbleiterchip
104 Kontaktfläche des Halbleiterchips
106 Poren aufweisende Verbindungsschicht aus Silber
108 Poren in der Verbindungsschicht
110a Halbleiterchip-Kontaktschicht auf Leadframe 110b Halbleiterchip-Kontaktschicht auf Leadframe
112 Kontaktpad
116 Bonddraht
118 Premold-Gehäuse
120 Verguss
122 Primäroptik
124 Leadframe
126a Bondpad auf Leadframe
126b Bondpad auf Leadframe
200 elektronisches Bauelement
202 Halbleiterchip 204 Kontakt fläche des Halbleiterchips
206 Poren aufweisende Verbindungsschicht aus Silber
208 Poren in der Verbindungsschicht
210 Halbleiterchip-Kontaktschicht auf Keramik 212 Kontaktpad
216 Bonddraht
220 Verguss
222 Primäroptik
224 Keramik
226 Bondpad auf Keramik
230 elektrisch leitfähiges Via
232 elektrisch leitfähiges Via
234 metallisierte Kontaktschicht
236 metallisierte Kontaktschicht
Next Patent: SKIN PATCH HAVING OPTIMIZED ACTIVE SUBSTANCE RELEASE