Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
ELECTRONIC COMPONENT AND PASSIVE COMPONENT
Document Type and Number:
WIPO Patent Application WO/2009/057706
Kind Code:
A1
Abstract:
An electronic component and a passive component define correlation between a distance between a pair of identical patterns and a distance between pairs of identical patterns adjacent to each other in a laminating direction, and a value (Q) of an inductor is further improved, attenuation in adjacent frequency bands is ensured and low power consumption is achieved with low loss. A first inductor (L1) is composed of a pair of inductor forming electrodes (40A), a pair of inductor forming electrodes (48A) and a pair of inductor forming electrodes (52A). A relationship between a distance (Da) between the two electrodes configuring each pair of inductor forming electrodes and a distance (Db) between the pairs of inductor forming electrodes adjacent to each other in the laminating direction satisfy the following inequalities; 0

Inventors:
TAKASE, Kouhei (Chikuma Plant, 664-1, Sarukubo, Saku-sh, Nagano 11, 3850011, JP)
Application Number:
JP2008/069786
Publication Date:
May 07, 2009
Filing Date:
October 30, 2008
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
SOSHIN ELECTRIC CO., LTD. (800-38, Nagatoro Saku-sh, Nagano 21, 3850021, JP)
双信電機株式会社 (〒21 長野県佐久市長土呂800-38 Nagano, 3850021, JP)
International Classes:
H01F17/00; H01F27/00; H03H7/075; H03H7/46; H01F17/00; H01F27/00; H03H7/00; H03H7/075
Attorney, Agent or Firm:
CHIBA, Yoshihiro et al. (Shinjuku Maynds Tower 16F, 1-1 Yoyogi 2-chome, Shibuya-k, Tokyo 53, 1510053, JP)
Download PDF:
Claims:
 複数の誘電体層が積層されて構成された誘電体基板(24)と、
 前記誘電体基板(24)内において誘電体層を間に挟んで形成され、且つ、ビアホールにて電気的に接続された一対のインダクタ形成用電極が2つ以上、誘電体層の積層方向に配列され、
 前記各一対のインダクタ形成用電極間に形成されたビアホールにて電気的に接続されることで1つのインダクタが形成された電子部品であって、
 前記一対のインダクタ形成用電極におけるインダクタ形成用電極間の最短距離をDa、隣接する前記各一対のインダクタ形成用電極間の最短距離をDbとしたとき、
   0<Da≦Db
を満足することを特徴とする電子部品。
 請求項1記載の電子部品において、
 前記Daは、
   0<Da≦20μm
を満足することを特徴とする電子部品。
 複数の誘電体層が積層されて構成された誘電体基板(24)を有する受動部品において、
 前記誘電体基板(24)は、1以上のインダクタが前記誘電体層の積層方向と直交する方向に配列形成されるインダクタ形成領域(36)と、前記1以上のインダクタのうち、1以上のインダクタが電気的に接続される1以上のキャパシタが形成されるキャパシタ形成領域(34)とを有し、
 前記インダクタ形成領域(36)に形成される前記1以上のインダクタはそれぞれ、前記誘電体基板(24)内において誘電体層を間に挟んで形成され、且つ、ビアホールにて電気的に接続された一対のインダクタ形成用電極が2つ以上、誘電体層の積層方向に配列され、さらに、前記各一対のインダクタ形成用電極間に形成されたビアホールにて電気的に接続されることで構成されていることを特徴とする受動部品。
 請求項3記載の受動部品において、
 前記一対のインダクタ形成用電極におけるインダクタ形成用電極間の最短距離をDa、隣接する前記各一対のインダクタ形成用電極間の最短距離をDbとしたとき、
   0<Da≦Db
を満足することを特徴とする受動部品。
 請求項4記載の受動部品において、
 前記Daは、
   0<Da≦20μm
を満足することを特徴とする受動部品。
 請求項3~5のいずれか1項に記載の受動部品において、
 前記誘電体基板(24)内に形成され、前記誘電体基板(24)の表面に形成されたアース端子に電気的に接続される内層アース電極を有し、
 積層方向に、前記内層アース電極、前記キャパシタ形成領域(34)、前記インダクタ形成領域(36)が配列されていることを特徴とする受動部品。
Description:
電子部品及び受動部品

 本発明は、複数の誘電体層が積層されて 成された誘電体基板内にインダクタが形成 れた電子部品及び該電子部品の構成を利用 た受動部品に関し、ローパスフィルタ、バ ドパスフィルタ、ハイパスフィルタ等のフ ルタや、これらのフィルタを用いたトリプ クサ等に用いて好適な電子部品及び受動部 に関する。

 従来、複数の誘電体層が積層されて構成 れた誘電体基板内にインダクタが形成され 電子部品があり、特に、インダクタのQ特性 向上としては例えば特許文献1~4が提案されて いる。

 特許文献1記載の電子部品は、誘電体基板 内に形成されたほぼ同一形状の3つの導体パ ーンを間に誘電体層を挟んで積層し、それ れ電気的に接続して1つの信号用線路を構成 るようにしている。これにより、インダク として機能する信号用線路の抵抗成分を低 することができ、インダクタのQ特性を向上 させることができる。

 特許文献2には、特定の複数の誘電体層上 にそれぞれコイル電極を形成して、誘電体層 の積層方向とほぼ直交する方向を軸心方向と するコイルを構成する例が記載されており、 特に、同じパターンのコイル電極を複数の誘 電体層に形成する例が開示されている。この 特許文献2記載の積層コイル部品によれば、 イルの軸心方向に沿って隣接しあうビアホ ル同士の離間間隔が狭くなることを防止し がら各ビアホールの内容積をより大きくす ことが可能となる。

 特許文献3には、誘電体基板内に形成され たほぼ同一形状の2つの渦巻状のコイルパタ ンを間に誘電体層を挟んで積層し、それぞ 電気的に接続して1つのコイルを構成するよ にしている。この特許文献3記載の基板内層 型コイルによれば、小型で高いQ値の基板内 型コイルを提供することができる。

 特許文献4には、誘電体基板内に形成され たほぼ同一形状の2つの第1コイルパターンを に誘電体層を挟んで積層し、それぞれ電気 に接続して1つの第1コイルを構成し、第1コ ルの下層にほぼ同一形状の2つの第2コイル ターンを間に誘電体層を挟んで積層し、そ ぞれ電気的に接続して1つの第2コイルを構成 するようにしている。この特許文献4記載の 層インダクタによれば、絶縁層の剥離を発 させることなく、また、基板の平面面積を 加させることなく、導体損失を極小化する とができる。

特開平11-186038号公報

国際公開第2005/024863号パンフレット

特開平6-140250号公報

特開平8-186024号公報

 上述した特許文献1~4からもわかるように 縦巻き(特許文献2参照)、横巻き(特許文献1 3及び4参照)のインダクタ構造において、一 の同一パターンを設けることは公知である

 しかし、一対の同一パターンにおけるパ ーン間の距離と積層方向に隣接する各一対 同一パターン間の距離の相関によるインダ タンス値の変化及びインダクタのQ値のさら なる向上効果については何ら記載がなく、た だ単に一対の同一パターンを形成した構造だ けでは、1つのパターンでインダクタを構成 る場合よりも逆にインダクタンス値の低下 インダクタのQ値を劣化させる場合もある。 ンダクタンス値の低下を抑えるには、イン クタパターンのターン数及び/又はターン径 の増大が必要となり、インダクタが大型化す るという問題がある。

 近年の通信端末機器において、使用する プリケーション(GPS、テレビジョン、無線通 信等)の使用周波数帯が隣接してきており、 渉が問題となる。

 従って、フィルタに要求される項目とし は、隣接する周波数帯での減衰の確保と、 損失による低消費電力である。当然、小型 の要求も強い。これらの要求項目を実現す ためには、上述した特許文献1~4の記載内容 は不十分であり、さらなる検討が必要とな 。

 本発明はこのような課題を考慮してなさ たものであり、一対の同一パターンにおけ パターン間の距離と積層方向に隣接する各 対の同一パターン間の距離の相関を明らか してインダクタの小型化を確保しつつイン クタのQ値のさらなる向上、隣接する周波数 帯での減衰の確保、低損失による低消費電力 を実現することができる電子部品及び受動部 品を提供することを目的とする。

 第1の本発明に係る電子部品は、複数の誘電 体層が積層されて構成された誘電体基板と、 前記誘電体基板内において誘電体層を間に挟 んで形成され、且つ、ビアホールにて電気的 に接続された一対のインダクタ形成用電極が 2つ以上、誘電体層の積層方向に配列され、 記各一対のインダクタ形成用電極間に形成 れたビアホールにて電気的に接続されるこ で1つのインダクタが形成された電子部品で って、前記一対のインダクタ形成用電極に けるインダクタ形成用電極間の最短距離をD a、隣接する前記各一対のインダクタ形成用 極間の最短距離をDbとしたとき、
   0<Da≦Db
を満足することを特徴とする。

 この場合、前記Daは、
   0<Da≦20μm
を満足することが好ましい。

 次に、第2の本発明に係る受動部品は、複 数の誘電体層が積層されて構成された誘電体 基板を有する受動部品において、前記誘電体 基板は、1以上のインダクタが前記誘電体層 積層方向と直交する方向に配列形成される ンダクタ形成領域と、前記1以上のインダク のうち、1以上のインダクタが電気的に接続 される1以上のキャパシタが形成されるキャ シタ形成領域とを有し、前記インダクタ形 領域に形成される前記1以上のインダクタは れぞれ、前記誘電体基板内において誘電体 を間に挟んで形成され、且つ、ビアホール て電気的に接続された一対のインダクタ形 用電極が2つ以上、誘電体層の積層方向に配 列され、さらに、前記各一対のインダクタ形 成用電極間に形成されたビアホールにて電気 的に接続されることで構成されていることを 特徴とする。

 この場合、前記一対のインダクタ形成用電 におけるインダクタ形成用電極間の最短距 をDa、隣接する前記各一対のインダクタ形 用電極間の最短距離をDbとしたとき、
   0<Da≦Db
を満足することが好ましい。

 また、前記Daは、
   0<Da≦20μm
を満足することがさらに好ましい。

 また、第2の本発明において、前記誘電体 基板内に形成され、前記誘電体基板の表面に 形成されたアース端子に電気的に接続される 内層アース電極を有し、積層方向に、前記内 層アース電極、前記キャパシタ形成領域、前 記インダクタ形成領域が配列されていてもよ い。

 以上説明したように、本発明に係る電子 品及び受動部品によれば、一対の同一パタ ンにおけるパターン間の距離と積層方向に 接する各一対の同一パターン間の距離の相 を明らかにしてインダクタのQ値のさらなる 向上、隣接する周波数帯での減衰の確保、低 損失による低消費電力を実現することができ る。

本実施の形態に係る受動部品の一構成 を示すブロック図である。 本実施の形態に係る受動部品の一構成 を示す回路図である。 本実施の形態に係る受動部品の外観を す斜視図である。 本実施の形態に係る受動部品の端子構 の一例(側面端子構造)を一部省略して示す 視図である。 本実施の形態に係る受動部品の端子構 の他の例(下面端子構造)を一部省略して示 斜視図である。 本実施の形態に係る受動部品の一構成 を示す分解斜視図である。 実験例で用いた受動部品の一部のモデ (実施の形態)を示す説明図である。 実験例で用いた受動部品の一部のモデ (従来構造)を示す説明図である。 従来構造に係る受動部品を示す分解斜 図である。 距離Daを増加させた際のQ値の変化を示 す特性図である。 距離Daを増加させた際のL値の変化を示 す特性図である。 距離Dbを増加させた際のQ値の変化を示 す特性図である。 距離Dbを増加させた際のL値の変化を示 す特性図である。 距離Daを増加させた際のQ値×L値の変化 を示す特性図である。 距離Dbを増加させた際のQ値×L値の変化 を示す特性図である。 キャパシタ形成領域とインダクタ形成 領域との層間距離と挿入損失の関係を示す特 性図である。 キャパシタ形成領域とインダクタ形成 領域との層間距離と減衰量の関係を示す特性 図である。 本実施の形態時係るローパスフィルタ の一構成例を示す分解斜視図である。

 以下、本発明に係る電子部品を受動部品 適用した実施の形態例を図1~図18を参照しな がら説明する。

 本実施の形態に係る受動部品10は、図1に すように、トリプレクサ(triplexer)であって 1つの入力端子12と3つの出力端子(第1出力端 14a~第3出力端子14c)を有する。

 入力端子12と第1出力端子14aとの間にはハ パスフィルタ16が接続され、入力端子12と第 2出力端子14bとの間には第1ローパスフィルタ1 8aとSAWフィルタ20が直列に接続され、入力端 12と第3出力端子14cとの間には第1ローパスフ ルタ18aと第2ローパスフィルタ18bが直列に接 続されている。

 この受動部品10の回路構成例を図2に示す ハイパスフィルタ16は、入力端子12と第1出 端子14a間に接続された第1キャパシタC1と、 1出力端子14aとGND(グランド)間に接続された 1インダクタL1と第2キャパシタC2の直列回路 で構成されている。

 第1ローパスフィルタ18aは、入力端子12と 点22(第1ローパスフィルタ18aとSAWフィルタ20 の接点)間に接続された第2インダクタL2と、 該第2インダクタL2と接点22間のラインとGNDと 間に接続された第3インダクタL3と第3キャパ シタC3の直列回路とで構成されている。

 第2ローパスフィルタ18bは、接点22と第3出 力端子14c間に接続された第4インダクタL4と第 4キャパシタC4の並列回路と、接点22とGND間に 続された第5キャパシタC5と、第3出力端子14c とGND間に接続された第6キャパシタC6とで構成 されている。

 この受動部品10の外観は、図3に示すよう 、後述するように複数の誘電体層が積層さ て構成され、且つ、内部に複数の電極が形 された誘電体基板24と、該誘電体基板24上に 実装されたSAWフィルタ20とを有する。

 端子構造としては、例えば図4に示すよう に、例えば側面端子構造を採用することがで き、この場合、例えば誘電体基板24の第1側面 24aに形成された3つの端子のうち、中央の端 を入力端子、両側の2つの端子をそれぞれア ス端子(第1アース端子26a及び第2アース端子2 6b)とし、誘電体基板24の第2側面24b(第1側面24a 対向する側面)に形成された3つの端子のう 、中央の端子を第3出力端子14c、両側の2つの 端子をそれぞれアース端子(第3アース端子26c び第4アース端子26d)とし、誘電体基板24の第 3側面24cに形成された1つの端子を第1出力端子 14aとし、誘電体基板24の第4側面24d(第3側面24c 対向する側面)に形成された1つの端子を第2 力端子14bとすることができる。

 その他の端子構造としては、例えば図5に 示すように、例えば誘電体基板24の下面24uの に全ての端子を形成する、いわゆる下面端 構造を採用することができ、この場合、例 ば誘電体基板24の下面であって第1側面24aに 接して形成された3つの端子のうち、中央の 端子を入力端子12、両側の2つの端子をそれぞ れアース端子(第1アース端子26a及び第2アース 端子26b)とし、誘電体基板24の下面24uであって 第2側面24bに近接して形成された3つの端子の ち、中央の端子を第3出力端子14c、両側の2 の端子をそれぞれアース端子(第3アース端子 26c及び第4アース端子26d)とし、誘電体基板24 下面24uであって第3側面24cに近接して形成さ た1つの端子を第1出力端子14aとし、誘電体 板24の下面24uであって第4側面24dに近接して 成された1つの端子を第2出力端子14bとするよ うにしてもよい。

 なお、図4及び図5においては、SAWフィル 20が実装される部分の電極構造(電極の個数 配列等)については省略して図示してある。

 そして、誘電体基板24内には、SAWフィル 20を除く、ハイパスフィルタ16、第1ローパス フィルタ18a及び第2ローパスフィルタ18bをそ ぞれ構成する複数の電極が形成されている

 その電極構造の一例を図6を参照しながら 説明する。図6では、端子構造として下面端 構造(図5参照)を採用している。

 図6に示すように、誘電体基板24は、上か 順に、第1誘電体層S1~第13誘電体層S13が積み ねられて構成されている。これらの第1誘電 体層S1~第13誘電体層S13は、1枚あるいは複数枚 の層にて構成される。

 第1誘電体層S1の主面及び第2誘電体層S2の 面には、SAWフィルタ20(図6では図示せず)を 装するための複数の電極が形成されている

 第12誘電体層S12の主面には、ビアホール30 を介して第1アース端子26a~第4アース端子26dと 電気的に接続される内層アース電極32が形成 れている。

 特に、この受動部品10においては、誘電 層の積層方向(下から上に向かって)、内層ア ース電極32、キャパシタ形成領域34、インダ タ形成領域36が配列されて構成されている。 インダクタ形成領域36は、第3誘電体層S3~第8 電体層S8の範囲であり、キャパシタ形成領域 34は、第9誘電体層S9~第11誘電体層S11の範囲で る。各誘電体層の材料は、インダクタ形成 域36を低誘電率材、キャパシタ形成領域34を 高誘電率材として、異種材接合構造とするの が好適である。

 そして、インダクタ形成領域36の第3誘電 層S3の主面には、4つのインダクタ形成用電 (電極40a1~電極40a4)が形成されている。第4誘 体層S4の主面にも、4つのインダクタ形成用 極(電極40b1~電極40b4)が形成されている。

 このうち、電極40a1と電極40b1は、各パタ ン形状が実質的に同じとされ、第3誘電体層S 3を間に挟んで互いに対向しており、ビアホ ル42aにて電気的に接続されている。電極40a2 電極40b2のパターン形状も実質的に同じとさ れ、互いに対向しており、ビアホール42bにて 電気的に接続されている。同様に、電極40a3 電極40b3のパターン形状も実質的に同じとさ 、互いに対向しており、ビアホール42cにて 気的に接続されている。電極40a4と電極40b4 パターン形状も実質的に同じとされ、互い 対向しており、ビアホール42dにて電気的に 続されている。

 つまり、電極40a1と電極40b1は一対のイン クタ形成用電極40Aを構成し、電極40a2と電極4 0b2は一対のインダクタ形成用電極40Bを構成し 、電極40a3と電極40b3は一対のインダクタ形成 電極40Cを構成し、電極40a4と電極40b4は一対 インダクタ形成用電極40Dを構成している。

 また、電極40a2、電極40a3及び電極40a4は、 一端部が互いに接続されて形成され、同様 、電極40b2、電極40b3及び電極40b4も、各一端 が互いに接続されて形成されている。さら 、これら接続部分がビアホール44を介して 1誘電体層S1に形成されたSAWフィルタ20の実装 用電極46に電気的に接続されている。すなわ 、上述の接続部分は、一対のインダクタ形 用電極40Bと、一対のインダクタ形成用電極4 0Cと、一対のインダクタ形成用電極40Dとの接 部分を構成する。

 同様に、第5誘電体層S5の主面には、4つの インダクタ形成用電極(電極48a1~電極48a4)が形 されている。第6誘電体層S6の主面にも、4つ のインダクタ形成用電極(電極48b1~電極48b4)が 成されている。

 このうち、電極48a1と電極48b1は、各パタ ン形状が実質的に同じとされ、第5誘電体層S 5を間に挟んで互いに対向しており、ビアホ ル50aにて電気的に接続されている。電極48a2 電極48b2のパターン形状も実質的に同じとさ れ、互いに対向しており、ビアホール50bにて 電気的に接続されている。同様に、電極48a3 電極48b3のパターン形状も実質的に同じとさ 、互いに対向しており、ビアホール50cにて 気的に接続されている。電極48a4と電極48b4 パターン形状も実質的に同じとされ、互い 対向しており、ビアホール50dにて電気的に 続されている。

 つまり、電極48a1と電極48b1は一対のイン クタ形成用電極48Aを構成し、電極48a2と電極4 8b2は一対のインダクタ形成用電極48Bを構成し 、電極48a3と電極48b3は一対のインダクタ形成 電極48Cを構成し、電極48a4と電極48b4は一対 インダクタ形成用電極48Dを構成している。

 同様に、第7誘電体層S7の主面には、4つの インダクタ形成用電極(電極52a1~電極52a4)が形 されている。第8誘電体層S8の主面にも、4つ のインダクタ形成用電極(電極52b1~電極52b4)が 成されている。

 このうち、電極52a1と電極52b1は、各パタ ン形状が実質的に同じとされ、第7誘電体層S 7を間に挟んで互いに対向しており、ビアホ ル54aにて電気的に接続されている。電極52a2 電極52b2のパターン形状も実質的に同じとさ れ、互いに対向しており、ビアホール54bにて 電気的に接続されている。同様に、電極52a3 電極52b3のパターン形状も実質的に同じとさ 、互いに対向しており、ビアホール54cにて 気的に接続されている。電極52a4と電極52b4 パターン形状も実質的に同じとされ、互い 対向しており、ビアホール54dにて電気的に 続されている。

 つまり、電極52a1と電極52b1は一対のイン クタ形成用電極52Aを構成し、電極52a2と電極5 2b2は一対のインダクタ形成用電極52Bを構成し 、電極52a3と電極52b3は一対のインダクタ形成 電極52Cを構成し、電極52a4と電極52b4は一対 インダクタ形成用電極52Dを構成している。

 さらに、一対のインダクタ形成用電極40A 一対のインダクタ形成用電極48Aとが第4誘電 体層S4に形成されたビアホール56aにて電気的 接続され、一対のインダクタ形成用電極40B 一対のインダクタ形成用電極48Bとが第4誘電 体層S4に形成されたビアホール56bにて電気的 接続され、一対のインダクタ形成用電極40C 一対のインダクタ形成用電極48Cとが第4誘電 体層S4に形成されたビアホール56cにて電気的 接続され、一対のインダクタ形成用電極40D 一対のインダクタ形成用電極48Dとが第4誘電 体層S4に形成されたビアホール56dにて電気的 接続されている。

 同様に、一対のインダクタ形成用電極48A 一対のインダクタ形成用電極52Aが第6誘電体 層S6に形成されたビアホール58aにて電気的に 続され、一対のインダクタ形成用電極48Bと 対のインダクタ形成用電極52Bとが第6誘電体 層S6に形成されたビアホール58bにて電気的に 続され、一対のインダクタ形成用電極48Cと 対のインダクタ形成用電極52Cとが第6誘電体 層S6に形成されたビアホール58cにて電気的に 続され、一対のインダクタ形成用電極48Dと 対のインダクタ形成用電極52Dとが第6誘電体 層S6に形成されたビアホール58dにて電気的に 続されている。

 ここで、一対のインダクタ形成用電極40A ビアホール56a、一対のインダクタ形成用電 48A、ビアホール58a及び一対のインダクタ形 用電極52Aによって図2の第1インダクタL1が構 成され、一対のインダクタ形成用電極40B、ビ アホール56b、一対のインダクタ形成用電極48B 、ビアホール58b及び一対のインダクタ形成用 電極52Bによって図2の第2インダクタL2が構成 れ、一対のインダクタ形成用電極40C、ビア ール56c、一対のインダクタ形成用電極48C、 アホール58c及び一対のインダクタ形成用電 52Cによって図2に示す第3インダクタL3が構成 れ、一対のインダクタ形成用電極40D、ビア ール56d、一対のインダクタ形成用電極48D、 アホール58d及び一対のインダクタ形成用電 52Dによって図2に示す第4インダクタL4が構成 される。

 また、第7誘電体層S7の主面には、第2出力 端子14bとSAWフィルタ用実装電極との接続位置 を調整するための接続電極60が形成されてい 。

 第9誘電体層S9の主面には、2つのキャパシ タ形成用電極(キャパシタ電極62a1及び第5キャ パシタ電極62e)が形成されている。このうち キャパシタ電極62a1は、第3誘電体層S3~第8誘 体層S8に形成されたビアホール64を介して一 のインダクタ形成用電極40Aと電気的に接続 れると共に、第7誘電体層S7~第13誘電体層S13 形成されたビアホール66を介して一対のイ ダクタ形成用電極52B及び入力端子12と電気的 に接続されている。第5キャパシタ電極62eは 第3誘電体層S3~第8誘電体層S8に形成されたビ ホール68を介して上述した接続部分(一対の ンダクタ形成用電極40Bと、一対のインダク 形成用電極40Cと、一対のインダクタ形成用 極40Dとの接続部分)と電気的に接続されてい る。

 また、第10誘電体層S10の主面には、2つの ャパシタ形成用電極(キャパシタ電極62a2及 第4キャパシタ電極62d)が形成されている。こ のうち、キャパシタ電極62a2は、第9誘電体層S 9を間に挟んでキャパシタ電極62a1と対向した 置に形成され、第10誘電体層S10~第13誘電体 S13に形成されたビアホール70を介して第1出 端子14aに電気的に接続されている。第4キャ シタ電極62dは、第9誘電体層S9を間に挟んで 5キャパシタ電極62eと対向した位置に形成さ れ、第7誘電体層S7~第13誘電体層S13に形成され たビアホール72を介して一対のインダクタ形 用電極52Dに電気的に接続されると共に、第3 出力端子14cに電気的に接続されている。

 第11誘電体層S11の主面には、3つのキャパ タ形成用電極(第2キャパシタ電極62b、第3キ パシタ電極62c及び第6キャパシタ電極62f)が 成されている。第2キャパシタ電極62bは、第1 1誘電体層S11を間に挟んで下層の内層アース 極32と対向すると共に、第7誘電体層S7~第10誘 電体層S10に形成されたビアホール74を介して 対のインダクタ形成用電極52Aに電気的に接 されている。第3キャパシタ電極62cは、第11 電体層S11を間に挟んで下層の内層アース電 32と対向すると共に、第7誘電体層S7~第10誘 体層S10に形成されたビアホール76を介して一 対のインダクタ形成用電極52Cに電気的に接続 されている。第6キャパシタ電極62fは、第10誘 電体層S10を間に挟んで上層の第4キャパシタ 極62dと対向すると共に、第11誘電体層S11を間 に挟んで下層の内層アース電極32と対向し、 らに、第7誘電体層S7~第13誘電体層S13に形成 れたビアホール72を介して一対のインダク 形成用電極52Dに電気的に接続されると共に 第4キャパシタ電極62d及び第3出力端子14cに電 気的に接続されている。

 そして、キャパシタ電極62a1とキャパシタ 電極62a2にて図2に示す第1キャパシタC1が構成 れ、第2キャパシタ電極62bと内層アース電極 32にて第2キャパシタC2が構成され、第3キャパ シタ電極62cと内層アース電極32にて第3キャパ シタC3が構成され、第4キャパシタ電極62dと第 6キャパシタ電極62fにて第4キャパシタC4が構 され、第5キャパシタ電極62eと内層アース電 32にて第5キャパシタC5が構成され、第6キャ シタ電極62fと内層アース電極32にて第6キャ シタC6が構成される。

 ここで、1つの実験例を示す。この実験例 は、上述した本実施の形態に係る受動部品10 おいて、一対の同一パターンにおけるパタ ン間の距離と積層方向に隣接する各一対の 一パターン間の距離によるQ値の変化を測定 したものである。具体的には、図7に模式的 示すように、受動部品10のうち、第1インダ タL1を構成する一対のインダクタ形成用電極 40A、一対のインダクタ形成用電極48A及び一対 のインダクタ形成用電極52Aについて、周波数 1GHzに対するQ値とインダクタンス値(nH)を測定 した。測定結果を表1に示す。

 表1において、距離Daは、一対のインダク 形成用電極40Aを構成する電極40a1と電極40b1 の距離、一対のインダクタ形成用電極48Aを 成する電極48a1と電極48b1間の距離、一対のイ ンダクタ形成用電極52Aを構成する電極52a1と 極52b1間の距離をそれぞれ示す。距離Dbは、 対のインダクタ形成用電極40Aの電極40b1と一 のインダクタ形成用電極48Aの電極48a1間の距 離、並びに一対のインダクタ形成用電極48Aの 電極48b1と一対のインダクタ形成用電極52Aの 極52a1間の距離をそれぞれ示す。

 なお、距離Da=0は、図8に示すように、イ ダクタ形成用電極40A、インダクタ形成用電 48A、インダクタ形成用電極52Aがそれぞれ一 構成となっていない構造を示し、これは従 構造に相当する。

 従来構造の受動部品は、図9に示すように 、上から順に、第1誘電体層S1~第10誘電体層S10 が積み重ねられて構成された誘電体基板24を する。このうち、インダクタ形成領域36は 第5誘電体層S5~第7誘電体層S7の範囲である。 お、説明を簡単にするために、キャパシタ 成領域並びにビアホールの説明は省略する

 従来構造において、第5誘電体層S5の主面 は、インダクタ形成用電極40A~インダクタ形 成用電極40Dがそれぞれ1つずつ形成され、第6 電体層S6の主面には、インダクタ形成用電 48A~インダクタ形成用電極48Dがそれぞれ1つず つ形成され、第7誘電体層S7の主面には、イン ダクタ形成用電極52A~インダクタ形成用電極52 Dがそれぞれ1つずつ形成されている。

 さらに、インダクタ形成用電極40A、イン クタ形成用電極48A及びインダクタ形成用電 52Aがビアホールを介して電気的に接続され ことで、図2の第1インダクタL1が構成され、 インダクタ形成用電極40B、インダクタ形成用 電極48B及びインダクタ形成用電極52Bがビアホ ールを介して電気的に接続されることで、第 2インダクタL2が構成され、インダクタ形成用 電極40C、インダクタ形成用電極48C及びインダ クタ形成用電極52Cがビアホールを介して電気 的に接続されることで、第3インダクタL3が構 成され、インダクタ形成用電極40D、インダク タ形成用電極48D及びインダクタ形成用電極52D がビアホールを介して電気的に接続されるこ とで、第4インダクタL4が構成されている。

 そして、この実験例の結果として、距離D aを増加させた際のQ値の変化を図10に示し、 離Daを増加させた際のインダクタンス値の変 化を図11に示し、距離Dbを増加させた際のQ値 変化を図12に示し、距離Dbを増加させた際の インダクタンス値の変化を図13に示す。図10 び図12から、距離Da及びDbが大きくなるほどQ が向上する傾向にあり、図11及び図13から、 距離Da及びDbが大きくなるほどインダクタン 値が減少する傾向にあることがわかる。

 そこで、Q値とインダクタンス値の双方を 加味するため、Q値×インダクタンス値(図面 は、Q*Lと表記した)の変化をみた。距離Daを 加させた際のQ値×インダクタンス値の変化 図14に示し、距離Dbを増加させた際のQ値×イ ダクタンス値の変化を図15に示す。

 図15の枠A及び枠Bで示すように、0<Da≦Db の範囲であれば、Q値×インダクタンス値は増 加傾向にあることがわかる。

 また、図14に示すように、0<Da≦20μmの 囲であれば、従来の値(=500)よりも高い値を ることができることがわかる。

 また、本実施の形態に係る受動部品10は 図6に示すように、誘電体層の積層方向(下か ら上に向かって)、内層アース電極32、キャパ シタ形成領域34、インダクタ形成領域36が配 されている。

 上述した距離Da=0とした場合に、キャパシ タ形成領域34とインダクタ形成領域36との層 距離を狭くしていくと、Q値が劣化し、図16 び図17に示すように、挿入損失が大きくなり 、また、減衰特性も緩やかになるという問題 がある。これを解決するには、キャパシタ形 成領域34とインダクタ形成領域36との層間距 を大きくすればよいが、受動部品の低背化 限界が生じるおそれがある。

 一方、本実施の形態に係る受動部品10で 、インダクタ形成用電極を一対構造とする とから、インダクタ形成領域36の厚み(高さ) 大きくなるが、Q値を向上させることができ ることから、インダクタ形成領域36とキャパ タ形成領域34との層間距離を狭くすること 可能となり、受動部品10の高さを従来構造と 同レベルにすることができ、インダクタ形成 用電極を一対構造にすることによる不利な点 (低背化阻害)を解消させることができる。

 このように、本実施の形態に係る受動部 10においては、インダクタのQ値のさらなる 上、隣接する周波数帯での減衰の確保、低 失による低消費電力を実現することができ 。

 上述の例では、1つの誘電体基板24内に複 のフィルタを混在させた受動部品10を示し が、その他、複数のインダクタと複数のキ パシタにて1つのフィルタを構成するように てもよい。図18にその一例を示す。

 図18に示すフィルタは、ローパスフィル 80であって、複数の誘電体層(第1誘電体層S1~ 16誘電体層S16)が積層されて構成された誘電 基板24のうち、第1誘電体層S1~第10誘電体層S1 0の範囲がインダクタ形成領域36、第11誘電体 S11~第14誘電体層S14がキャパシタ形成領域34 なっている。なお、説明を簡単にするため 、ビアホールの説明並びにキャパシタ形成 域34の説明を省略して示す。

 このローパスフィルタ80においも、上述 た受動部品10と同様に、電極40a1と電極40b1が 対のインダクタ形成用電極40Aを構成し、電 40a2と電極40b2が一対のインダクタ形成用電 40Bを構成し、電極40a3と電極40b3が一対のイン ダクタ形成用電極40Cを構成している。

 また、電極48a1と電極48b1が一対のインダ タ形成用電極48Aを構成し、電極48a2と電極48b2 が一対のインダクタ形成用電極48Bを構成し、 電極48a3と電極48b3が一対のインダクタ形成用 極48Cを構成している。

 また、電極52a1と電極52b1が一対のインダ タ形成用電極52Aを構成し、電極52a2と電極52b2 が一対のインダクタ形成用電極52Bを構成し、 電極52a3と電極52b3が一対のインダクタ形成用 極52Cを構成している。

 同様に、電極82a1と電極82b1が一対のイン クタ形成用電極82Aを構成し、電極82a2と電極8 2b2が一対のインダクタ形成用電極82Bを構成し 、電極82a3と電極82b3が一対のインダクタ形成 電極82Cを構成している。

 また、電極84a1と電極84b1が一対のインダ タ形成用電極84Aを構成し、電極84a2と電極84b2 が一対のインダクタ形成用電極84Bを構成し、 電極84a3と電極84b3が一対のインダクタ形成用 極84Cを構成している。

 このローパスフィルタ80においても、受 部品10と同様に、一対のインダクタ形成用電 極を構成する2つの電極間の距離Daと、一対の インダクタ形成用電極間の距離Dbとの関係を0 <Da≦Db、且つ、0<Da≦20μmとしている。

 そのため、インダクタのQ値のさらなる向 上、隣接する周波数帯での減衰の確保、低損 失による低消費電力を実現することができる 。

 なお、本発明に係る電子部品及び受動部 は、上述の実施の形態に限らず、本発明の 旨を逸脱することなく、種々の構成を採り ることはもちろんである。