蔡一茂 (中国北京市海淀区颐和园路5号, Beijing 1, 100871, CN)
TANG, Poren (NO.5 Yiheyuan Road, Haidian District, Beijing 1, 100871, CN)
唐粕人 (中国北京市海淀区颐和园路5号, Beijing 1, 100871, CN)
北京大学 (中国北京市海淀区颐和园路5号, Beijing 1, 100871, CN)
CAI, Yimao (NO.5 Yiheyuan Road, Haidian District, Beijing 1, 100871, CN)
蔡一茂 (中国北京市海淀区颐和园路5号, Beijing 1, 100871, CN)
TANG, Poren (NO.5 Yiheyuan Road, Haidian District, Beijing 1, 100871, CN)
| 权 利 要 求 书 1. 一种嵌入式非挥发存储器单元的工作方法， 其特征在于， 将选择晶体管的栅极作为存储器 单元的浮栅， 将选择晶体管的源、 漏电极分别作为存储器单元的源、 漏电极， 其中： a) 信息擦除方法为： 将选择晶体管的衬底电极上加一正电压脉冲， 将选择晶体管的源、 漏电极浮置； b) 信息编程方法为： 将选择晶体管的衬底电极和源电极接零电压， 漏电极接一正电压， 产生热电子进行编程； c) 信息读取方法为： 将选择晶体管的漏电极接一偏置电压， 源电极衬底电极接零电位。 2. 如权利要求 1所述的方法， 其特征在于所述选择晶体管为 NMOS晶体管。 3. 如权利要求 2所述的方法， 其特征在于所述 NMOS晶体管的漏端斜注入有 N型杂质； 所 述 NMOS晶体管为低阈值或负阈值 NMOS晶体管。 4. 如权利要求 2或 3所述的方法， 其特征在于步骤 a) 中通过衬底的一个正电压脉冲进行信 息擦除， 所述正电压脉冲的脉冲幅度为 4〜8V; 步骤 b) 中所述编程方法为沟道热电子编 程， 所述正电压为 4〜7V; 步骤 c) 中所述偏置电压为 0〜2.5V的正电压。 5. 一种嵌入式非挥发存储器单元的工作方法， 其特征在于， 将选择晶体管的栅极作为存储器 单元的浮栅， 将选择晶体管的源、 漏电极分别作为存储器单元的源、 漏电极， 其中： a) 信息擦除方法为： 将选择晶体管的衬底电极和源电极上加一 nV正电压， 漏电极浮置 或加一 nV正电压； b) 信息编程方法为： 将选择晶体管的衬底电极和源电极接负电压， 漏电极接一正偏置电 压， 产生热电子进行编程； c) 信息读取方法为： 将选择晶体管的漏电极接一偏置电压， 衬底电极和源电极接一负偏 置电压。 6. 如权利要求 5所述的方法，其特征在于所述选择晶体管为低阈值或负阈值 NMOS晶体管。 7. 如权利要求 6所述的方法， 其特征在于所述 NMOS晶体管的漏端斜注入有 N型杂质。 8. 如权利要求 6或 7所述的方法，其特征在于步骤 a)中采用 Fowler~Nordheim隧穿方法进 行信息擦除， 所述 nV正电压为 6〜12V; 步骤 b) 中所述编程方法为沟道热电子编程， 所 述负电压为一 2〜0V， 所述正偏置电压为 3〜6V; 步骤 c)所述负偏置电压为一 2〜0V， 所 述漏电极偏置电压为 0〜1V。 9. 一种嵌入式非挥发存储器单元， 其特征在于包括一衬底层 （101 )、 一深 N阱层 （102)、 N 阱层（104)、 一 P阱层（103); 其中 层（103)上制作存储单元或阵列， Ν阱层（104) 环绕 P阱层 （103)， 深 N阱层 （102)位于 N阱层 （104)和 P阱层 （103) 的下方， 并与 N阱层 （104) 相连。 10. 如权利要求 9所述的存储器， 其特征在于所述存储器单元的晶体管为 NMOS晶体管或负 阈值 NMOS晶体管； 所述 N阱层（104)顶部设有深 N阱引出 n+注入层（106); 所述 N 阱层 （104) 与该选择晶体管的源极或漏极之间设有一 P阱引出 p +注入层 （107); 所述 选择晶体管的浮栅 （109) 下方设有一厚栅氧化层 （108)。 11. 一种嵌入式非挥发存储阵列， 其特征在于包括若干存储单元， 每一存储单元包括一选择管 和一非挥发存储单元； 其中每一存储单元内， 选择管的栅极与存储阵列的字线连接， 选择 管的源 /漏端与非挥发存储单元的源 /漏端连接， 选择管的另一源 /漏端与存储阵列的公共源 端连接， 非挥发存储单元的另一源 /漏端与存储阵列的位线连接。 12. 如权利要求 11所述的存储阵列， 其特征在于所述选择管为 NMOS晶体管； 所述非挥发存 储单元为低阈值或负阈值 NMOS晶体管； 所述非挥发存储单元的漏端增加一步斜注入 N 型杂质。 |
本发明属于超大规模集成电路中的存储器技术 领域， 具体涉及一种嵌入式非挥发存储器 单元及其工作方法、 存储阵列。 背景技术
非挥发性存储器是一种断电时， 信息不会丢失的存储器件。 随着手机、 笔记本电脑、 掌 上电脑和 U盘等便携式， 移动式设备的快速发展， 非挥发性存储器得到广泛运用， 现在已经 成为市场份额最大的存储器之一。标准的非挥 发性存储器如 EEPROM单元具有浮栅多晶硅和 控制栅多晶硅两层多晶硅结构， 浮栅多晶硅栅需要与外界绝缘， 以实现信息存储的功能。 相 对常规 CMOS逻辑工艺而言， EEPROM单元工艺有两层多晶硅栅工艺， 隧穿氧化层， 阻挡氧 化层， 以及源漏结和衬底掺杂浓度等不同点， 这使得标准 EEPROM单元在嵌入式运用时光刻 次数增加， 工艺难度和成本增大。
为了降低工艺成本， 减小工艺增加给系统其他单元性能带来的影响 ， 研究方向越来越多 关注尽量减少引入嵌入式非挥发存储器时需增 加的工艺或者采用标准的 CMOS工艺实现去实 现嵌入式非挥发性存储器。 单层栅工艺非挥发存储器是这种方案不错的选 择， 但当前提出的 单层栅 EEPROM存储单元一般通过电容将控制栅的电压耦 合到将浮栅晶体管上，单元占用面 积较大， 工作电压高， 不利于提高存储密度。 而且随着技术节点的发展， 电源电压不断縮小， 芯片中产生高压越来越困难， 高电压幅度又受限于 PN结所能承受的耐压。 因此， 目前的单 层栅 EEPROM存储单元同样不能有效满足市场要求。 发明内容
针对于现有技术中的不足， 本发明的目的在于提供一种嵌入式非挥发存储 单元及其工作 方法、 存储阵列， 本发明的非挥发存储单元结合所提出的对应编 程、 擦除和读取方法， 以及 对应的阵列结构， 可以达到减小非挥发存储单元的面积， 改善读写速度， 减小编程、 擦除时 的电压以及可增强存储单元的可靠性。
本发明的技术方案为：
一种嵌入式非挥发存储器单元的工作方法， 其特征在于， 将选择晶体管的栅极作为存储 器单元的浮栅， 将选择晶体管的源、 漏电极分别作为存储器单元的源、 漏电极， 其中：
a) 信息擦除方法为： 将选择晶体管的 底电极上加一正电压脉冲， 将选择晶体管的源、 漏电极浮置；
b) 信息编程方法为： 将选择晶体管的衬底电极和源电极接零电压， 漏电极接一正电压， 产生热电子进行编程；
c) 信息读取方法为： 将选择晶体管的漏电极接一偏置电压， 源电极衬底电极接零电位。 进一步的， 所述选择晶体管为 NMOS晶体管。
进一步的， 所述 NMOS晶体管的漏端斜注入有 N型杂质； 所述 NMOS晶体管为低阈值 或负阈值 NMOS晶体管。
进一步的， 步骤 a) 中通过衬底的一个正电压脉冲进行信息擦除， 所述正电压脉冲的脉 冲幅度为 4〜8V; 步骤 b)中所述编程方法为沟道热电子编程， 所述正电压为 4〜7V; 步骤 c) 中所述偏置电压为 0〜2.5V的正电压。
一种嵌入式非挥发存储器单元的工作方法， 其特征在于， 将选择晶体管的栅极作为存储 器单元的浮栅， 将选择晶体管的源、 漏电极分别作为存储器单元的源、 漏电极， 其中：
a) 信息擦除方法为： 将选择晶体管的衬底电极和源电极上加一 nV正电压， 漏电极浮置 或加一 nV正电压；
b) 信息编程方法为： 将选择晶体管的衬底电极和源电极接负电压， 漏电极接一正偏置电 压， 产生热电子进行编程；
c) 信息读取方法为： 将选择晶体管的漏电极接一偏置电压， 衬底电极和源电极接一负偏 置电压。
进一步的， 所述选择晶体管为低阈值或负阈值 NMOS晶体管。
进一步的， 所述 NMOS晶体管的漏端斜注入有 N型杂质。
进一步的， 步骤 a) 中采用 Fowler~Nordheim隧穿方法进行信息擦除， 所述 nV正电压 为 6〜12V; 步骤 b) 中所述编程方法为沟道热电子编程， 所述负电压为一 2〜0V， 所述正偏 置电压为 3〜6V; 步骤 c) 所述负偏置电压为一 2〜0V， 所述漏电极偏置电压为 0〜1V。
一种嵌入式非挥发存储器单元， 其特征在于包括一衬底层 （101 )、 一深 N阱层 （102)、 N阱层 （104)、 一 P阱层 （103); 其中 P阱层 （103) 上制作存储单元或阵列， N阱层 （104) 环绕 P阱层 （103)， 深 N阱层 （102) 位于 N阱层 （104) 和 P阱层 （103) 的下方， 并与 N 阱层 （104) 相连。
进一步的， 所述存储器单元的晶体管为 NMOS晶体管或负阈值 NMOS晶体管； 所述 N 阱层 （104) 顶部设有深 N阱引出 n+注入层 （106); 所述 N阱层 （104) 与该选择晶体管的 源极或漏极之间设有一 P阱引出 P+注入层 （107); 所述选择晶体管的浮栅 （109) 下方设有 一种嵌入式非挥发存储阵列， 其特征在于包括若干存储单元， 每一存储单元包括一选择 管和一非挥发存储单元； 其中每一存储单元内， 选择管的栅极与存储阵列的字线连接， 选择 管的源 /漏端与非挥发存储单元的源 /漏端连接， 选择管的另一源 /漏端与存储阵列的公共源端 连接， 非挥发存储单元的另一源 /漏端与存储阵列的位线连接。
进一步的，所述选择管为 NMOS晶体管； 所述非挥发存储单元为低阈值或负阈值 NMOS 晶体管； 所述非挥发存储单元的漏端增加一步斜注入 N型杂质。 与现有技术相比， 本发明的积极效果为：
非挥发存储单元的可以采用更小的面积设计， 工作电压低， 改善设计系统设计高压产生 电路复杂度， 同时器件的编程和擦除速度也有相应提高， 可靠性增强。 附图说明
图 1为本发明的非挥发存储单元剖面结构示意图 其中:
110—体硅基底 （P-掺杂） 111一 n+源 /漏
112—厚栅氧化层 113—浮置栅极
图 2为方式一的非挥发存储单元的擦除时的电极 置图
图 3为方式一的非挥发存储单元的编程时的电极 置图
图 4为方式一的非挥发存储单元的读取时的电极 置图
图 5为方式二的非挥发存储单元编程时的电极偏 图
图 6为方式二的非挥发存储单元编程时的电极偏 图
图 7为方式二的非挥发存储单元读取时的电极偏 图
图 8为非挥发存储单元的一种具体实现方法；
101—体硅基底 102—深 N阱
103-P阱 104- N阱
lOS—n+源/漏 106—深 N阱引出 n+注入
107—P阱引出 p+注入 108—厚栅氧化层
109—浮置栅极
图 9非挥发存储单元的一种阵列结构。 具体实施方式
本发明的非挥发性存储器的结构如图：所示， 该存储器件包括一个厚栅氧化层的 NMOS 晶体管， NMOS晶体管的栅与外界隔离， 构成非挥发存储器件的浮栅， 而 NMOS管的源 /漏 构成非挥发存储器件的源和漏。 浮栅为氧化层包围， 与外界隔绝， 在工作时一直浮置， 通过 其他电极电压的变化改变浮栅上的电荷存储的 变化， 器件的阈值改变， 从而实现信息的存储 和变化。 以下详细叙述非挥发存储单元的编程， 擦除和读取操作， 可以由如下两种方式。
一种方式： 存储单元采用衬底热空穴擦除， 沟道热电子编程， 其机制如图 2， 3， 4所示， 图 2是这种存储单元擦除时的电极偏压情况， 在衬底上加一个 Vb为 4V至 8V (优选 6V) 的 正电压脉冲， 其余两个电极 Vs、 Vd、 浮置， 在这个电压脉冲的上升沿， 空穴产生， 电压脉冲 的下降沿空穴在电场作用下获得能量， 成为热空穴， 部分热空穴注入到浮栅上。 注入的空穴 使得存储在浮栅上的电荷改变， 从而存储单元的阈值电压改变， 擦除得到实现。 正电压脉冲 幅度的选择应综合考虑擦除的速度和产生高压 的难易程度。 另外， 应注意到， 由于源漏处于 浮置状态，源漏和衬底间的 PN结不会发生击穿，所以擦除电压幅度不会受 于 PN结的耐压。 图 3是这种存储单元编程时的电极偏压情况， 采用沟道热电子编程， 其中衬底和源端接地， 漏端接一个 4-7V (优选 5V) 正电压。 浮栅存储的空穴可以抬升浮栅电压， 漏端的电压耦合 到浮栅， 进一步抬高浮栅电势， 使得存储单元沟道开启， 热电子在漏端电场作用下加速， 部 分热电子注入到浮栅， 并与浮栅上的空穴中和， 存储单元信息改变。 图 4是这种存储单元信 息被读取时的电极偏压情况， 其中栅电极浮置， 漏电极采用 0到 2.5V的电压偏置， 当浮栅存 在空穴时沟道开启 （当存储单元被擦除后， 浮栅上存有空穴）， 读取到信号电流， 反之则沟道 关断 （当存储单元被编程后， 浮栅上没有空穴）， 没有信号电流。
另一种方式是： 为了提高读取的信号电流和写操作速度， 相比一般的方案， 这里的非挥 发存储单元工作时采用负源端电压辅助， 并且存储单元可以采用低阈值或者负阈值（耗 尽型） 的 NMOS晶体管设计， 从工艺上讲这只需增加一次 N型杂质（如磷， 砷） 的注入。 存储单元 采用沟道热电子编程， Fowlei^Nordheim隧穿机制擦除， 具体的工作机制如图 5， 6， 7所示， 图 5是编程时的电极偏置图， 源和衬底接负压 -2到 0V， 漏端正偏置 3-6V， 负的源和衬底电 压使得 NMOS管更容易开启， 从而产生热电子注入到浮栅。 擦除时的偏置电压如图 6所示， 采用 Fowler~Nordheim隧穿擦除， 在源和衬底加 6-12V正电压， 漏端加同样的电压偏置或者 浮置， 由于 Fowler~Nordheim隧穿的电流很小， 这种方式可以降低操作的功耗， 同时衬底和 源 /漏的 PN结上不会存在高电压， 不会损伤器件的可靠性。 图 7是器件读取时的偏置情况， 同样利用负的源和衬底电压偏置，提高读取的 信号电流， 即源端和衬底接相同的负压 -2到 0V, 漏端接 0到 IV。 此外， 方式一的编程（图 3)和读取 (图 4)时也可以采用方式二图 5， 图 7的 方法， 即源和衬底接负压。 利用负压偏置辅助和负阈值设计， 提高编程速度和读取的信号电 流。 为了提高漏端对浮栅的耦合系数， 上 i .的两种存储单元还可以增加一步在漏端斜注 N 型杂质 （如磷， 砷）， 增大漏和浮栅的交叠。
如上所述， 所提出的非挥发存储单元最终实现需要在存储 单元的源， 漏， 衬底分别加电 压偏置， 其中源漏的电压偏置实现与普通 MOS 晶体管相同。 为了防止加衬底电压给嵌入式 系统中的其他存储单元带来干扰， 设计时采用深 N阱和 N阱连在一起， 并环绕存储器单元或 存储阵列， 以使存储单元与硅片上外围的电路隔离开。如 图 8所示，在存储单元的衬底层（此 时图 8中的 P阱 103相当于图 1中的衬底， 可用 p+注入引出电极）下方设置一深 N阱层， 深 N阱层上、 衬底的两侧设有 N阱， N阱上设置有深 N阱引出 n+注入电极。 当 P阱电压偏置 为 0或正压时， N阱的电压偏置与 P阱相同， 当 P阱电压偏置为负压时， N阱的电压偏置接 零电位。 此外， 存储器阵列中的单元可以共用一个衬底引出和 深 N阱引出， 不会增加单元的 面积。
对于非挥发存储器的最终运用， 还需要构成非挥发存储器的阵列结构， 如图 9所示是对 上述提出的非挥发存储单元的一种可能的阵列 结构， 考虑到对单元的选择性， 存储单元由一 个选择管和非挥发存储器共同构成， 选择管可以采用普通的 MOS 晶体管构成， 选择管的栅 极用作存储阵列的字线，选择管源 /漏的一端与非挥发存储器源 /漏的一端相连， 另一端构成阵 列的共源结构， 非挥发存储器源 /漏的一端与选择管相连， 另一端连接阵列的位线。
本发明提出了非挥发存储单元的结构， 对应的编程， 擦除， 读取方法， 一种实现方法和 一种可能的的阵列结构， 所提出的结构工艺实现与现有的 CMOS工艺兼容， 并有效的减小了 嵌入式非挥发器件单元的单元面积和工作电压 ， 提高了存储密度， 工作速度， 对实现高速， 高存储密度的存储应用中， 有着广泛的应用前景。
以上详细描述了本发明所提供的嵌入式非挥发 存储单元的结构， 本领域的技术人员应当 理解， 在不脱离本发明构思实质范围内的改动， 均落在本发明的保护范围内。