図1は本発明のFED点灯装置の実施例1の構� �を示す回路図であり、具体的にはTV装置を想 定したものである。FED点灯装置は、DC-ACイン� ��ータ1、CNT型FED2、PFC(力率改善回路)3、SMPS4、 マイコン5、サウンド部6、DC-DCコンバータ7、� ��出回路8を有する。

 PFC3は、交流電源からの交流入力電圧を整 流平滑した電圧をスイッチングして昇圧する とともに力率を改善し、SMPS4は電源装置であ� ��、PFC3からの電圧を安定化した直流電圧に変 換して、マイコン5、サウンド部6、DC-ACイン� �ータ1、DC-DCコンバータ7に供給する。

 DC-DCコンバータ7は、SMPS4からの低電圧の� �流電圧を所定の高電圧の直流電圧に変換し� �CNT型FED2の端子TAに供給する。DC-ACインバータ 1は、SMPS4からの低電圧の直流電圧を低電圧の 交流電圧に変換し、CNT型FED2に供給する。

 図2(a)は実施例1のFED点灯装置のFEDの構成� �である。図2(b)は図2(a)のA部の拡大図を示し� �いる。図2(c)は図2(b)のB部の拡大図であり、� �数併設されたCNTを示している。

 CNT型FED2は、DC-ACインバータ1からの交流電 圧を入力する端子TC1,TC2と、DC-DCコンバータ7� �らの直流電圧を入力する端子TAとを有する。 また、CNT型FED2は、図2(a)に示すように、真空� ��閉された空間内に、表面にCNTを有し且つ櫛� ��に対向して配置された第1カソード電極22及� ��第2カソード電極23と、第1及び第2カソード� �極22,23から所定距離離して配置され且つ蛍光 体が塗布された透過型のアノード電極21とを� ��している。

 第1カソード電極22は、端子TC1に接続され� ��第2カソード電極23は、端子TC2に接続され、D C-ACインバータ1から交流電圧が印加されるよ� ��になっている。

 次に、このように構成されたCNT型FED2の点 灯動作を説明する。まず、DC-ACインバータ1か ら端子TC1と端子TC2とに交流電圧が印加される と、第1及び第2カソード電極22,23間に略対称� �交流電圧が印加される。このため、電子が� �起されるとともに、アノード電極21にDC-DCコ� ��バータ7から端子TAを介して印加された直流� ��圧により電子を吸引して電子をアノード電� ��21に衝突させてアノード電極21を発光させる 。

 このため、比較的低い電圧のアノード電� ��21で、カソード電極22,23からアノード電極21� ��大量の電子を飛ばすことができ、電子放出� ��余分なエネルギーを必要としないため、投� ��電力に対して効率良くFEDを点灯させること� ��できる。

 次に、DC-ACインバータ1の詳細について説� ��する。SMPS出力(コンデンサC0)とグランドと� �間には、ハイサイドのP型MOSFETQp1(P型FETQp1と� �する。)とローサイドのN型MOSFETQn1(N型FETQn1と� ��する。)との第1直列回路が接続されている� �SMPS出力(コンデンサC0)とグランドとの間には 、ハイサイドのP型MOSFETQp2(P型FETQp2と称する。 )とローサイドのN型MOSFETQn2(N型FETQn2と称する� �)との第2直列回路が接続されている。

 P型FETQp1,Qp2、N型FETQn1,Qn2は、スイッチング ネットワーク(SWネットワーク)19を構成し、本 発明のスイッチング回路に対応する。

 P型FETQp1とN型FETQn1との接続点とP型FETQp2とN 型FETQn2との接続点との間には、トランスTの� �次巻線Pが接続されている。P型FETQp1,Qp2のソ� �スにSMPS出力(コンデンサC0)からの直流電圧が 供給され、P型FETQp1のゲートとN型FETQn1のゲー� ��とはコントロールIC1-1の端子DRV1に接続され� ��いる。P型FETQp2のゲートとN型FETQn2のゲート� �コントロールIC1-1の端子DRV2に接続されてい� �。

 コントロールIC1-1は、スタート回路10、定 電流決定回路11a、発振器12a、分周器13、誤差� ��幅器15、PWMコンパレータ16a、NANDゲート17a、� ��理ゲート17b、ドライバ18a,18bを有している。 定電流決定回路11aは、端子RFを介して定電流� ��定抵抗R1の一端に接続されている。発振器12 aは、端子CFを介してコンデンサC1の一端に接� ��されている。

 スタート回路10は、SMPS出力(コンデンサC0) からの直流電圧を受けて所定電圧REGを生成し て内部の各部に供給している。定電流決定回 路11aは、定電流決定抵抗R1により任意に設定� ��れる定電流を流す。発振器12aは、定電流決� ��回路11aの定電流に基づいてコンデンサC1の� �放電を行い、図3に示すような鋸波発振波形( 図3では端子CFでのコンデンサC1の充放電電圧� ��示す。)を発生させ、鋸波発振波形に基づい てクロックCKを生成する。クロックCKは、図3� ��示すように、端子CFでの鋸波発振波形に同� �した立ち上がり期間がHレベルで、立下り期� ��がLレベルのパルス電圧波形であり、分周器 13に送られる。

 トランスTの第1の二次巻線S1の一端はCNT型 FED2の端子TC1に接続され、第1の二次巻線S1の� �端は抵抗R2の一端とダイオードD1のアノード� ��接続されている。トランスTの第2の二次巻� �S2の一端はCNT型FED2の端子TC2に接続され、第2� ��二次巻線S2の他端は抵抗R3の一端とダイオー ドD2のアノードに接続されている。

 抵抗R2の他端と抵抗R3の他端とは接地され 、ダイオードD1のカソードとダイオードD2の� �ソードとは抵抗R4の一端と抵抗R5の一端とに� ��続され、抵抗R4の他端は接地されている。� �抗R2,R3,R4,R5、ダイオードD1,D2とは電流検出回� ��を構成している。電流検出回路は、CNT型FED2 に流れる電流を検出し、検出された電流に比 例した電圧を、コントロールIC1-1のフィード� ��ック端子FBを介して誤差増幅器15の反転入力 端子に出力する。

 誤差増幅器15は、反転入力端子に入力さ� �る電流検出回路からの電圧と非反転入力端� �に入力される基準電圧E1との誤差電圧FBOUTを� ��幅し、その誤差電圧FBOUTをPWMコンパレータ16 aの非反転入力端子へ送る。PWMコンパレータ16 aは、非反転入力端子に入力される誤差増幅� �15からの誤差電圧FBOUTが反転入力端子に入力� ��れる端子CFからの鋸波波形電圧以上のとき� �Hレベルで、誤差電圧FBOUTが鋸波波形電圧未� �のときにLレベルとなるパルス信号を生成し� ��、NANDゲート17aと論理ゲート17bとに出力する 。

 分周器13は、発振器12aからのパルス信号� �2分周し、2分周されたパルス信号QをNANDゲー� ��17aに出力するとともに2分周されたパルス信 号Qを反転したパルス信号を論理ゲート17bに� �力する。

 NANDゲート17aは、分周器13からの2分周され たパルス信号とPWMコンパレータ16aからの信号 とのNAND論理を実行しドライバ18a及び端子DRV1� ��介して駆動信号をP型FETQp1とN型FETQn1に出力� �る。論理ゲート17bは、分周器13からの2分周� �れたパルス信号とPWMコンパレータ16aからの� �号とのAND論理を実行しドライバ18b及び端子DR V2を介して駆動信号をP型FETQp2とN型FETQn2に出� �する。

 例えば、図3において、時刻t1~t2では、PWM� ��ンパレータ16aの出力は、Hレベルとなり、分 周器13の出力は、Hレベルとなるので、NANDゲ� �ト17aの出力は、Lレベルとなる。このため、� ��子DRV1からは、Lレベルが出力されて、P型FETQ p1がオンする。

 また、論理ゲート17bの出力は、Hレベルと なるため、端子DRV2からはHレベルが出力され� ��N型FETQn2がオンする。このため、C0,Qp1,P,Qn2,GN Dに沿って延在する経路を電流が流れる。従� �て、CNT型FED2の端子TC1の電圧VC1と端子TC2の電� ��VC2との間の電圧VC1-VC2は、図3に示すように� �電圧となる。

 また、時刻t4~t5では、即ち、分周器13の出 力QがLレベルでPWMコンパレータ16aの出力がHレ ベルのときは、N型FETQn1がオンし、P型FETQp2が� ��ンする。このため、C0,Qp2,P,Qn1,GNDに沿って延 在する経路を電流が流れる。従って、CNT型FED 2の端子TC1の電圧VC1と端子TC2の電圧VC2との間� �電圧VC1-VC2は、図3に示すように負電圧となる 。

 即ち、駆動信号は、分周器13の出力とPWM� �ンパレータ16aの出力との合成によりクロッ� �CKに同期しながら、端子DRV1と端子DRV2に交互� ��送られる。

 以上の動作により、コントロールIC1-1は� �鋸波発振波形の周波数でP型FETQp1,N型FETQn2と� �P型FETQp2,N型FETQn1とを交互にオン/オフさせる� ��これにより、CNT型FED2に矩形波の交流電力が 供給されるとともに、CNT型FED2を流れる電流� �所定値に制御される。

 このように、DC-ACインバータ1で発生した� ��流電圧をCNT型FED2の端子TC1と端子TC2とに印加 するとともに、電流検出回路D1、D2、R2~R4から 得る電気的特性(電圧、電流、電力など)の1つ を、例えば、カソード電極22、23間に流れる� �流を検出し、検出した電流に基づき、コン� �ロールIC1-1がSWネットワーク19の各FETQp1,Qn1,Qp2 ,Qn2をPWM制御する。合わせて、検出回路8(第1� �出回路)は、CNT型FED2のアノード電極21の電気� ��特性(電圧、電流、電力など)を検出する。DC -DCコンバータ7は、検出回路8からの電気的特� ��に基づいて、出力を制御する。これらの方� ��によりFEDの輝度を一定に制御することがで� ��る。

 なお、第1及び第2カソード電極22,23間に印 加される電圧が所定電圧以上に達したときに アノード電極21側が電子を吸引することから� ��FEDの発光効率だけを考慮すれば、第1及び第 2カソード22,23電極間の交流電圧は矩形波であ ることが望ましい。

 また、第1及び第2カソード電極23間の矩形 波電圧は、図1に示すようなフルブリッジ回� �、あるいはハーフブリッジ回路、あるいは� �ッシュプル回路などのMOSFETからなるSWネット ワークのスイッチング及びトランスTによる� �圧により生成することが望ましい。

 但し、DC-ACインバータ1のスイッチングロ� ��なども考慮すると、第1及び第2カソード電� �22,23間の交流電圧は正弦波または台形波であ ることが望ましい。

 また、第1及び第2カソード電極22,23間は、 櫛型形状をなし、容量特性を示すため、スイ ッチングネットワーク回路19の後に接続され� ��トランスTの前後に、直列インダクタンス成 分を付加すれば、容量とインダクタンスとの 共振動作で容易に正弦波も台形波(共振特性� �弱い場合)も生成できる。

 あるいは、コントロールIC1-1は、PWM制御� �代えて、共振動作の場合には周波数制御を� �っても良い。

 なお、真空密閉する空間を細長い線状に� ��成すれば、そのまま放電管のようなバック� ��イトの線光源の代替品として応用できる。� ��空密閉する空間を点状に形成すれば、その� ��まLEDのようなバックライトの点光源の代替� ��として応用できる。

 図4は本発明のFED点灯装置の実施例2の構� �を示す回路図である。実施例2は、実施例1に 対して、コントロールIC1-2内のSWネットワー� �19aがN型FETQn1,N型FETQn2からなるプシュプルで� �成されている点が異なる。

 N型FETQn1のゲートはコントロールIC1-1の端� ��DRV1に接続され、N型FETQn2のゲートはコント� �ールIC1-1の端子DRV2に接続されている。N型FETQ n1のドレインは1次巻線P1の一端に接続され、N 型FETQn2のドレインは1次巻線P2の一端に接続さ れている。

 また、NANDゲート17aの代わりに、ANDゲート 17cを用い、論理ゲート17bの代わりに、論理ゲ ート17dを用いている。

 図5は図4に示す実施例2のFED点灯装置のカ� ��ード間電圧の動作波形図である。

 図5において、時刻t1~t2では、PWMコンパレ� ��タ16aの出力は、Hレベルとなり、分周器13の� ��力は、Hレベルとなるので、ANDゲート17cの出 力は、Hレベルとなる。このため、端子DRV1か� ��は、Hレベルが出力されて、N型FETQn1がオン� �る。また、論理ゲート17dの出力は、Lレベル� ��なるため、端子DRV2からはLレベルが出力さ� �、N型FETQn2がオフする。このため、C0,P1,Qn1,GND に沿って延在する経路を電流が流れる。

 また、時刻t4~t5では、即ち、分周器13の出 力QがLレベルでPWMコンパレータ16aの出力がHレ ベルのときは、N型FETQn1がオフし、N型FETQn2が� ��ンする。このため、C0,P2,Qn2,GNDに沿って延在 する経路を電流が流れる。

 即ち、駆動信号は、分周器13の出力とPWM� �ンパレータ16aの出力との合成によりクロッ� �CKに同期しながら、鋸波発振波形の立ち下り 期間をデットタイムとして、端子DRV1と端子DR V2に交互に送られる。

 また、第1及び第2カソード電極22,23間は、 櫛型形状をなし、容量特性を示すため、SWネ� ��トワーク19aの後に接続されるトランスTの前 後に、直列インダクタンスLrを付加したので� ��第1及び第2カソード電極22,23間の容量と直列 インダクタンスLrとの共振動作で、容易に正� ��波を生成できる(図5のVC1-VC2間波形)。

 なお、実施例2のCNT型FED点灯装置のカソー ド電極22,23からアノード電極21に流れる電流� �波形図を図6に示した。図6において、カソー ド間電圧(VC1-VC2)が所定電圧(±VS)以上になると 、アノード電極21が電子を吸引(カソード電極 22,23から電子を放出)し、アノード電極21が点� ��する。電子放出の状態は、アノード電極21� �流入する電流により確認できる。

 図7は図4に示す実施例2のCNT型FED点灯装置� ��カソード電圧に対する輝度特性を示す図で� ��る。図7から、カソード電圧の増加に伴って FEDの輝度も増加していることがわかる。図8� �図4に示す実施例2のFED点灯装置のアノード電 圧に対する輝度特性を示す図である。図8か� �、アノード電圧の増加に伴ってFEDの輝度も� �加していることがわかる。

 図9は本発明をLCDバックライトパネルの点 灯に応用した場合の実施例3を示す図である� �図4に示す実施例2がCNT型FED2を用いたのに対� �て、図9に示す実施例3は、LCDバックライトパ ネル2aを用いた点が異なり、その他の構成は� ��図4に示す構成と同一である。図10は図9に示 すLCDバックライトパネルの構成例を示す図で ある。

 図10に示すLCDバックライトパネル2aにおい て、LCDバックライトパネル2aには、4つのLCDバ ックライト31-1~31-4が併設されている。各LCDバ ックライト31-1~31-4には、第1カソード電極22a� �ための端子TC11~TC14と、第2カソード電極23aの� ��めの端子TC21~TC24と、アノード電極21aのため� ��端子TA1~TA4が設けられている。

 端子TC1は、端子TC11~TC14に接続され、端子T C2は、端子TC21~TC24に接続され、DC-ACインバー� �1aから低電圧が各LCDバックライト31-1~31-4の第 1カソード電極22aと第2カソード電極23a間に印� ��されるようになっている。

 端子TAは、端子TA1~TA4に接続され、DC-DCコ� �バータ7から各LCDバックライト31-1~31-4のアノ� ��ド電極23aに高電圧が印加されるようになっ� ��いる。

 このような構成によれば、各LCDバックラ� ��ト31-1~31-4において、DC-ACインバータ1aから端 子TC1と端子TC2とに交流電圧が印加されると、 第1及び第2カソード電極22a,23a間に略対称の交 流電圧が印加される。このため、電子が励起 されるとともに、アノード電極21aにDC-DCコン� ��ータ7から端子TAを介して印加された直流電� ��により電子を吸引して電子をアノード電極2 1aに衝突させてアノード電極21aを発光させる� ��

 このため、比較的低い電圧のアノード電� ��21aで、カソード電極22a,23aからアノード電極 21aに大量の電子を飛ばすことができ、電子放 出に余分なエネルギーを必要としないため、 投入電力に対して効率良くLCDを点灯させるこ とができる。ここでLCDセル33はこれらの光を� ��像信号に基づいて透過、遮断する。

 なお、本発明は上述した実施例に限定さ� ��るものではない。DC-DCコンバータ7やAC-DCイ� �バータ1aは、例えば、PFC3の出力に接続して� �良い。また、図4及び図9に示すトランスTの� �力側のインダクタンスLrは、トランスTの入� �側に設けても良く、あるいは、リーケージ� �ンダクタンスを有するトランスに置き換え� �も良い。また、インダクタンスLrと直列にコ ンデンサや抵抗を挿入しても良い。

 さらに、電気的特性は、トランスTの1次� �やFETQp1,Qn1,Qp2,Qn2を流れる電流によって検出� �ても良い。コントロールIC1-1,1-2は、マイコ� �5からの信号に基づいて、低周波数の間欠ド� ��イブ(バースト調光)を行うバースト調光機� �を追加しても良く、電源投入時やバースト� �光の立ち上がり時に、PWM制御のオンデュー� �ィを徐々に広げていくソフトスタート機能� �追加しても良く、鋸波発振波形の立ち下り� �間をデットタイムとして、分周されたパル� �信号Qに対して所定のデットタイムを有する� ��能を追加しても良い。

(米国指定) 
 本国際特許出願は米国指定に関し、2008年6� �17日に出願された日本国特許出願第2008-158049� ��(2008年6月17日出願)について米国特許法第119� ��(a)に基づく優先権の利益を援用し、当該開� ��内容を引用する。