技术领域

本发明属于微电子器件技术领域，涉及半导体 器件和相关工艺制备方法，更具体的说， 涉及场效应晶体管及其制备方法。

背景技术

M0S 场效应晶体管 （M0SFET) 是金属 -氧化物-半导体场效应晶体管的简称， 是利用电 场效应来控制半导体中电流的一种半导说体器 件， 只依靠一种载流子参与导电， 故又称为单 极型晶体管。 M0S 场效应晶体管可以用半导体硅、 锗为材料， 也可用化合物半导体砷化镓 等材料制作， 目前以使用硅材料的最多。 通常 M0书S场效应晶体管由半导体衬底、 源区和漏 区、 栅氧化层以及栅电极等几个主要部分组成， 其基本结构一般是一个四端器件， 它的中 间部分是由金属-绝缘体-半导体组成的 M0S电容结构， M0S电容的两侧分别是源区和漏区， 在正常的工作状态下， 载流子将从源区流入， 从漏区流出， 绝缘层上为栅极， 在栅极上施 加电压， 可以改变绝缘层中的电场强度， 控制半导体表面电场， 从而改变半导体表面沟道 的导电能力。

常规 M0S场效应晶体管的源区和漏区是纯粹重掺杂 PN结结构。 这种 PN结可以采用扩 散、 离子注入等制造工艺， 将一定数量的杂质掺入半导体衬底在场效应晶 体管的源区和漏 区形成。 然而， 具有这种源漏结构的场效应晶体管其串眹电阻 比较大， 短沟道效应严重， 且不易按比例缩小。

如果将金属硅化物源漏来代替传统的重掺杂 PN结源漏并应用在未来超缩微化的 CMOS 器件中， 将会在一定程度上提高场效应晶体管的性能。 金属硅化物源漏是指金属硅化物作 为场效应的源极和漏极并且金属硅化物和硅衬 底之间形成肖特基结， 其主要优势是低的寄 生电阻， 优良的按比例缩小特性， 简便的工艺制造， 低的热预算以及抗闩锁效应或者绝缘 体上的硅 （S0I ) 里的浮体效应。 然而， 纯粹由肖特基结组成源漏的场效应晶体管也有 许 多潜在的问题， 肖特基结常存在额外的漏电流和软击穿， 这种源漏结构的场效应晶体管的 可靠性目前还没有得到很好的研究。

混合结由肖特基结和 PN 结混合构成， 具有工作电流高、 开关速度快、 漏电流小， 击 穿电压高等优点。 发明内容 本发明的目的是提出一种工作电流高、 开关速度快、 漏电流小的不对称型源漏场效应 晶体管及其制备方法。

本发明提出的场效应晶体管， 包括半导体衬底、 栅极结构、 分别为混合结和 PN 结的 源区和漏区， 所述源区与漏区结构不对称， 其一由 PN 结构成， 另外一个由混合结构成， 所述混合结由肖特基结和 PN结混合构成。

优选地， 所述肖特基结由金属半导体化合物和所述半导 体衬底接触构成， 所述 PN 结 是通过注入与所述半导体衬底掺杂类型不同的 杂质离子并通过随后的热退火形成。

优选地， 所述混合结中的所述金属半导体化合物与所述 半导体衬底形成肖特基结， 并 同时与所述半导体衬底中的所述源区或漏区中 的高掺杂区域形成欧姆接触。

优选地， 所述半导体衬底是硅、 锗、 锗硅合金、 S0I结构或 G0I结构， 所述半导体衬 底的掺杂浓度在 1 *1(^到 l*l (Tcm ^: '之间。

优选地， 所述场效应晶体管进一步包括形成在所述半导 体衬底中的浅槽隔离结构、 位 于所述栅极结构两侧的侧墙结构。

优选地， 所述的金属半导体化合物为硅化镍、 锗化镍、 硅化钴、 锗化钴、 硅化钛、 锗 化钛、 硅化铂、 锗化铂中的任意一种或者它们之中几种的混合 物。

本发明的另一目的是提供一种制备上述不对称 型源漏场效应晶体管的方法， 包括如下 步骤：

a，提供一个半导体衬底， 用浅槽隔离工艺形成隔离结构； ' b,形成第一绝缘介质层， 接着在所述第一绝缘介质层上形成一个电极层 ， 然后通过光 刻、 刻蚀工艺对所述电极层和所述第一绝缘层进行 图形化刻蚀从而形成栅极结构及其两侧 的源极区域和漏极区域；

c,淀积形成第二绝缘介质层；

d,利用选择性各向异性刻蚀工艺对所述第二绝� ��介质层进行刻蚀， 从而沿着所述栅极 结构两侧形成侧墙结构；

e,进行离子注入， 选择注入角度 α使得源极区域或漏极区域部分有离子到达， 进行退 火使注入的离子激活， 在源极区域和漏极区域形成 ΡΝ结；

f， 淀积一金属层， 退火后所述金属层和所述源极区域和漏极区域 内暴露出来的所述半 导体衬底反应形成金属半导体化合物导体层， 除去未与上述半导体衬底反应的所述金属 层。

本发明提供另一种制备所述不对称型源漏场效 应晶体管的方法， 包括如下步骤： a,提供一个半导体衬底， 用浅槽隔离工艺形成隔离结构； b,形成第一绝缘介质层， 接着在所述第一绝缘介质层上形成一个电极层 ， 然后通过光 刻、 刻蚀工艺对所述电极层和所述第一绝缘层进行 图形化刻蚀从而形成栅极结构及其两侧 的源极区域和漏极区域；

c,进行第一次离子注入， 选择注入角度 α使得源极区域或漏极区域部分有离子到达， 进行退火使注入的离子激活， 在源极区域和漏极区域形成 ΡΝ结；

d，淀积形成第二绝缘介质层；

e, 利用选择性各向异性刻蚀工艺对所述第二绝缘 介质层进行刻蚀， 从而沿着所述栅 极结构两侧形成侧墙结构， 侧墙结构的厚度应小于栅极结构的高度与 tana的乘积；

f,淀积一金属层， 退火后所述金属层和所述源极区域和漏极区域 内暴露出来的所述半 导体衬底反应形成金属半导体化合物导体层， 除去未与上述半导体衬底反应的所述金属 层。

优选地， 以上两种方法中所述半导体衬底是硅、 锗、 锗硅合金、 S0I结构或 G0I结构。 优选地， 以上两种方法所述第一绝缘介质层为二氧化硅 、 氮化硅、 氧化铝或袷基高介 电常数介质材料。

优选地， 以上两种方法所述的电极层包含至少一个导电 层， 所述导电层为多晶硅、 氮 化钛、 氮化钽、 钨金属、 金属硅化物中的任意一种或者为它们之间的多 层结构。

优选地， 以上两种方法通过所述离子注入在所述半导体 衬底中形成的杂质峰值浓度不 低于 l*10 ¹⁹ crtT'。

优选地， 以上两种方法所述金属层为镍、 钴、 钛、 铂中的任意一种或者为它们之间的 混合物。

优选地， 以上两种方法所述金属半导体化合物导体层为 硅化镍、 锗化镍、 硅化钴、 锗 化钴、 硅化钛、 锗化钛、 硅化铂、 锗化铂中的任意一种或者它们之中几种的混合 物。

本发明具有工作电流高、 开关速度快、 漏电流小， 击穿电压高等优点。

这些目标以及本发明的内容和特点， 将经过下面的附图说明进行详细的讲解。 附图说明

图 1是本发明一个实例中使用的半导体衬底在形� �浅槽隔离结构后的截面示意图。 图 2是继图 1后在半导体衬底上形成第一绝缘介质层和电� �层后的截面示意图。 图 3是继图 2后通过光刻和刻蚀方法形成栅极结构后的截� �示意图。

图 4是继图 3后淀积形成第二绝缘介质层后的截面示意图� �

图 5是继图 4后进行刻蚀步骤形成侧墙结构后的截面示意� �。 · 图 6是继图 5后进行离子注入并退火后的截面示意图。

图 7是继图 6后淀积金属层后的截面示意图。

图 8 是继图 7 后退火并除去金属层后形成的不对称型源漏场 效应晶体管的截面示意 图 9是继图 3后进行离子注入并退火后的截面示意图。

图 10是继图 9后淀积形成第二绝缘介质层后的截面示意图� �

图 11是继图 10后进行刻蚀步骤形成侧墙结构后的截面示意� ��。

图 12是继图 1 1后淀积金属层后的截面示意图。

图 13是继图 12后退火并除去金属层后形成的不对称型源漏� ��效应晶体管的截面示意

具体实施方式

下面结合附图对本发明提出的不对称型源漏场 效应晶体管结构与制造工艺进行详细 的描述。 后面的描述中， 相同的附图标记表示相同的组件， 对其重复描述将省略。 在后面 的参考附图中， 为了方便说明， 放大或者縮小了不同层和区域的尺寸， 所以所示大小并不 一定代表实际尺寸， 也不反映尺寸的比例关系。

应当注意的是在不偏离本发明的精神和范围的 情况下还可以构成许多有很大差别的 实施例。 应当理解， 除了如所附的权利要求所限定的， 本发明不限于在说明书中所述的具 体实例。

图 1是本发明一个实例中使用的半导体衬底形成� �槽隔离结构后的截面示意图。 首先 准备硅衬底 101并完成生长前的各项工艺如清洗和去除硅表 面的天然二氧化硅薄层等。 在 该实例中， 所述的半导体衬底为单晶硅。 然后使用浅槽隔离工艺在晶体管周围制造隔离 结 构 102。 ·

如图 2所示， 首先在衬底上形成第一绝缘介质层 203。 然后再在第一绝缘介质层 203 上形成一层电极层 204。

如图 3所示， 通过光刻和刻蚀工艺对电极层和第一绝缘介质 层进行图形化处理， 从而 形成栅极结构及其两侧的源极区域和漏极区域 。

如图 4所示， 继续淀积形成第二绝缘介质层 305。 然后利用干法刻蚀工艺对该绝缘介 质层进行各向异性刻蚀， 从而沿着栅极结构两侧形成侧墙结构 315， 此时截面形状如图 5 所示。 '

如图 6所示， 进行离子注入， 选择注入角度 α使得源极区域或漏极区域部分有离子到 达，进行退火使注入的离子激活，在半导体衬 底中形成掺杂类型与衬底相反的区域 406, 406 与硅衬底 101形成 PN结。

如图 7所示， 在衬底上淀积一金属层 507, 507为镍、 钴、 钛、 铂中的任意一种或者为 它们之间的混合物， 退火后 507和源极区域、 漏极区域曝露出来的衬底反应生成金属半导 体化合物。

如图 8所示，除去剩余未反应的金属层 507后金属半导体化合物导体层 517裸露出来， 517 为硅化镍、 锗化镍、 硅化钴、 锗化钴、 硅化钛、 锗化钛、 硅化铂、 锗化铂中的任意一 种或者为它们之间的混合物。 在不偏离本发明精神的基础上， 也可以选用其他工艺方法形 成导体层 517。

下面描述根据本发明制备不对称型源漏场效应 晶体管的又一个实例：

图 1是本发明一个实例中使用的半导体衬底形成� �槽隔离结构后的截面示意图。 首先 准备硅衬底 101并完成生长前的各项工艺如清洗和去除硅表 面的天然二氧化硅薄层等。 在 该实例中， 所述的半导体衬底为单晶硅。 然后使用浅槽隔离工艺在晶体管周围制造隔离 结 构 102。

如图 2所示， 首先在衬底上形成第一绝缘介质层 203。 然后再在第一绝缘介质层 203 上形成一层电极层 204。

如图 3所示， 通过光刻和刻蚀工艺对电极层和第一绝缘介质 层进行图形化处理， 从而 形成栅极结构及其两侧的源极区域和漏极区域 。

如图 9所示， 进行离子注 Λ, 选择注入角度， 使得源极区域或漏极区域部分有离子到 达，进行退火使注入的离子激活，在半导体衬 底中形成掺杂类型与衬底相反的区域 606, 606 与 101形成 PN结。

如图 10所示， 淀积形成第二绝缘介质层 705。然后利用干法刻蚀工艺对该绝缘介质层 进行各向异性刻蚀， 从而沿着栅极结构两侧形成侧墙结构 715， 715 的厚度应小于栅极结 构的高度与 tana的乘积， 即保证有部分衬底 101暴露出来， 此时截面形状如图 1 1所示。

如图 12所示， 在衬底上淀积一金属层 807, 807为镍、 钴、 钛、 铂中的任意一种或者 为它们之间的混合物， 退火后 807和源极区域、 漏极区域曝露出来的衬底反应生成金属半 导体化合物。

如图 13所示， 除去剩余未反应的金属层 807后所述金属半导体化合物导体层 817裸 露出来， 817与 101 形成肖特基结， 与 606形成欧姆接触。 817为硅化镍、 锗化镍、 硅化 钴、 锗化钴、 硅化钛、 锗化钛、 硅化铂、 锗化铂中的任意一种或者为它们之间的混合物 。 在不偏离本发明精神的基础上， 也可以选用其他工艺方法形成导体层 817。