内藤 克幸 (())
シャープ株式会社 (〒22 大阪府大阪市阿倍野区長池町２２番２２号 Osaka, 5458522, JP)
NAITOH, Katsuyuki (())
| 半導体チップ搭載領域と金属箔パターン形成領域とを一表面に有する基材と、 上記金属箔パターン形成領域に形成され、金属箔から成る複数の配線パターンと を備え、 上記金属箔パターン形成領域の少なくとも一部では、上記配線パターン同士の間隔に対する上記配線パターンの幅の比率が1を越え且つ8.7以下となるように、上記複数の配線パターンが形成されていることを特徴とするフレキシブル基板。 |
| 請求項1に記載のフレキシブル基板において、 平面視で、上記複数の配線パターンの表面積の合計は、上記基材の上記一表面の面積の50~90%の範囲内であることを特徴とするフレキシブル基板。 |
| 請求項1に記載のフレキシブル基板において、 上記配線パターン同士の間隔に対する上記配線パターンの幅の比率が1を越え且つ8.7以下となるように形成された上記複数の配線パターンは、ファンアウト構造を有することを特徴とするフレキシブル基板。 |
| 請求項1に記載のフレキシブル基板において、 上記基材の上記一表面において、上記半導体チップ搭載領域以外の領域は全て上記金属箔パターン形成領域であることを特徴とするフレキシブル基板。 |
| 請求項1に記載のフレキシブル基板において、 上記金属箔パターン形成領域には、金属箔から成るベタパターンが形成されていることを特徴とするフレキシブル基板。 |
| 請求項5に記載のフレキシブル基板において、 上記ベタパターンの少なくとも一部が上記半導体チップ搭載領域を横断していることを特徴とするフレキシブル基板。 |
| 請求項5に記載のフレキシブル基板において、 上記ベタパターンには穴が形成されていることを特徴とするフレキシブル基板。 |
| 請求項7に記載のフレキシブル基板において、 上記穴は単数または複数あり、上記穴の平面視の形が長方形であり、 上記穴が複数ある場合は、上記複数の穴が上記長方形の短辺と平行な方向に並ぶように配置されていることを特徴とするフレキシブル基板。 |
| 請求項7に記載のフレキシブル基板において、 上記穴は単数または複数あり、上記穴の平面視の形が円または多角形であり、 上記穴が複数ある場合は、上記複数の穴がマトリクス状に配置されていることを特徴とするフレキシブル基板。 |
| 請求項7に記載のフレキシブル基板において、 平面視で、上記複数の配線パターンの表面積と、上記穴の側面の面積を含む上記ベタパターンの表面積との合計は、上記基材の上記一表面の面積の50~90%の範囲内であることを特徴とするフレキシブル基板。 |
| 請求項7に記載のフレキシブル基板において、 上記穴は、上記半導体チップ搭載領域に搭載する半導体チップと、上記半導体チップ搭載領域との位置を合わせるための位置合わせマークであることを特徴とするフレキシブル基板。 |
| 請求項1に記載のフレキシブル基板と、 上記半導体チップ搭載領域に搭載されると共に、上記複数の配線パターンに接続された半導体チップと を備えたことを特徴とする半導体装置。 |
本発明は、フレキシブル基板や、例えばC OF(チップ・オン・フィルム)型やテープキャ ア型等の半導体装置に関する。
現在の液晶ドライバチップでは、入力信 はシリアル入力により動作スピードがより 速となっている。また、液晶パネルの大型 により液晶パネルに出力する電圧はより高 なっている。これらの原因により、上記液 ドライバチップからの発熱量が高くなって る。
一方、上記液晶ドライバチップはより小 化されており、単位面積における発熱量は り高くなり、これらの相乗効果で益々発熱 、積極的に放熱する方法をとらないと、不 合が発生してしまう。
特開平10-32229号公報には、積極的に放熱 る構造を持つフレキシブルを備えた半導体 置が記載されている。
図5に、上記半導体装置のフレキシブル基 板101を上方から見た概略図を示す。また、図 6に、上記フレキシブル基板101に搭載された 導体チップ109を斜め上方から見た概略図を す。
上記フレキシブル基板101は、図5,図6に示 ように、主としてポリイミドフィルムと金 箔とから成り、その金属箔から成る配線パ ーン102を上面に有している。
上記配線パターン102は、インナーリード1 12、出力アウターリード113、入力アウターリ ド114及び引き回し配線115で構成されている
上記インナーリード112は半導体チップ109 接続される端子であり、また、出力アウタ リード113は液晶パネルとの接続端子であり また、入力アウターリード114は外部回路基 等との接続端子であり、また、引き回し配 115は出力アウターリード113と入力アウター ード114とを結線する。
また、上記配線パターン102は主に銅箔か なり、この銅箔の表面には後述する半導体 ップ109との接続のためSn(スズ)が被覆されて いる。
上記半導体チップ109の下面(フレキシブル 基板101側の表面)の周縁部には、突起電極110 Auメッキにて形成されている。
また、上記フレキシブル基板101に対する 導体チップ109の接続は、インナーリード112 び突起電極110に外部から熱と圧力を与えて う。この熱と圧力がインナーリード112及び 起電極110に加わると、インナーリード112のS nと突起電極110のAuとの共晶合金が得られる。
通常、上記半導体チップ109の突起電極ピ チに合せたインナーリードピッチに比べ、 晶パネルや外部回路基板へ接続するための ウターリードピッチは比較的粗いため、引 回し配線115はインナーリード112から入出力 ウターリードまでファンアウトしたパター ングとなっている。
上記フレキシブル基板101の上面において 半導体チップ109の下面の短辺の両側には、 形状のベタパターン116が形成されている。
このベタパターン116は、フレキシブル基 101の上面において半導体チップ109を搭載す 領域に重ならないように形成されている。 た、上記ベタパターン116の表面積は、各配 パターン102の表面積の合計よりも広くなっ いる。そして、上記ベタパターン116は、半 体チップ109の下面の短辺近傍の突起電極110 接続されている。これにより、上記半導体 ップ109から発生する熱がベタパターン116に わり、その熱をベタパターン116で放出する とが可能となる。なお、上記ベタパターン1 16は信号の入出力に実質的に関与しない。
また、上記半導体チップ109に接続された タパターン116をグランドや電源端子とし、 のベタパターン116を介して半導体チップ109 ら図示しない回路基板のグランドや電源ラ ンに伝わる熱経路とすれば、通常、回路基 の電源やグランドラインは他の信号線より が広いため、この信号線によりさらに効率 く放熱が可能となる。
ところで、上記フレキシブル基板101は材 節約と軽薄短小の観点からフレキシブル基 101自身を小さくしたい、または、配線パタ ン102の形成領域を小さくしたい。このため 本来は電気的動作に寄与する配線パターン1 02のみを形成しつつ、フレキシブル基板101に 熱効果を持たせたいが、特許文献1の半導体 装置ではわざわざ電気的動作に寄与する配線 パターン110以外に放熱専用のパターンつまり ベタパターン116を形成している。さらには、 上記ベタパターン116は、各配線パターン102の 表面積の合計よりも大きい表面積を有する島 形状となっている。
その結果、特開平10-32229号公報の半導体 置は、フレキシブル基板101の大型化を招く 態となり、フレキシブル基板101を小型化す ことができないという問題がある。
そこで、本発明の課題は、放熱性を改善 ることができ、小型化することができるフ キシブル基板と、このフレキシブル基板を えた半導体装置とを提供することにある。
上記課題を解決するため、発明者は本来 気的動作に寄与するパターンの放熱効果を めた。
本発明のフレキシブル基板は、
半導体チップ搭載領域と金属箔パターン形
領域とを一表面に有する基材と、
上記金属箔パターン形成領域に形成され、
属箔から成る複数の配線パターンと
を備え、
上記金属箔パターン形成領域の少なくとも
部では、上記配線パターン同士の間隔に対
る上記配線パターンの幅の比率が1を越え且
つ8.7以下となるように、上記複数の配線パタ
ーンが形成されていることを特徴としている
。
上記構成のフレキシブル基板によれば、 記配線パターン同士の間隔に対する配線パ ーンの幅の比率が1を越え且つ8.7以下となる 。つまり、上記配線パターンの幅を配線パタ ーン同士の間隔で割った値が1を越え且つ8.7 下となる。このとき、上記配線パターン同 の間隔の単位と配線パターンの幅の単位と 同じである。
したがって、上記フレキシブル基板は、 線パターンの表面積が大きくなって、配線 ターンの放熱効果を高めることができる結 、放熱性を改善することができる。
また、上記フレキシブル基板の放熱性が 善することによって、金属箔パターン形成 域に形成される例えばベタパターンを小さ したり、そのベタパターンを無くしたりす ことができるので、フレキシブル基板は小 化することができる。
また、上記配線パターン同士の間隔に対 る配線パターンの幅の比率が1以下となるよ うに、複数の配線パターンを形成すると、配 線パターンの放熱効果が低くなってしまう。
また、上記配線パターン同士の間隔に対 る配線パターンの幅の比率が8.7を越えるよ に、複数の配線パターンを形成すると、配 パターン同士が接触する不具合が発生する 率が非常に高くなる。
一実施形態のフレキシブル基板では、
平面視で、上記複数の配線パターンの表面
の合計は、上記基材の上記一表面の面積の5
0~90%の範囲内である。
上記実施形態のフレキシブル基板によれ 、平面視で、上記複数の配線パターンの表 積の合計が、基材の一表面の面積の50~90%の 囲内であるので、基材の一表面の大部分を 熱に寄与する領域とすることができる。
一実施形態のフレキシブル基板では、
上記配線パターン同士の間隔に対する上記
線パターンの幅の比率が1を越え且つ8.7以下
となるように形成された上記複数の配線パタ
ーンは、ファンアウト構造を有する。
上記実施形態のフレキシブル基板によれ 、上記比率が1を越え且つ8.7以下となるよう に形成された複数の配線パターンがファンア ウト構造を有するので、その配線パターンと 外部機器との接続が容易である。
一実施形態のフレキシブル基板では、
上記基材の上記一表面において、上記半導
チップ搭載領域以外の領域は全て上記金属
パターン形成領域である。
上記実施形態のフレキシブル基板によれ 、上記基材の一表面において、半導体チッ 搭載領域以外の領域は全て金属箔パターン 成領域であるので、放熱に寄与する領域を きくすることができる。
一実施形態のフレキシブル基板では、
上記金属箔パターン形成領域には、金属箔
ら成るベタパターンが形成されている。
上記実施形態のフレキシブル基板によれ 、上記金属箔パターン形成領域には、金属 から成るベタパターンが形成されているの 、配線パターン及びベタパターンの放熱効 により、放熱性をさらに改善することがで る。
一実施形態のフレキシブル基板では、
上記ベタパターンの少なくとも一部が上記
導体チップ搭載領域を横断している。
上記実施形態のフレキシブル基板によれ 、上記半導体チップ搭載領域に半導体チッ を搭載した場合、ベタパターンの少なくと 一部が半導体チップ搭載領域を横断するの 、ベタパターンと半導体チップとの接触面 を大きくして、半導体チップからベタパタ ンへ効率良く熱を伝えることができる。
したがって、上記半導体チップが熱で故 するのを防ぐことができる。
一実施形態のフレキシブル基板では、
上記ベタパターンには穴が形成されている
上記実施形態のフレキシブル基板によれ 、上記ベタパターンには穴が形成されてい ので、ベタパターンの表面積が大きくなり ベタパターンの放熱効果を高めることがで る。
一実施形態のフレキシブル基板では、
上記穴は単数または複数あり、上記穴の平
視の形が長方形であり、
上記穴が複数ある場合は、上記複数の穴が
記長方形の短辺と平行な方向に並ぶように
置されている。
上記実施形態のフレキシブル基板によれ 、上記穴が複数ある場合は、複数の穴が長 形の短辺と平行な方向に並ぶように配置さ ているので、穴の数を多くすることができ 。
一実施形態のフレキシブル基板では、
上記穴は単数または複数あり、上記穴の平
視の形が円または多角形であり、
上記穴が複数ある場合は、上記複数の穴が
トリクス状に配置されている。
上記実施形態のフレキシブル基板によれ 、上記穴が複数ある場合は、複数の穴がマ リクス状に配置されているので、穴の数を くすることができる。
一実施形態のフレキシブル基板では、
平面視で、上記複数の配線パターンの表面
と、上記穴の側面の面積を含む上記ベタパ
ーンの表面積との合計は、上記基材の上記
表面の面積の50~90%の範囲内である。
上記実施形態のフレキシブル基板によれ 、平面視で、上記複数の配線パターンの表 積と、穴の側面の面積を含むベタパターン 表面積との合計は、基材の一表面の面積の5 0~90%の範囲内であるので、基材の一表面の大 分を放熱に寄与する領域とすることができ 。
一実施形態のフレキシブル基板では、
上記穴は、上記半導体チップ搭載領域に搭
する半導体チップと、上記半導体チップ搭
領域との位置を合わせるための位置合わせ
ークである。
上記実施形態のフレキシブル基板によれ 、上記穴は、半導体チップ搭載領域に搭載 る半導体チップと、その半導体チップ搭載 域との位置を合わせるための位置合わせマ クであるので、別途位置合わせマークを形 しなくてもよく、製造工程の増加を防ぐこ ができる。
本発明の半導体装置は、
本発明のフレキシブル基板と、
上記半導体チップ搭載領域に搭載されると
に、上記複数の配線パターンに接続された
導体チップと
を備えたことを特徴としている。
上記構成の半導体装置によれば、上記フ キシブル基板の放熱性を改善できるので、 導体チップが熱で故障するのを防ぐことが きる。
本発明のフレキシブル基板は、金属箔パ ーン形成領域の少なくとも一部では、配線 ターン同士の間隔に対する配線パターンの の比率が1を越え且つ8.7以下となるように、 複数の配線パターンが形成されているので、 配線パターンの表面積が大きくなって、配線 パターンの放熱効果を高めることができる結 果、放熱性を改善することができる。
また、上記フレキシブル基板の放熱性が くなることによって、金属箔パターン形成 域に形成される例えばベタパターンを小さ したり、そのベタパターンを無くしたりす ことができるので、フレキシブル基板は小 化することができる。
また、上記配線パターンは、既存技術で る金属箔のフォトエッチング工程で形成で るので、現有の設備で即大量生産が可能で る。
また、上記配線パターン以外の特別な放 部品を用いなくてもよいので、その放熱部 による仕様の制限、品質、コストアップ等 リスク問題もない。
以上から明らかなように、本発明のフレ シブル基板は、例えば液晶ディスプレイ等 アプリケーションにおいて、性能、品質、 格等の競争力向上に大きく貢献できる。
本発明の半導体装置は、フレキシブル基 の放熱性を改善できるので、半導体チップ 熱で故障するのを防ぐことができる。
以下、本発明のフレキシブル基板及び半 体装置を図示の実施の形態により詳細に説 する。
(第1実施形態)
図1に、本発明の第1実施形態のフレキシブ
基板1を上方から見た概略図を示す。
上記フレキシブル基板1は、厚さ40μmのポ イミドフィルムから成る基材3と、この基材 3の上面に形成され、厚さ8μmの銅箔から成る 線パターン2とを有するCOF(チップ・オン・ ィルム)用フレキシブル基板である。なお、 記基材3の上面が基材の一表面の一例であり 、上記銅箔は金属箔の一例である。
上記基材3の上面は、後述する半導体チッ プ9を搭載する半導体チップ搭載領域8と、配 パターン2および複数のベタパターン5,6,7が 成される金属箔パターン形成領域4とから成 る。つまり、上記基材3の上面において、半 体チップ搭載領域8以外の領域は全て金属箔 ターン形成領域4である。
上記配線パターン102は、インナーリード1 2、出力アウターリード13及び引き回し配線15 有している。
上記ベタパターン5,6,7も、配線パターン2 同様に、金属箔の一例としての銅箔から成 ている。
図2に、図1の枠αの拡大図を示す。
従来まで、エッチング残り、エッチング りによるマイグレーション等によって配線 士が近接するリスクと、パターン欠けや電 容量低下等の細線化によるリスクとのバラ スを考慮し、配線パターン幅と配線パター 同士の間隔とは1:1にしていた。
これに対して、本第1実施形態では、金属 箔パターン形成領域4の一部において、配線 ターン2同士の間隔Dに対する配線パターン2 幅Wの比率が1を越え且つ8.7以下となるように 、複数の配線パターン2が形成されている。 体的には、上記配線パターン2の幅Wは260μm、 配線パターン2同士の間隔Dは30μmとして、配 パターン2の幅Wを配線パターン2同士の間隔D 割った値が約8.7となっている。
本第1実施形態において、放熱手段は半導 体チップ9に入出力する配線パターン2自身に るものであり、当然、配線パターン2の表面 積がより広い方が半導体チップ9の放熱に寄 できるため、その条件として、本発明者は 線パターン2の幅Wと配線パターン2同士の間 Dの比率(配線幅/配線間)が1を越え且つ8.7以下 である場合、放熱効果がx=1.0118の1次関数で増 加することを見出した。
要するに、上記半導体チップ9に対して信号
を入出力する配線パターン2において、
配線パターン2の幅Wを配線パターン2同士の間
隔Dで割った値が1を越え且つ8.7以下である場
、他の比率に比べ放熱効率が高くなる。
また、上記枠α内の配線パターン2に限ら 、枠α外の互いに平行な複数の配線パター 2においても、配線パターン2の幅Wを配線パ ーン2同士の間隔Dで割った値が1を越え且つ8. 7以下となるように形成している。
また、本第1実施形態では、上記複数の配 線パターン2の表面積と、ベタパターン5,6,7の 表面積との合計は、基材3の上面の面積の55.5% となっている。
ちなみに、本発明者の実験において、配 パターン2の幅Wを配線パターン2同士の間隔D で割った値が1を越え且つ8.7以下である場合 その配線パターン2の表面積の合計が基材3の 上面の面積の50~90%となった。逆説的であるが 、上記配線パターン2の基材上面占有率50~90% 実現するため、電気特性が許す限りベタパ ーン5,6,7を配置ことが望ましく、配線パター ン2の幅Wを配線パターン2同士の間隔Dで割っ 値が1を越え且つ8.7以下とできない部分があ ても、その部分にベタパターン5,6,7を配置 とにより、上記部分は、配線パターン2の幅W を配線パターン2同士の間隔Dで割った値が1を 越え且つ8.7以下とした部分と同等の効果を得 ることができる。
当然ながら、上記フレキシブル基板1の上 面の全面積に対する銅箔の面積の割合を50~90% とすれば、放熱の観点で、フレキシブル基板 1の上面の面積を最大限有効に使うことがで 、フレキシブル基板1の放熱性の改善とフレ シブル基板1の小型化とを両立することがで きる。
図3に、図1のIII-IIIから見た概略断面図を す。
上記半導体チップ9の下面(フレキシブル 板1側の表面)には複数の突起電極10が形成さ ている。この半導体チップ9の下面の形状は 長方形である。つまり、上記半導体チップ1 直方体形状である。
上記ベタパターン7の一部が半導体チップ 搭載領域8を横断している。この半導体チッ 搭載領域8を横断しているベタパターン7の一 部に、突起電極10を接続している。
上記半導体チップ1の中央部は外気から最 も遠いため放熱が困難となっているが、半導 体チップ1の下面の長辺近傍に突起電極10を配 置してるため、半導体チップ1の中央部から 線パターン2を引き出すことはできない。こ ため、上記ベタパターン7の一部が半導体チ ップ搭載領域8を横断する形状とし、このベ パターン7の一部に突起電極10を接続した。 れにより、上記半導体チップ1の中央部の熱 極的に外部に導く熱経路が得られている。
上記ベタパターン7は、半導体チップ9の 面の短辺の両側に配置された部分と、半導 チップ搭載領域8を横断する部分とで構成さ ている。また、上記半導体チップ9の下面の 短辺の両側に配置された部分と、半導体チッ プ搭載領域8を横断する部分とは、一体化さ ており、1つのパターンを形成している。
上記突起電極10は、主に、半導体チップ9 下面の長辺に沿って一直線上に配置されて り、突起電極10に接続されたインナーリー 12は基材3上で直進する格好で半導体チップ 載領域8から引き出され、配線-ギャップ-配 と繰り返したストライプ状のパターンとな ている。
また、上記出力アウターリード13は例え 液晶パネルの電極に接続され、この電極は 子-ギャップ-端子と繰り返した櫛歯状となっ ている。このため、上記出力アウターリード 13も、液晶パネルの電極の形状に合わせてス ライプ状のパターンとなっている。
また、上記インナーリード12と出力アウ ーリード13を結線する引き回し配線15もスト イプ状となっている。
上記引き回し配線15は引き回し配線15の幅 を引き回し配線15同士の間隔で割った値が1を 越え且つ8.7以下となるよう形成している。
上記インナーリード12は、インナーリー 12の幅をインナーリード12同士の間隔で割っ 値が1を越え且つ8.7以下となるよう形成して いる。
上記出力アウターリード13は、出力アウ ーリード13の幅を出力アウターリード13同士 間隔で割った値が1を越え且つ8.7以下となる よう形成している。
上記第1実施形態では、金属箔パターン形 成領域4の一部において、配線パターン2同士 間隔Dに対する配線パターン2の幅Wの比率が1 を越え且つ8.7以下となるように、複数の配線 パターン2を形成していたが、金属箔パター 形成領域4の全部において、配線パターン2同 士の間隔Dに対する配線パターン2の幅Wの比率 が1を越え且つ8.7以下となるように、複数の 線パターン2を形成してもよい。
上記第1実施形態では、金属箔パターン形 成領域4に複数のベタパターン5,6,7を形成して いたが、金属箔パターン形成領域4に複数の タパターン5,6,7を形成しなくてもよい。
上記金属箔パターン形成領域4に複数のベ タパターン5,6,7を形成しない場合、複数の配 パターン2の表面積の合計は、基材3の上面 面積の50~90%の範囲内としてもよい。
上記第1実施形態では、配線パターン2の 部が半導体チップ搭載領域8を横断するよう 、配線パターン2を形成していなかったが、 配線パターンの一部が半導体チップ搭載領域 8を横断するように、配線パターンを形成し もよい。
上記配線パターンの一部が半導体チップ 載領域8を横断するように、配線パターンを 形成した場合、配線パターンの一部が半導体 チップ搭載領域8を横断する方向は、半導体 ップ9の下面の長手方向であってもよいし、 導体チップ9の下面の短手方向であってもよ い。
上記第1実施形態では、金属箔パターン形 成領域4に銅箔を形成していたが、金属箔パ ーン形成領域4に銅箔以外の金属箔を形成し もよい。つまり、銅箔以外の金属箔からな 配線パターンと、銅箔以外の金属箔からな ベタパターンとを、金属箔パターン形成領 4に形成してもよい。
(第2実施形態)
図4に、本発明の第2実施形態のフレキシブ
基板21を上方から見た概略図を示す。また、
図4において、図1に示した第1実施形態の構成
部と同一構成部は、図1における構成部と同
参照番号を付して説明を省略する。
上記フレキシブル基板21の半導体チップ 載領域8には、上記第1実施形態と同様に、図 3の半導体チップ9が搭載される。
上記フレキシブル基板21では、配線パタ ン2の表面積が広いほど放熱に有利であるが 限られた領域で極力表面積を増やすため、 タパターン25に穴50、ベタパターン26に穴51 ベタパターン27に穴52,53を形成している。
上記穴50は複数形成されていて、各穴50の 平面視の形が長方形となっている。この複数 の穴50は、その長方形の短辺と平行な方向に ぶように配置されている。
上記穴51は複数形成されていて、各穴51の 平面視の形が三角形となっている。この複数 の穴51はマトリクス状に配置されている。
上記穴52は複数形成されていて、各穴52の 平面視の形が十字形となっている。この複数 の穴52は半導体チップ搭載領域8を挟むように 配置されている。つまり、上記半導体チップ 搭載領域8の両側に穴52を形成している。この 穴52は、半導体チップ9と半導体チップ搭載領 域8との位置を合わせるための位置合わせマ クも兼ねている。
上記穴53は複数形成されていて、各穴53の 平面視の形が円となっている。この複数の穴 53は非直線状上に配置されている。
上記穴52を除き、穴50,51,53のいずれもが深 さ6μmであってベタパターン25,26,27である銅箔 を貫通していない穴となっている。
上記複数の配線パターン2の表面積と、穴 50,51,52,53の側面の面積を含むベタパターン25,2 6,27の表面積との合計は、基材3の上面の面積 56.6%である。
このように、上記ベタパターン25,26,27に 50,51,52,53を形成しているので、上記第1実施 態に比べて、銅箔の表面積を増やすことが き、放熱性をより向上させている。
上記第2実施形態では、穴50,51,53はそれぞ 複数形成していたが、穴50,51,53はそれぞれ1 となるようにしてもよい。
上記第2実施形態では、平面視の形が三角 形である穴51をベタパターン26に複数形成し いたが、平面視の形が三角形以外の多角形 ある穴をベタパターン26に単数または複数形 成してもよい。
上記第2実施形態では、複数の穴53は非直 状上に配置されていたが、複数の穴53はマ リクス状に配置してもよい。
上記第2実施形態では、穴50,51,53のいずれ がベタパターン25,26,27である銅箔を貫通し いなかったが、穴50,51,53の少なくとも1つが タパターン25,26,27である銅箔を貫通して基材 3の上面に達するようにしてもよい。
上記第2実施形態では、上記複数の配線パ ターン2の表面積と、穴50,51,52,53の側面の面積 を含むベタパターン25,26,27の表面積との合計 、基材3の上面の面積の56.6%であったが、56.6 %以外でも、基材3の上面の面積の50~90%の範囲 であればよい。
本発明は、上記第1実施形態に記載した内 容と、上記第2実施形態に記載した内容とを み合わせたものであってもよい。
Next Patent: ATOMIC MICROSCOPE AND INTERACTIVE FORCE MEASURING METHOD USING ATOMIC MICROSCOPE