La présente invention se rapporte aux circuits électroniques devant produire une horloge ayant une fréquence double de celle de l'horloge d'entrée, appelés communément "doubleur de fréquence". Elle concerne plus particulièrement les circuits doubleurs de fréquence dont le rapport cyclique est ajustable continûment dans la gamme allant par exemple de 15% à 85%. On connaît déjà la technique à boucle de verrouillage de phase pour produire une horloge ayant une fréquence double de celle de l'horloge d'entrée.

Dans cette technique, le circuit doubleur de fréquence est typiquement constitué d'une boucle à verrouillage de phase, de structure PLL, pour Phase Locked Loop, ou de structure DLL, pour Delay Locked Loop. De telles structures sont constituées des mêmes blocs mais agencés différemment. Ces blocs comprennent une ligne à retard commandée en tension (rebouclée dans une structure PLL pour former un oscillateur contrôlé en tension), un comparateur de phase, un diviseur de fréquence et un filtre passe-bas.

Un tel circuit doubleur de fréquence est complexe à concevoir, notamment en raison des problèmes de stabilité pour une structure PLL, occupe une surface importante et peut produire un décalage de phase aléatoire important (jitteή.

De plus, la résolution de réglage du rapport cyclique n'est pas continu, et est directement liée au nombre de cellules constituant la ligne à retard, celui-ci devant augmenter pour augmenter la résolution du réglage.

On connaît aussi la technique dite « à double rampe ou déphasage », pour produire une horloge ayant une fréquence double de celle de l'horloge d'entrée. Une telle technique connue utilise généralement une porte OU exclusif XOR recevant en entrée deux horloges de même fréquence et décalées l'une de l'autre et délivrant en sortie une horloge de fréquence double de rapport cyclique dépendant du décalage de phase entres les deux horloges d'entrée.

Le décalage de phase est typiquement produit à l'aide d'un comparateur de tension qui compare une rampe de tensions générées en synchronisme avec l'une des horloges d'entrée, avec une tension de référence. Les points de basculement correspondent aux fronts de l'horloge décalée. Une telle technique utilise deux rampes de tensions, l'une positive générée sur la demi-période de l'horloge d'entrée et l'autre négative générée sur la demi-période suivante. On obtient ainsi deux basculements à l'aide d'un comparateur.

Dans un tel système à double rampe, il est difficile de maîtriser parfaitement le décalage de phase entres les deux horloges, celui-ci dépendant de la différence de pente entres les rampes positive et négative. Il est également nécessaire de connaître l'amplitude et la moyenne du « triangle » de tension générées afin d'ajuster le niveau de référence pour la comparaison. Ceci ajoute de la complexité, augmente la surface du circuit et réduit la précision du rapport cyclique.

Le brevet US-A-5,257,301 décrit un doubleur de fréquence reposant sur la technique à double rampe. Toutefois, le doubleur de fréquence comprend ici un nombre de comparateur important pour faire varier le rapport cyclique dans la mesure où il faut un comparateur pour chaque valeur de rapport cyclique.

On connaît aussi une technique articulée autour d'un système de bouclage automatique pour compenser les problèmes d'appariement entres les rampes. Le brevet EP-A-0155041 décrit cette technique dans laquelle l'horloge de fréquence double est « moyennée » afin d'extraire une tension proportionnelle au rapport cyclique et de la réintroduire en entrée du système sur le seuil de basculement du comparateur. Dans le brevet EP-A-0155041 , au lieu d'une génération de rampe de tensions, il y a une génération directe d'une horloge de fréquence double en utilisant une porte OU exclusif et une cellule de retard. L'horloge de fréquence double issue de la porte OU exclusif comporte un rapport cyclique dépendant du délai entres les deux signaux d'entrée de la porte OU exclusif. Cette horloge de fréquence double est, après intégration, comparée à une référence de tension proportionnelle au rapport cyclique en

sortie du système. Une telle technique est peu compacte car d'une part, la cellule retard doit générer un délai important et comprend notamment des capacités de fortes valeurs et d'autre part, l'intégrateur est composé d'une capacité et d'une résistance de fortes valeurs. La présente invention apporte justement une solution à ces problèmes.

Ainsi, elle vise, à partir d'une unique horloge de fréquence d'entrée de rapport cyclique choisi, à générer une horloge synchrone de fréquence double et de rapport cyclique ajustable continûment et précis, notamment peu sensible aux variations technologiques, et à l'aide d'un circuit électronique occupant une faible surface.

Plus précisément, elle porte sur un dispositif doubleur de fréquence comprenant une porte OU exclusif possédant une première entrée recevant un premier signal d'horloge de fréquence de référence, une seconde entrée recevant un second signal d'horloge de même fréquence que le premier signal d'horloge et décalé par rapport audit premier signal d'horloge d'un décalage choisi, et une sortie délivrant un signal d'horloge de fréquence double de celle de référence et de rapport cyclique dépendant dudit décalage.

Selon une définition générale de l'invention, le dispositif comprend en outre :

- un comparateur possédant une entrée positive, une entrée négative et une sortie reliée à la seconde entrée de la porte OU exclusif, via une bascule et

- des premier et second arrangements de commutateurs reliés respectivement aux entrées positive et négative du comparateur, et agencés pour appliquer respectivement auxdites entrées positive et négative des première et troisième tensions pendant une première phase du signal d'horloge de référence et des seconde et quatrième tensions pendant une seconde phase inverse de la première phase, lesdites première et seconde tensions d'une part et les troisième et quatrième tensions d'autre part étant décalées l'une par rapport à l'autre d'une demi-période du signal d'horloge de référence ; le rapport des pentes desdites tensions étant fixé par un rapport de courant choisi.

Selon une réalisation, les première et troisième tensions sont générées à partir d'un condensateur dont l'une des bornes est reliée à une borne d'alimentation à travers une source de courant de rapport de courant choisi et l'autre des bornes est reliée à une autre borne d'alimentation, les bornes du condensateur étant reliées l'une à l'autre par un commutateur dont l'ouverture/fermeture est commandée par un signal en opposition au signal d'horloge de référence et un autre commutateur commandé par un signal en phase avec le signal d'horloge de référence.

Selon une autre réalisation, les troisième et quatrième tensions sont générées à partir d'un condensateur dont l'une des bornes est reliée à une borne d'alimentation à travers une source de courant de rapport de courant choisi et l'autre des bornes est reliée à une autre borne d'alimentation, les bornes du condensateur étant reliées l'une à l'autre par un commutateur dont l'ouverture/fermeture est commandée par un signal synchrone du signal issu du comparateur.

Le dispositif doubleur de fréquence selon l'invention élimine les inconvénients des structures antérieures dans la mesure où les tensions sont générées à partir des mêmes composants et sont de même sens, ce qui réduit le problème de désappariement, et un seul comparateur est utilisé, ce qui réduit encore le désappariement et la surface correspondante. De plus, le rapport cyclique est fixé par un rapport de courant, ce qui engendre une bonne précision du rapport cyclique.

La présente invention a également pour objet un dispositif comprenant une porte OU exclusif comportant une première entrée recevant un premier signal délivré par un premier dispositif doubleur de fréquence selon l'invention, une seconde entrée recevant un second signal délivré par un second dispositif doubleur de fréquence selon l'invention, et une sortie délivrant un signal de fréquence double de celle du premier ou second signal.

D'autres caractéristiques et avantages de l'invention apparaîtront à la lumière de la description détaillée ci-après et des dessins dans lesquels :

- la figure 1 représente schématiquement la génération de plusieurs signaux de commande destinés à piloter les arrangements de commutateurs à partir d'un signal d'horloge de référence selon l'invention ;

- la figure 2 représente schématiquement un bloc de génération d'horloges non recouvrantes selon l'invention;

- la figure 3 représente schématiquement la porte OU exclusif permettant de générer l'horloge de fréquence double selon l'invention ;

- la figure 4 représente schématiquement un mode de réalisation des arrangements de commutateurs selon l'invention ; - les figures 5A à 5D représentent schématiquement la génération des tensions appliquées aux entrées positive et négative du comparateur selon l'invention ;

- les figures 6A à 6J représentent des chronogrammes relatifs aux tensions et signaux d'horloge des figures 4 et 5A à 5D selon l'invention ; - les figures 7A et 7B représentent schématiquement un mode de réalisation générant deux horloges déphasées et une porte OU exclusif recevant lesdites horloges déphasées ; et

- les figures 8A à 8H représentent des chronogrammes relatifs aux tensions et signaux d'horloge des dispositifs des figures 7A et 7B. En référence à la figure 1, le signal d'horloge de référence est désigné sous le signe de référence VCKFO. C'est cette horloge de référence que l'on veut doubler en fréquence, avec un rapport cyclique variable.

A partir de cette fréquence VCKFO, un bloc 2 va générer plusieurs signaux de commande ou horloges VCKNR1 B, VCKNR2, VCKFO1 et VCKFO1B que l'on détaillera plus en détail ci-après.

En pratique, le bloc 2 comprend un bloc de génération d'horloges non recouvrantes possédant une première sortie 4 délivrant l'horloge VCKNR2 et une seconde sortie 6 délivrant l'horloge VCKNR1 B via un inverseur 8.

L'horloge VCKNR1B est appliquée à une cellule de retard à neuf inverseurs 10 pour délivrer l'horloge VCKF01 et l'horloge VCKF01 B via un inverseur 12.

Des horloges non recouvrantes sont des horloges dont les fronts de commutation sont décalés les uns par rapport aux autres d'un décalage choisi,

comme cela sera décrit en détails en référence aux chronogrammes des figures 6A à 6J.

En référence à la figure 2, le bloc 2 de génération d'horloges non recouvrantes comprend deux chaînes d'inverseurs 20 et 22, individualisés chacun en 20-1 , 20-2, 20-3, 20-4, 20-5 et 22-1 , 22-2, 22-3, 22-4, 22-5.

La chaîne d'inverseurs 20, précédée d'une porte 24 ayant pour entrée l'horloge VCKIN, délivre une horloge VCKOUT1. La chaîne d'inverseurs 22, précédée d'une porte NAND 26 ayant pour entrée l'horloge VCKIN, délivre une horloge VCKOUT2. La sortie de la chaîne 22 est reliée à l'autre entrée de la porte NOR 24 et la sortie de la chaîne 20 est reliée à l'autre entrée de la porte NAND 26.

La figure 3 montre une porte OU exclusif 30. A partir de l'horloge d'entrée VCKFO1 (en phase avec VCKFO) et une horloge déphasée

VCKFODEP que l'on décrira plus en détail en référence à la figure 4, la porte 30 génère l'horloge de fréquence double VCK2FO avec un rapport cyclique déterminé.

En référence à la figure 4, le dispositif doubleur de fréquence selon l'invention comprend un comparateur 50 possédant une entrée positive 52, une entrée négative 54 et une sortie 56 reliée à une entrée de la porte OU exclusif 30 de la figure 3 via une bascule D 60.

Le dispositif comprend en outre des premier et second arrangements de commutateurs 70 et 80 reliés respectivement aux entrées positive 52 et négative 54 du comparateur 50.

L'arrangement de commutateurs 70 comprend deux commutateurs 72 et 74.

L'arrangement de commutateurs 80 comprend deux commutateurs 82 et 84.

Les arrangements de commutateurs 70 et 80 sont agencés pour appliquer respectivement auxdites entrées positive 52 et négative 54 du comparateur 50 des première VA et troisième VC tensions pendant une première phase VCKNR2 du signal d'horloge de référence et des seconde VB

et quatrième VD tensions pendant une seconde phase VCKNR1B inverse de la première phase VCKNR2.

Les tensions VA et VB sont sensiblement identiques, mais décalées l'une de l'autre d'une demi-période du signal d'horloge de référence. De même, les tensions VC et VD sont sensiblement identiques, mais décalées l'une de l'autre d'une demi-période du signal d'horloge de référence. Les pentes des tensions VA et VC sont décalées l'une par rapport à l'autre d'un rapport k de courant choisi. De même, les tensions VB et VD sont décalées l'une par rapport à l'autre dudit rapport k de courant. Ainsi, sur une alternance positive de l'horloge de référence VCKFO, les tensions VA et VC sont comparées à l'aide du comparateur 50, car le signal VCKNR2 ferme les interrupteurs 72 et 82 des arrangements 70 et 80 et le signal VCKNR1 B ouvre les interrupteurs 74 et 84 des arrangements 70 et 80.

Sur une alternance négative de l'horloge de référence VCKFO, les tensions VB et VD sont comparées à l'aide du même comparateur 50, car le signal VCKNR1 B ferme les interrupteurs 74 et 84 et le signal VCKNR2 ouvre les interrupteurs 72 et 82.

Le signal VCKCOMP de Ia sortie 56 du comparateur 50 bascule sur les alternances positives et négatives de l'horloge VCKFO, ce qui va permettre de générer grâce à une bascule D 60, l'horloge déphasée VCKFODEP.

La bascule D 60 comprend une entrée 61 reliée à la sortie 56 du comparateur. L'entrée D 62 de la bascule 60 est reliée à la borne QB 63 de la bascule 60. La sortie Q 64 de la bascule délivre le signal VCKFODEP.

Lorsque le comparateur 50 a basculé, il convient de remettre à zéro les tensions VC ou VD avant de générer une autre tension, car celles-ci sont générées en début de l'alternance suivante.

Ceci est réalisé grâce aux horloges VCKRSTC et VCKRSTD. En pratique, l'horloge VCKRSTC est délivrée par la sortie 93 d'une porte NAND 90 dont l'une 91 des entrées est reliée à la sortie 56 du comparateur et dont l'autre entrée 92 reçoit le signal VCKF01. De son côté, l'horloge VCKRSTD est délivrée par la sortie 98 d'une porte NAND 95 dont l'une 96 des entrées est

reliée à la sortie 56 du comparateur et dont l'autre entrée 97 reçoit le signal VCKF01 B.

Pour les tensions VA et VB, il n'y a pas ce problème de remise à zéro, car elles ne durent qu'une demi-alternance. Comme on peut le voir sur les figures 5A à 5D, les condensateurs

CA, CB, CC et CD génèrent respectivement les rampes ou tensions VA, VB, VC, et VD.

Par exemple, en référence à la figure 5A, la tension VA est engendrée par un arrangement constitué d'un condensateur CA dont une borne 100A est reliée à une borne d'alimentation VDD via une source de courant IA et dont une autre borne 102A est reliée à une autre borne d'alimentation de référence VREF. Les bornes 100A et 102A du condensateur CA sont reliées l'une à l'autre par un commutateur 104A dont l'ouverture/fermeture est commandée par le signal VCKF01 B, en opposition avec le signal de référence. La borne d'alimentation VDD est par exemple de 3,3 V. De son côté, la borne d'alimentation VREF est par exemple de 1 V.

De son côté, en référence à la figure 5B, la tension VB est engendrée par un arrangement constitué d'un condensateur CB dont une borne 100B est reliée à une borne d'alimentation VDD via une source de courant IB et dont une autre borne 102B est reliée à une autre borne d'alimentation de référence VREF. Les bornes 100B et 102B du condensateur CB sont reliées l'une à l'autre par un commutateur 104B dont l'ouverture/fermeture est commandée par le signal VCKF01 , en phase avec le signal d'horloge de référence. En ce qui concerne la tension VC, en référence à la figure 5C, elle est engendrée par un arrangement constitué d'un condensateur CC dont une borne 100C est reliée à une borne d'alimentation VDD via une source de courant kIC et dont une autre borne 102C est reliée à une autre borne d'alimentation de référence VREF. Les bornes 100C et 102C du condensateur CC sont reliées l'une à l'autre par un commutateur 104C dont l'ouverture/fermeture est commandée par le signal VCKRSTC, issu du comparateur via la porte 90.

Enfin, en référence à la figure 5D, la tension VD est engendrée par un arrangement constitué d'un condensateur CD dont une borne 100D est reliée à une borne d'alimentation VDD via une source de courant kID et dont une autre borne 102D est reliée à une autre borne d'alimentation de référence VREF. Les bornes 100D et 102D du condensateur CD sont reliées l'une à l'autre par un commutateur 104D dont l'ouverture/fermeture est commandée par le signal VCKRSTD, issu du comparateur via la porte 95.

Lorsque les condensateurs sont déchargés, les tensions VA, VB, VC, et VD sont identiques en valeur et sont égales à VREF. Ainsi, on a VA=VB=VC=VD et IA=IB=IC=ID.

Les rampes possèdent des inclinaisons différentes, qui sont ajustées par le coefficient k appliqué aux courants IC et ID. Le coefficient k est par exemple inférieur à 0.5 et permet d'ajuster la pente des rampes, donc le lieu de

« croisement » des rampes et donc le rapport cyclique de l'horloge VCKFODEP.

Le rapport cyclique Dey est donné par la formule suivante :

Dcy=k/(1-k) avec k < 0.5

Par exemple, k=1/3=0.33 donne un rapport cyclique de 50%, k=3/7=0.43 donne 75% et k=1 /5=0.20 donne 25%. En référence à la figure 6A, le signal d'horloge de référence VCKFO est un signai rectangulaire, par exemple de fréquence f = 10 MHz.

En référence à la figure 6B, les tensions VA et VC sont des rampes d'inclinaison différente, fonction du coefficient k. Sur une alternance positive de l'horloge de référence VCKFO, les tensions VA et VC sont comparées l'une à l'autre à l'aide du comparateur 50. Le résultat de la comparaison s'exprime par le signal VCKCOMP (figure 6D).

En référence à la figure 6C, les tensions VB et VD sont des rampes d'inclinaison différente, fonction du coefficient k. Sur une alternance négative de l'horloge de référence VCKFO, les tensions VB et VD sont comparées l'une à l'autre à l'aide du comparateur 50. Le résultat de la comparaison s'exprime par le signal VCKCOMP (figure 6D). Les tensions VA et VB sont identiques, mais décalées l'une de l'autre d'une demi-période du signal d'horloge de référence

VCKFO. De même, les tensions VC et VD sont sensiblement identiques, mais décalées l'une de l'autre d'une demi-période du signal d'horloge de référence

VCKFO.

En référence aux figures 6E et 6F, les signaux de reset VCKRSTC et VCKRSTD remettent à zéro respectivement les tensions VC et VD à la fin de l'alternance respective.

En référence à la figure 6G, le signal VCKFODEP correspond au décalage engendré par la commutation des rampes de tensions selon l'invention. En référence à la figure 6H, le signal d'horloge VCK2F est un signal rectangulaire de fréquence double par rapport au signal VCKFO, par exemple de fréquence 2f = 2 MHz.

En référence à la figure 61, le signal VCKNR2 est appelé ici la première phase du signal d'horloge. Les fronts de commutation du signal VCKNR2 sont décalés par rapport à ceux du signal VCKFO (horloges non recouvrantes), d'un décalage qui est fonction du nombre d'inverseurs 20

(figure 2).

En référence à la figure 6J, le signal VCKNR1 B est appelé ici la seconde phase du signal d'horloge de référence, inverse de la première phase. Les deux horloges VCKNR2 et VCKNR1 B sont de même fréquence et non recouvrantes, c'est-à-dire que leurs périodes d'activité ne se recouvrent pas et possèdent, en plus, des zones de part et d'autre de l'activité dans lesquelles les deux horloges sont ensemble inactives (zones de non recouvrement). En référence aux figures 61 et 6J, les périodes d'activité sont les niveaux hauts des horloges et les périodes d'inactivité sont les niveaux bas des horloges. On voit clairement d'une part que lorsque VCKNR2 est actif,

VCKNR1B ne l'est pas et réciproquement et, d'autre part, qu'il existe bien des zones- dans lesquelles les deux horloges sont inactives (zones de non recouvrement). Le dispositif doubleur de fréquence selon l'invention est beaucoup plus compact par rapport aux techniques PLL ou DLL de l'art antérieur. Elle est notamment plus robuste en milieu bruité car il n'y a pas d'oscillateur contrôlé en

tension (VCO). De plus, on peut ajuster le rapport cyclique continûment de 15 à 85%.

La précision sur le rapport cyclique est meilleure par rapport aux techniques à rampe classiques, car il n'est pas nécessaire de générer deux courants appairés de sens opposé, ce qui annule une partie des problèmes de désappariement et les problèmes de dissymétrie dans la réjections des alimentations.

De plus, le dispositif doubleur de fréquence selon l'invention est plus compact car il n'est pas nécessaire de récupérer l'amplitude et la moyenne du signal synchronisé sur l'horloge d'entrée, ce qui annule les problèmes de décalage offset et de temps d'établissement du système.

Par rapport à la technique du brevet EP-A-0155041, le temps de réaction aux changements de fréquence est plus rapide car le système selon l'invention n'est pas bouclé. Le problème du désappariement, qui apporte de l'imprécision au système est ici beaucoup moins important car la technique selon l'invention n'utilise qu'un seul élément actif (comparateur) qui est utilisé pour les deux alternances, contre deux pour le brevet EP-A-0155041.

De plus, par rapport au brevet EP-A-0155041 , le dispositif selon l'invention ne nécessite pas de cellule retard générant un délai important ni d'intégrateur constitué de capacité et de résistance.

De plus, le rapport cyclique ne dépend ici que d'un rapport de courant de même sens alors qu'il dépend d'une différence de tension dans le brevet EP-A-0155041 , ce qui détériore la précision. La dynamique de réglage du rapport cyclique est donc plus grande dans le dispositif conforme à l'invention et ne nécessite aucune génération de référence de tension précise.

La présente invention peut être utilisée dans la technique de détection synchrone dans un circuit de type appelé « microfluxgate », correspondant à un circuit de mesure du champ magnétique comprenant un capteur magnétique à porte de flux réalisé par une technologie microélectronique et un circuit électronique d'excitation du capteur et de lecture

de l'information. Un capteur de type microfluxgate est excité par un signal analogique de forme triangulaire de fréquence FO généré par un oscillateur local. On effectue une mesure de l'amplitude du signal d'harmonique 2 qui contient l'information utile, à l'aide d'un système de détection synchrone qui consiste à multiplier le signal analogique d'entrée par une horloge de fréquence 2FO.

L'oscillateur local génère directement à la fois le signal analogique d'excitation de forme triangulaire et l'horloge de fréquence FO. Un doubleur de fréquence est donc nécessaire pour générer l'horloge de fréquence 2FO à partir de l'horloge de fréquence FO. De plus, pour optimiser l'efficacité de la détection synchrone, il est nécessaire d'ajuster la phase du signal de fréquence 2FO, soit manuellement par retour de mesures, soit avec une boucle automatique qui est capable de détecter l'optimum de phase et commande le système générant l'horloge 2FO. Dans ce contexte, l'invention convient parfaitement puisque le réglage de la phase peut se faire simplement et continûment en ajustant les courants des rampes générées. On utilise alors deux structures du type de celle décrite en référence aux figures 1 à 6.

En référence aux figures 7A et 7B, deux horloges VCKFODEP1 et VCKFODEP2 sont générées séparément à partir de deux blocs 130 et 140 réalisés de manière similaire à celle du doubleur de fréquence décrit en référence aux figures 1 à 6.

Un bloc de génération 120 des signaux de commande, reçoit le signal de référence VCKFO. Le bloc 120 est commun aux deux blocs 120 et 130. Une porte OU exclusif 150 délivre une horloge de fréquence double VCK2FO à partir des deux horloges de fréquences FO, VCKFODEP1 et VCKFODEP2 appliquées aux entrées de la porte OU exclusif 150.

Les valeurs relatives des courants pour chacun des blocs 120 et 130 permettent d'une part, de contrôler le déphasage entre l'horloge VCK2FO et VCKFO et d'autre part, de contrôler le rapport cyclique de l'horloge VCK2FO.

En référence aux figures 8A à 8H, on retrouve les chronogrammes des signaux d'horloge de référence VCKFO (figure 8A), de déphase du bloc

130 VCKF0DEP1 (figure 8D), de déphase du bloc 140 VCKF0DEP2 (figure 8G), et de fréquence double VCK2F0 (figure 8H).

Les rampes de tensions du bloc 130 (figures 8B et 8C) sont similaires à celles des tensions VA, VB, VC et VD décrites en référence aux figures 6B et 6C.

De même, les rampes de tensions du bloc 140 (figures 8E et 8F) sont similaires à celles des tensions VA, VB, VC et VD décrites en référence aux figures 6B et 6C.