LUO XUN (CN)
| CN1643801A | 2005-07-20 | |||
| CN102104362A | 2011-06-22 | |||
| CN102355238A | 2012-02-15 |
北京龙双利达知识产权代理有限公司 (CN)
| 权利要求 1、 一种倍频器， 其特征在于， 包括： 第一阶跃传输电路， 用于接收输入端第一差分信号的第一信号； 第二阶跃传输电路， 用于接收输入端第一差分信号的第二信号， 其中所 述第一阶跃传输电路和所述第二阶跃传输电路将所述第一差分信号的第一 信号和所述第一差分信号的第二信号进行叠加处理，得到输出端第一倍频信 号， 所述第一倍频信号的频率是所述第一差分信号的频率的 2*N倍， 所述 N 为大于等于 1的整数； 第一反向阶跃电路， 用于与所述第一阶跃传输电路反向接地耦合， 靠近 所述第一阶跃传输电路输出端的一端接地； 第二反向阶跃电路， 用于与所述第二阶跃传输电路反向接地耦合， 靠近 所述第二阶跃传输电路输出端的一端接地， 其中所述第一反向阶跃电路的另 一端和所述第二反向阶跃电路的另一端叠加输出第二倍频信号，所述第二倍 频信号的频率是所述第一差分信号的频率的 2*N倍，所述第一倍频信号和第 二倍频信号为第二差分信号。 2、 根据权利要求 1所述的倍频器， 其特征在于， 还包括： 第一组开路支节，所述第一组开路支节一端与所述第一阶跃传输电路相 连， 另一端开路， 用于抑制所述第一差分信号的谐波分量； 第二组开路支节，所述第二组开路支节一端与所述第二阶跃传输电路相 连， 另一端开路， 用于抑制所述第一差分信号的谐波分量。 3、 根据权利要求 2所述的倍频器， 其特征在于， 所述第一阶跃传输电 路包括： 具有不同特征阻抗的第一传输线和第二传输线， 所述第一传输线的 第一端与所述第二传输线的第一端相连接， 所述第二阶跃传输电路包括： 具 有不同特征阻抗的第三传输线和第四传输线， 所述第三传输线的第一端与所 述第四传输线的第一端相连接， 所述第一传输线的第二端与所述倍频器的第 一输入端相连接， 所述第三传输线的第二端与所述倍频器的第二输入端相连 接， 所述第二传输线的第二端与所述第四传输线的第二端相连接并且与所述 倍频器的第一输出端相连接。 4、 根据权利要求 3所述的倍频器， 其特征在于， 所述第一传输线的特 征阻抗和电长度分别与第三传输线的特征阻抗和电长度相同， 所述第二传输 线的特征阻抗和电长度分别与第四传输线的特征阻抗和电长度相同。 5、 根据权利要求 3或 4所述的倍频器， 其特征在于， 所述第一组开路 支节中的每个开路支节的一端与所述第一传输线的第一端相连接， 所述第二 组开路支节中的每个开路支节的一端与所述第三传输线的第一端相连接。 6、 根据权利要求 3或 4所述的倍频器， 其特征在于， 所述第一组开路 支节的一端与所述第一传输线的第二端相连接， 所述第二组开路支节的一端 与所述第三传输线的第二端相连接。 7、 根据权利要求 3至 6中的任一项所述的倍频器， 其特征在于， 所述 第一传输线、 所述第二传输线、 所述第三传输线和所述第四传输线均为 λ/8 传输线，所述第一组开路支节和第二组开路支节中的每组开路支节包括电长 度为 λ/ ( 4η ) 的开路支节， 其中 λ为所述第一差分信号的频率对应的波长， η为大于等于 4的偶数。 8、 根据权利要求 3至 7中的任一项所述的倍频器， 其特征在于， 所述 第一反向阶跃电路包括不同特征阻抗的第一反向电路和第二反向电路， 第一 反向电路与所述第一传输线反向耦合， 所述第二反向电路与所述第二传输线 反向耦合， 所述第一反向电路的第一端与所述第二反向电路的第一端相连 接； 所述第二反向阶跃电路包括具有不同特征阻抗的第三反向电路和第四 反向电路， 第三反向电路与所述第三传输线反向耦合， 第四反向电路与所述 第四传输线反向耦合，所述第三反向电路的第一端与所述第四反向电路的第 一端相连接， 其中所述第一反向电路的第二端与所述第三反向电路的第二端并联输 出到所述倍频器的第二输出端， 并且所述第二反向电路的第二端与所述第四 反向电路的第二端并联接地。 9、 根据权利要求 3至 8中的任一项所述的倍频器， 其特征在于， 其中 所述第一反向阶跃电路和所述第二反向阶跃电路分别与所述第一阶跃传输 电路和所述第二阶跃传输电路的电长度相同或不同， 以便所述第一倍频信号 与所述第二倍频信号之间的相位差等于 90度或不等于 90度。 10、 根据权利要求 9所述的倍频器， 其特征在于， 所述第一传输线、 第 二传输线、 所述第三传输线和所述第四传输线分别与所述第一反向电路、 所 述第二反向电路、所述第三反向电路和所述第四反向电路的电长度相同或不 相同。 11、 根据权利要求 2至 10中的任一项所述的倍频器， 其特征在于， 还 包括： 并行的条状基底罩， 其中所述第一阶跃传输电路、 所述第二阶跃传输 电路、 所述第一组开路支节、 所述第二组开路支节、 所述第一反向阶跃电路 和所述第二反向阶跃电路放置于所述并行的条状基底罩上。 12、 根据权利要求 1至 11 中的任一项所述的倍频器， 其特征在于， 所 述倍频器与第二倍频器级联， 所述倍频器的所述第二差分信号作为输入到所 述第二倍频器的差分信号。 13、 一种倍频器， 其特征在于， 包括： 第一阶跃传输电路， 用于接收输入端第一差分信号的第一信号； 第二阶跃传输电路， 用于接收输入端第一差分信号的第二信号； 所述第一阶跃传输电路和所述第二阶跃传输电路将所述第一差分信号 的第一信号和所述第一差分信号的第二信号进行叠加处理，得到输出端第一 倍频信号， 所述第一倍频信号的频率是所述第一差分信号的频率的 2*N倍， 所述 N为大于等于 1的整数； 第一组开路支节，所述第一组开路支节一端与所述第一阶跃传输电路相 连， 另一端开路， 用于抑制所述第一差分信号的谐波分量； 第二组开路支节，所述第二组开路支节一端与所述第二阶跃传输电路相 连， 另一端开路， 用于抑制所述第一差分信号的谐波分量。 14、 一种产生倍频信号的方法， 其特征在于， 包括： 将第一阶跃传输电路传输的第一差分信号的第一信号和第二阶跃传输 电路传输的第一差分信号的第二信号进行叠加处理， 输出第一倍频信号， 其 中所述第一倍频信号的频率是所述第一差分信号的频率的 2*N倍， 所述 N 为大于等于 1的整数； 利用分别与所述第一阶跃传输电路和第二阶跃传输电路反向接地耦合 的第一反向阶跃电路和第二反向阶跃电路获得第二倍频差分信号， 其中所述 第一倍频信号和所述第二倍频信号为第二差分信号， 所述第二倍频信号的频 率是所述第一差分信号的频率的 2*N倍，所述第二倍频信号之间的相位差等 于 90度或不等于 90度。 15、 根据权利要求 14所述的方法， 其特征在于， 还包括： 利用连接至 所述第一阶跃传输电路的第一组开路支节和连接至所述第二阶跃传输电路 的第二组开路支节抑制所述第一差分信号的谐波分量。 |
本发明实施例涉及电子技术领域， 并且更具体地， 涉及一种倍频器和产 生倍频信号的方法。 背景技术
随着无线通信高速、 高流量的需求， 通信系统的工作频率越来越高， 工 作带宽也越来越大。 系统中工作频率高的本振频率源面临着巨大的 挑战， 因 此， 为提升频率源的工作频段， 倍频器（特别是具有易构特点的倍频器）被 广泛应用。 然而， 传统的倍频器存在偶次谐波无法抑制的问题。
已经提出了一种方案采用分离元件设计的倍频 器。这种倍频器是一种双 端输入、 单端输出的频率合成电路。 每条支路传输线的电长度为其基准工作 频率所对应二分之一波长整数倍。 通过调整传输线的电长度， 以及输出负载 对应的谐振点， 使得整个电路工作于基准工作频率的倍频， 从而实现频率合 成。
然而， 现有的倍频器只能输出一路倍频信号， 不能实现差分信号输出。 发明内容
本发明实施例提供一种倍频器和产生倍频信号 的方法， 能够实现倍频器 的差分信号输出。
一方面， 提供了一种倍频器， 包括： 第一阶跃传输电路， 用于接收输入 端第一差分信号的第一信号； 第二阶跃传输电路， 用于接收输入端第一差分 信号的第二信号，其中第一阶跃传输电路和第 二阶跃传输电路将第一差分信 号的第一信号和第一差分信号的第二信号进行 叠加处理，得到输出端第一倍 频信号， 第一倍频信号的频率是第一差分信号的频率的 2*N倍， N为大于等 于 1的整数； 第一反向阶跃电路， 用于与第一阶跃传输电路反向接地耦合， 靠近第一阶跃传输电路输出端的一端接地； 第二反向阶跃电路， 用于与第二 阶跃传输电路反向接地耦合， 靠近第二阶跃传输电路输出端的一端接地， 其 中第一反向阶跃电路的另一端和第二反向阶跃 电路的另一端叠加输出第二 倍频信号， 第二倍频信号的频率是第一差分信号的频率的 2*N倍， 第一倍频 信号和第二倍频信号为第二差分信号。
一方面， 提供了一种倍频器， 其特征在于， 包括： 第一阶跃传输电路， 用于接收输入端第一差分信号的第一信号； 第二阶跃传输电路， 用于接收输 入端第一差分信号的第二信号； 第一阶跃传输电路和第二阶跃传输电路将第 一差分信号的第一信号和第一差分信号的第二 信号进行叠加处理，得到输出 端第一倍频信号，第一倍频信号的频率是第一 差分信号的频率的 2*N倍， N 为大于等于 1的整数； 第一组开路支节， 第一组开路支节一端与第一阶跃传 输电路相连， 另一端开路， 用于抑制第一差分信号的谐波分量； 第二组开路 支节， 第二组开路支节一端与第二阶跃传输电路相连 ， 另一端开路， 用于抑 制第一差分信号的谐波分量。
一方面， 提供了一种产生倍频信号的方法， 包括： 将第一阶跃传输电路 传输的第一差分信号的第一信号和第二阶跃传 输电路传输的第一差分信号 的第二信号进行叠加处理， 输出第一倍频信号， 其中第一倍频信号的频率是 第一差分信号的频率的 2*N倍， N为大于等于 1的整数； 利用分别与第一阶 跃传输电路和第二阶跃传输电路反向接地耦合 的第一反向阶跃电路和第二 反向阶跃电路获得第二倍频差分信号， 其中第一倍频信号和第二倍频信号为 第二差分信号， 第二倍频信号的频率是第一差分信号的频率的 2*N倍， 第二 倍频信号之间的相位差等于 90度或不等于 90度。
本技术方案可以通过与两路阶跃传输电路分别 反向接地耦合的两路反 向阶跃电路， 对差分信号进行叠加处理， 以输出倍频的差分信号。 附图说明
图 1是根据本发明的一个实施例的倍频器的框图
图 2是根据本发明的另一实施例的倍频器的框图
图 3是根据本发明的实施例的倍频器的电路图。
图 4是根据本发明的实施例的压控振荡器的框图
图 5是根据本发明的实施例的级联的倍频器的框 。
图 6A是根据本发明的一个实施例的频率合成器的 图。
图 6B是根据本发明的一个实施例的频率合成器的 图。
图 7A是根据本发明的另一实施例的频率合成器的 图。
图 7B是根据本发明的另一实施例的频率合成器的 图。 图 8A至图 8G是根据本发明的实施例的倍频器的工作原理 示意图。 图 9A至图 9E是根据本发明的实施例的安装示意图。
图 10是根据本发明的实施例的产生倍频信号的方 的示意性流程图。 具体实施方式
下面将结合本发明实施例中的附图，对本发明 实施例中的技术方案进行 清楚、 完整地描述， 显然， 所描述的实施例是本发明一部分实施例， 而不是 全部的实施例。 基于本发明中的实施例， 本领域普通技术人员在没有作出创 造性劳动前提下所获得的所有其他实施例， 都属于本发明保护的范围。
常规的输出单一信号的倍频器不能实现同相 /正交（ In-phase/Quadrature,
I/Q )信号输出， 而且倍频器输出端包含谐波分量， 会导致频谱纯度不高。 另外， 采用滤波器消除谐波分量的方案需要额外的功 耗来放大倍频信号以满 足系统的需求， 因此，导致频率源输出频率的功率回退，增加 了系统总功耗， 同时加大了系统的设计难度。
图 1是根据本发明的实施例的倍频器 100的框图。 图 1的倍频器 100包 括： 第一阶跃传输电路（ Stepped-Impedance Transmission Line ) 110、 第二阶 跃传输电路 120、第一反向阶跃电路（ Inverse Stepped-Impedance Transmission Line ) 130和第二反向阶跃电路 140。
第一阶跃传输电路 110接收输入端第一差分信号的第一信号。 第二阶跃 传输电路 120接收输入端第一差分信号的第二信号。 第一阶跃传输电路 110 和第二阶跃传输电路 120将第一差分信号的第一信号和第一差分信号 的第二 信号进行叠加处理， 得到输出端第一倍频信号， 第一倍频信号的频率是第一 差分信号的频率的 2*N倍， N为大于等于 1的整数。第一反向阶跃电路 130, 用于与第一阶跃传输电路 110反向接地耦合， 靠近第一阶跃传输电路 110输 出端的一端接地。 第二反向阶跃电路 140, 用于与第二阶跃传输电路 120反 向接地耦合， 靠近第二阶跃传输电路 120输出端的一端接地。 第一反向阶跃 电路 130 的另一端和第二反向阶跃电路 140 的另一端叠加输出第二倍频信 号， 第二倍频信号的频率是第一差分信号的频率的 2*N倍， 第一倍频信号和 第二倍频信号为第二差分信号。
例如， 上述阶跃传输电路可以是在长度方向上特征阻 抗有阶跃的传输 线， 根据本发明的实施例并不限于此， 上述阶跃传输电路也可以是电阻、 电 感和 /或电容组成的电路。上述将第一差分信号的 一信号和第一差分信号的 第二信号进行叠加处理是指将第一信号和第二 信号合成为倍频信号。
例如， 耦合可以是电磁耦合， 第一阶跃传输电路与第一反向阶跃电路并 排放置， 第二阶跃传输电路与第二反向阶跃电路并排放 置， 这样， 当第一阶 跃传输电路和第二阶跃传输电路中有信号传输 时，会在第一反向接阶跃电路 和第二反向阶跃电路中产生相应的谐振信号。 这里， 反向接地耦合是指反向 阶跃电路的与阶跃传输电路的输出端相对应的 一端接地， 而反向阶跃电路的 另一端作为信号的输出端， 以便在反向阶跃电路中产生反向信号。
根据本发明的实施例的倍频器可以通过两路阶 跃传输电路分别与两路 反向阶跃电路反向接地耦合， 对输入的差分信号进行叠加处理， 以输出倍频 的差分信号。
可选地， 作为另一实施例， 倍频器 100 还包括： 第一组开路支节 ( Open-Stub ) 150和第二组开路支节 160。
第一组开路支节 150—端与第一阶跃传输电路相连， 另一端开路， 用于 抑制第一差分信号的谐波分量。第二组开路支 节 160—端与第二阶跃传输电 路相连， 另一端开路， 用于抑制第一差分信号的谐波分量。
例如， 第一差分信号的频率为倍频器 100的基准工作频率为 f。， 上述开 路支节用于抑制第一差分信号中频率为 4f。、 6f。、 8f。等偶次谐波分量， 从而 输出工作频率为 2f。的倍频信号。 这里， 开路指开路支节的一端不与其它电 路相连， 也不接地。 路传输电路的差分信号中的谐波分量， 从而获得纯净的倍频信号。 另外， 由 于无需使用滤波器， 能够减少功率回退， 从而不需要额外的功耗来放大倍频 信号， 并且可以筒化系统的设计。
根据本发明的实施例， 第一阶跃传输电路 110包括： 具有不同特征阻抗 的第一传输线和第二传输线， 第一传输线的第一端与第二传输线的第一端相 连接， 第二阶跃传输电路 120包括： 具有不同特征阻抗的第三传输线和第四 传输线， 第三传输线的第一端与第四传输线的第一端相 连接， 第一传输线的 第二端与倍频器 100 的第一输入端相连接， 第三传输线的第二端与倍频器 100的第二输入端相连接， 第二传输线的第二端与第四传输线的第二端相 连 接并且与倍频器 100的第一输出端相连接。 根据本发明的实施例， 第一传输线的特征阻抗和电长度分别与第三传 输 线的特征阻抗和电长度相同， 第二传输线的特征阻抗和电长度分别与第四传 输线的特征阻抗和电长度相同。
根据本发明的实施例， 第一组开路支节 150中的每个开路支节的一端与 第一传输线的第一端相连接， 第二组开路支节 160中的每个开路支节的一端 与第三传输线的第一端相连接。
根据本发明的实施例， 第一组开路支节 150的一端与第一传输线的第二 端相连接， 第二组开路支节 160的一端与第三传输线的第二端相连接。
根据本发明的实施例， 第一传输线、 第二传输线、 第三传输线和第四传 输线均为 λ/8传输线， 第一组开路支节 150和第二组开路支节 160中的每组 开路支节包括电长度为 λ/ ( 4η )的开路支节， 其中 λ为第一差分信号的频率 对应的波长， η为大于等于 4的偶数。
根据本发明的实施例可以通过至少一个具有特 定电长度的开路支节来 抑制上述偶次谐波分量中的每一种偶次谐波分 量， 例如， 通过电长度为 λ/ ( 4η ) 的开路支节来抑制频率为 nf。的偶次谐波分量， 其中 λ为倍频器 100 的基准工作频率 f。对应的波长， n可以为大于等于 4的偶数。
根据本发明的实施例， 第一反向阶跃电路 130包括不同特征阻抗的第一 反向电路和第二反向电路， 第一反向电路与第一传输线反向耦合， 第二反向 电路与第二传输线反向耦合， 第一反向电路的第一端与第二反向电路的第一 端相连接； 第二反向阶跃电路 140包括具有不同特征阻抗的第三反向电路和 第四反向电路， 第三反向电路与第三传输线反向耦合， 第四反向电路与第四 传输线反向耦合， 第三反向电路的第一端与第四反向电路的第一 端相连接， 其中第一反向电路的第二端与第三反向电路的 第二端并联输出到倍频器 100 第二输出端， 并且第二反向电路的第二端与第四反向电路的 第二端并联接 地。
根据本发明的实施例， 第一反向阶跃电路 130和第二反向阶跃电路 140 分别与第一阶跃传输电路 110和第二阶跃传输电路 120 的电长度相同或不 同， 以便第一倍频信号与第二倍频信号之间的相位 差等于 90度或不等于 90 度。
例如， 当第一反向阶跃电路 130与第一阶跃传输电路 110的电长度且第 二反向阶跃电路 140与第二阶跃传输电路 120的电长度相同时， 第一倍频信 号与第二倍频信号正交， 即相位差为 90度， 否则， 第一倍频信号与第二倍 频的相位差不等于 90度。 因此， 根据本发明的实施例可以通过调整第一反 向阶跃电路 130和第二反向阶跃电路 140的电长度来获得具有特定相位差的 差分信号。
根据本发明的实施例， 第一传输线、 第二传输线、 第三传输线和第四传 输线分别与第一反向电路、 第二反向电路、 第三反向电路和第四反向电路的 电长度相同或不相同。
例如， 在第一传输电路、 第二传输电路、 第三传输电路和第四传输电路 分别与第一反向电路、 第二反向电路、 第三反向电路和第四反向电路的电长 度相同的情况下， 可以在倍频器 100的输出端产生正交的差分信号。 根据本 发明的实施例可以根据需要调整第一传输电路 、 第二传输电路、 第三传输电 路和第四传输电路的电长度和第一反向电路、 第二反向电路、 第三反向电路 和第四反向电路的电长度， 以产生不同相位差的差分信号。
根据本发明的实施例， 图 1的倍频器 100还包括： 并行的条状基底罩， 其中第一阶跃传输电路 110、 第二阶跃传输电路 120、 第一组开路支节 150、 第二组开路支节 160、 第一反向阶跃电路 130和第二反向阶跃电路 140放置 于上述并行的条状基底罩上。
例如， 并行的条状基底罩可以用于调整基底的有效介 电常数 s eff , 例如， 增大基底的有效介电常数 s eff , 从而可以减小倍频器 100的整体尺寸。
根据本发明的实施例， 倍频器 100与第二倍频器级联， 倍频器 100的第 二差分信号作为输入到第二倍频器的差分信号 。
例如， 多个倍频器可以进行级联， 即上一级倍频器的输出端连接到下一 倍频器的输入端， 以便输出更高频率的差分信号。 由于根据本发明的实施例 的倍频器 100可以输出差分信号， 因此， 可以将上一级倍频器的输出信号作 为下一级倍频器的输入信号， 从而能够方便地实现倍频器的级联。
图 2是根据本发明的另一实施例的倍频器 200的框图。图 2的倍频器 200 包括： 第一阶跃传输电路 210、 第二阶跃传输电路 220、 第一组开路支节 230 和第二组开路支节 240。 图 2的第一阶跃传输电路 210和第二阶跃传输电路 220与图 1的第一阶跃传输电路 110和第二阶跃传输电路 120类似， 图 2的 第一组开路支节 230和第二组开路支节 240分别与图 1 的第一组开路支节 150和第二组开路支节 160类似， 在此不再赘述。 第一阶跃传输电路 210, 接收输入端第一差分信号的第一信号。 第二阶 跃传输电路 220接收输入端第一差分信号的第二信号。 第一阶跃传输电路 210和第二阶跃传输电路 220将第一差分信号的第一信号和第一差分信号 的 第二信号进行叠加处理， 得到输出端第一倍频信号， 第一倍频信号的频率是 第一差分信号的频率的 2*N倍， N为大于等于 1的整数。 第一组开路支节 230, 第一组开路支节 230—端与第一阶跃传输电路 210相连， 另一端开路， 用于抑制第一差分信号的谐波分量。 第二组开路支节 240, 第二组开路支节 240—端与第二阶跃传输电路 220相连， 另一端开路， 用于抑制第一差分信 号的谐波分量。
本技术方案可以通过两组开路支节抑制输入到 倍频器 200的两路传输电 路的差分信号中的谐波分量， 从而获得纯净的倍频信号， 另外， 由于无需使 用滤波器，因此能够减少功率回退，从而不需 要额外的功耗来放大倍频信号， 并且可以筒化系统的设计。
根据本发明的实施例， 第一阶跃传输电路 210包括： 具有不同特征阻抗 的第一传输线和第二传输线， 第一传输线的第一端与第二传输线的第一端相 连接， 第二阶跃传输电路 220包括： 具有不同特征阻抗的第三传输线和第四 传输线， 第三传输线的第一端与第四传输线的第一端相 连接， 第一传输线的 第二端与倍频器 200 的第一输入端相连接， 第三传输线的第二端与倍频器 200的第二输入端相连接， 第二传输线的第二端与第四传输线的第二端相 连 接并且与倍频器 200的第一输出端相连接。
根据本发明的实施例， 第一传输线的特征阻抗和电长度分别与第三传 输 线的特征阻抗和电长度相同， 第二传输线的特征阻抗和电长度分别与第四传 输线的特征阻抗和电长度相同。
根据本发明的实施例， 第一组开路支节 230中的每个开路支节的一端与 第一传输线的第一端相连接， 第二组开路支节 240中的每个开路支节的一端 与第三传输线的第一端相连接。
根据本发明的实施例， 第一组开路支节 230的一端与第一传输线的第二 端相连接， 第二组开路支节 240的一端与第三传输线的第二端相连接。
根据本发明的实施例， 第一传输线、 第二传输线、 第三传输线和第四传 输线均为 λ/8传输线， 第一组开路支节 230和第二组开路支节 240中的每组 开路支节包括电长度为 λ/ ( 4η )的开路支节， 其中 λ为第一差分信号的频率 对应的波长， n为大于等于 4的偶数。
根据本发明的实施例， 图 2的倍频器 200还包括： 并行的条状基底罩， 其中第一阶跃传输电路 210、 第二阶跃传输电路 220、 第一组开路支节 230、 第二组开路支节 240放置于上述并行的条状基底罩上。
根据本发明的实施例， 倍频器 200与第二倍频器级联， 倍频器 200的第 二差分信号作为输入到第二倍频器的差分信号 。
图 3是根据本发明的实施例的倍频器的电路图。
根据本发明的实施例的倍频器包括两路阶跃传 输电路结构、一路并联电 阻和电感、 两组多路开路支节、 两路反向阶跃电路以及并行的条状基底罩。 两路阶跃传输电路分别用于接收并传输第一差 分信号的第一信号和第二信 号， 并且将第一信号和第二信号合成第一倍频信号 ， 第一倍频信号的频率是 第一差分信号的频率的 2*N倍。 两组开路支节，分别与该两路传输电路相连 接， 用于抑制第一差分信号的谐波分量。 两路反向阶跃电路分别与该两路传 输电路反向接地耦合， 用于产生第二倍频信号， 其中第二倍频信号的频率是 第一差分信号的频率的 2*N倍，并且第一倍频信号和第二倍频信号为第 二差 分信号。
例如， 两路阶跃传输电路可以为两路微带阶跃传输线 ： 第一阶跃传输线 和第二阶跃传输线。 第一阶跃传输线包括： 具有不同特征阻抗的传输线 Z„ 和传输线 Z 21 , 例如， 传输线 Z u 具有特征阻抗 Z l 传输线 z 21 具有特征阻抗 Z 2 。传输线 Zu的第一端与传输线 Z 21 的第一端相连接。第二阶跃传输电路包 括： 具有不同特征阻抗的传输线 z 12 和传输线 z 22 , 例如， 传输线 z 12 具有特 征阻抗 Z l 传输线 z 22 具有特征阻抗 z 2 。 传输线 z 12 的第一端与传输线 z 22 的第一端相连接， 传输线 Z U 的第二端与该倍频器的输入端 连接， 传 输线 z 12 的第二端与该倍频器的第二输入端 相连接，传输线 z 21 的第二端 与传输线 Z 22 的第二端相连接并且与该倍频器的第一输 出端 （例如， 特征阻 抗为 Z。的输出端 Z。 3 )相连接。 传输线 Zu的特征阻抗和电长度分别与传输 线 Z 12 的特征阻抗和电长度相同， 例如， 分别为 Θ 传输线 ζ 21 的特征 阻抗和电长度分别与传输线 ζ 22 的特征阻抗和电长度相同， 例如， 分别为 ζ 2 和 θ 2 。 特别地， 传输线 z u 、 传输线 z 21 、 传输线 z 12 和传输线 z 22 均为电长 度为 λ/8传输线， 其中 λ为倍频器的基准工作频率 f。对应的波长。 每路阶跃 传输线结构分别由两段不同特征阻抗的传输线 组成， 意味着每路传输线结构 在特征阻抗上有阶跃。 具有特征阻抗 Z。的双输入端口 Z(H和 Z。 2 分别连接具 有特征阻抗 Z 々传输线 2„和 Z 12 , 而具有特征阻抗 Z。的输出端口 Z。 3 则连 接两路阶跃传输线结构中具有特征阻抗 Z 2 的传输线 Z 21 和 Z 22 。
根据本发明的实施例，上述两组开路支节包括 第一组开路支节和第二组 开路支节， 第一组开路支节包括 Z sll 、 Z s21 和 Z s31 , 第二组开路支节包括 Z sl2 、 z s22 和 z s32 。其中第一组开路支节中的每个开路支节 的一端与传输线 z„的第 一端相连接， 另一端开路； 第二组开路支节中的每个开路支节的一端与传 输 线 z 12 的第一端相连接， 另一端开路。 根据本发明的实施例并不限于此， 例 如，第一组开路支节中的每个开路支节的一端 与传输线 z„的第二端相连接， 另一端开路； 第二组开路支节中的每个开路支节的一端与传 输线 z 12 的第二 端相连接， 另一端开路。 例如， 上述两组开路支节中的每组开路支节包括电 长度为 λ/ ( 4η )的开路支节，其中 λ为倍频器的基准工作频率 f。对应的波长， n可以为大于等于 4的偶数。例如，上述两组多路开路支节 Z sik ( i = 1, 2, 3, 并且 k=l , 2 ) 由具有特征阻抗 Z si ( i = 1, 2, 3, ... )和电长度 λ/ ( 4η ) 的开路 支节组成， 分别连接于该两路阶跃传输线结构中的每路阶 跃传输线的两段 λ/8传输线之间。例如，开路支节 Z sll 为具有特征阻抗 Z sl 和电长度 λ/16的开 路支节， 用于消除频率为 4f。的谐波分量。 开路支节 Z s21 为具有特征阻抗 Z s2 和电长度 λ/24的开路支节， 用于消除频率为 6f。的谐波分量。 开路支节 Z s31 为具有特征阻抗 Z s3 和电长度 λ/32的开路支节， 用于消除频率为 8f。的谐波 分量等等。 例如， 开路支节 Z sl2 为具有特征阻抗 Z sl 和电长度 λ/16的开路支 节， 用于消除频率为 4f。的谐波分量。 开路支节 Z s22 为具有特征阻抗 Z s2 和电 长度 λ/24的开路支节， 用于消除频率为 6f。的谐波分量。 开路支节 Z s33 为具 有特征阻抗 Z s3 和电长度 λ/32的开路支节， 用于消除频率为 8f。的谐波分量 等等。 根据本发明的实施例并不限于此， 可以增加更多的开路支节以消除更 高频率的谐波分量。
上述两路反向阶跃电路中的第一反向阶跃电路 包括不同特征阻抗的反 向电路 Z 31 和反向电路 Z 41 , 反向电路 Z 31 与传输线 Zu反向耦合， 反向电路 Z 41 与传输线 Z 21 反向耦合， 反向电路 Z 31 的第一端与反向电路 Z 41 的第一端 相连接； 上述两路反向阶跃电路中的第二反向阶跃电路 包括具有不同特征阻 抗的反向电路 Z 32 和反向电路 Z 42 , 反向电路 Z 32 与传输线 Z 12 反向耦合， 反 向电路 z 42 与传输线 z 22 反向耦合， 反向电路 z 32 的第一端与反向电路 z 42 的 第一端相连接， 其中反向电路 Z 31 的第二端与反向电路 Z 32 的第二端并联输 出到该倍频器的第二输出端， 例如， 特征阻抗为 Zo的输出端 Zo 4 , 并且反向 电路 Z 41 的第二端与反向电路 Z 42 的第二端并联接地。 换句话说， 上述两路 反向阶跃电路分别以反向接地耦合于该两路传 输线结构。
根据本发明的实施例， 倍频器的第一输出端 Z。 3 输出的第一倍频信号和 倍频器的第二输出端 Z。 4 输出的第二倍频信号为第二差分信号， 第一倍频信 号与第二倍频信号之间的相位差取决于上述第 一反向阶跃电路的电长度 θ 3 和第二反向阶跃电路的电长度 θ 4 。 换句话说， 通过调整 θ 3 和 θ 4 来产生第一 倍频信号与第二倍频信号之间的相位差。 根据本发明的实施例， 传输电路 z u 、 传输电路 z 21 、 传输电路 z 12 和传输电路 z 22 分别与反向电路 z 31 、 反向 电路 z 41 、 反向电路 z 32 和反向电路 z 42 的电长度相同或不相同。 例如， 传输 电路 z u 、 传输电路 z 21 、 传输电路 z 12 和传输电路 z 22 分别与反向电路 z 31 、 反向电路 z 41 、 反向电路 z 32 和反向电路 z 42 的电长度相同时， 倍频器输出的 第一倍频信号 I和第二倍频信号 Q正交。 调整反向电路 Z 31 、 反向电路 Z 41 、 反向电路 Z 32 和反向电路 Z 42 的电长度可以改变第二差分信号的相位差 ， 也 就是， 使得倍频器可以根据需要输出具有特定相位差 的第一倍频信号 I和第 二倍频信号 Q。
上述一路并联电阻 /电感并联连接于传输线 Z u 的第二端与 Z 12 的第二端 之间以及两输入端口 Z m 、 Zo 2 之间， 用于消除倍频器的频偏。
根据本发明的实施例的倍频器还可以包括并行 的条状基底罩， 例如， 并 行传输线基底罩 B, 其中上述两路阶跃传输电路、 上述两组开路支节、 上述 两路反向阶跃电路放置于该并行的条状基底罩 上。 例如， 倍频器的尺寸 L可 以筒单地由下列公式（ 1 )得到：
L = ^= ( 1 ) 其中 s eff 为基底的有效介电常数， c为自由空间光波波速， f为倍频器的 基准工作频率。 根据本发明的实施例可通过调整基底罩（例如 ， 调整基底罩 B的基底罩每条传输线的宽度或间隔 ) 来控制基底介质的有效介电常数 s eff , 从而能够调整本发明的倍频器的尺寸。
图 4是根据本发明的实施例的级联的倍频器 400的框图。倍频器 400包 括至少两个级联的图 1或图 2的倍频器， 其中一个倍频器输出的差分信号作 为另一个倍频器的输入。 图 4中示出了两个级联的图 1或图 2的倍频器， 根 据本发明的实施例并不限于此， 级联的倍频器可以有多个。
根据本发明的实施例可以应用于 n次倍频技术， 即对根据本发明的实施 例的倍频器进行级联， 以便输出更高频率的倍频信号。 由于根据本发明的实 施例的倍频器可以输出差分信号， 因此， 将倍频器级联之后， 上一级倍频器 输出的差分信号可以作为下一级倍频器的输入 。 例如， 图 4的第一级倍频器 410接收频率为 f。的差分信号， 并且输出频率为 2f。的差分信号， 第二级倍 频器 420从第一级倍频器 410接收频率为 2f。的差分信号， 并且输出频率为 4f。的差分信号等等。
图 5是根据本发明的实施例的压控振荡器 500的框图。
根据本发明的实施例提供了一种基于根据本发 明的实施例的倍频器的 压控振荡器 500, 例如， 互推（Push-Push )压控振荡器（Voltage Controlled Oscillator, VCO ) , 包括差分压控振荡器 （Differential Voltage Controlled Oscillator, DVCO ) DVCO 510和倍频器 520, 倍频器 520可以是图 1的倍 频器 100、 图 2的倍频器 200或者图 4的级联倍频器 400, 其中 DVCO 510 的输出端与倍频器 520的输入端相连接， 并且为倍频器 520提供输入的差分 信号。倍频器 520的输出作为互推 VCO 500的输出。 DVCO 510接收频率为 fo的信号， 产生频率为 f。的差分信号， 并将该差分信号输出到倍频器 520。 倍频器 520接收该差分信号， 并且生成频率为 2f。的差分信号 （例如， 正交 的信号 I和 Q )。
图 6A是根据本发明的一个实施例的频率合成器 600的框图。
根据本发明的实施例提供了一种基于根据本发 明的实施例的倍频器的 频率合成器 600, 例如， 频率合成器 600可以是基于锁相环的频率合成器， 包括： 互推 VCO 610、环路滤波器 620、鉴相器 630、分频器 640。 互推 VCO 610可以为图 5的压控振荡器 500, 包括 DVCO 612和倍频器 611。 分频器 640的输入端与 DVCO 612的输出端相连接， 分频器 640的输出端与鉴相器 630的一个输入端 ^相连接， 鉴相器 630的另一输入端为 f ref , 鉴相器 630 的输出端与环路滤波器 620 的输入端相连接， 环路滤波器 620 的输出端与 DVCO 612的输入端相连接，从而向互推 VCO 610提供频率为 f。的信号，倍 频器 611从 DVCO 612的输出端接收频率为 的差分信号，并且输出频率为 2f。的差分信号 1和0。 图 6B是根据本发明的一个实施例的频率合成器 600的框图。
根据本发明的实施例提供了一种基于根据本发 明的实施例的倍频器的 频率合成器 600, 例如， 频率合成器 600可以是基于锁相环的频率合成器， 包括： 互推 VCO 610、环路滤波器 620、鉴相器 630、分频器 640。 互推 VCO 610可以为图 5的压控振荡器 500, 包括 DVCO 612和倍频器 611。 分频器 640的输入端与倍频器 611的输出端相连接， 分频器 640的输出端与鉴相器 630的一个输入端 ^相连接， 鉴相器 630的另一输入端为 f ref , 鉴相器 630 的输出端与环路滤波器 620 的输入端相连接， 环路滤波器 620 的输出端与 DVCO 612的输入端相连接，从而向互推 VCO 610提供频率为 f。的信号，倍 频器 611从 DVCO 612的输出端接收频率为 的差分信号，并且输出频率为 2f。的差分信号 1和0。
图 7是根据本发明的另一实施例的频率合成器 700的框图。
根据本发明的实施例提供了一种基于根据本发 明的实施例的倍频器的 频率合成器 700, 例如， 频率合成器 700可以是基于锁相环的频率合成器， 包括： 互推 VCO 710、 环路滤波器 720、 鉴相器 730、 分频器 740和分频器 750。 互推 VCO 710可以为图 5的压控振荡器 500, 包括 DVCO 712和倍频 器 711。分频器 750输入端与 DVCO 712的输出端相连接，用于输出频为 fo/N 的信号， 其中 N = ...， 1/4, 1/3, 1/2, 2, 3, 4,...。 分频器 750输出端还与分频器 740的输入端与相连接，分频器 740的输出端与鉴相器 730的一个输入端 f div 相连接，鉴相器 730的另一输入端为 f ref ,鉴相器 730的输出端与环路滤波器 720的输入端相连接， 环路滤波器 720的输出端与 DVCO 712的输入端相连 接， 从而向互推 VCO 710提供频率为 f。的信号， 倍频器 711从 DVCO 712 的输出端接收频率为 f。的差分信号， 并且输出频率为 2f。的差分信号 1和0。
图 7B是根据本发明的另一实施例的频率合成器 700的框图。
根据本发明的实施例提供了一种基于根据本发 明的实施例的倍频器的 频率合成器 700, 例如， 频率合成器 700可以是基于锁相环的频率合成器， 包括： 互推 VCO 710、 环路滤波器 720、 鉴相器 730、 分频器 740和分频器 750。 互推 VCO 710可以为图 5的压控振荡器 500, 包括 DVCO 712和倍频 器 711。分频器 750输入端与倍频器 711的输出端相连接，用于输出频为 fo/N 的信号， 其中 N = ...， 1/4, 1/3, 1/2, 2, 3, 4,...。 分频器 750输出端还与分频器 740的输入端与相连接，分频器 740的输出端与鉴相器 730的一个输入端 f div 相连接，鉴相器 730的另一输入端为 f ref ,鉴相器 730的输出端与环路滤波器 720的输入端相连接， 环路滤波器 720的输出端与 DVCO 712的输入端相连 接， 从而向互推 VCO 710提供频率为 f。的信号， 倍频器 711从 DVCO 712 的输出端接收频率为 f。的差分信号， 并且输出频率为 2f。的差分信号 1和0。
根据本发明的实施例提出了一种基于倍频器的 系统， 包括： 芯片和上述 频率合成器或者上述倍频器。上述倍频器或频 率合成器可以集成在所述芯片 上。
根据本发明的实施例还可以包括： 封装， 其中上述倍频器或上述频率合 成器连接在芯片与封装之间， 或者上述倍频器或上述频率合成器集成在封装 上。
根据本发明的实施例还包括： 印刷电路板， 其中上述倍频器或上述频率 合成器可以连接在印刷电路板与芯片之间， 或者上述倍频器或上述频率合成 器可以集成在印刷电路板上。
图 8A至图 8G是根据本发明的实施例的倍频器的工作原理 示意图。 参见图 8A, 图 8A为输入到倍频器的输入端 V in p 的频率为 f。的差 分信号的频率特性。 参见图 8B, 图 8B示出未包含反向阶跃电路和开路支节 的倍频器的电路图。 参见图 8C, 图 8C为图 8B的倍频器输出的工作频率为 2f 0 的信号的频率特性， 其中包含频率为 4f。、 6f。、 8f。、 …的偶次谐波。 通过 图 8B的两路 λ/4微带阶跃传输线（每路传输线包含两段电 度为 λ/8的传输 线）对输入的基准工作频率为 f。的差分信号进行频率合成， 以获得输出工作 频率 2f。的倍频信号。 由于输入频率为差分信号， 因此， 基准工作频率 fo以 及各奇次谐波（即： (2n-l)*f 0 , n=l , 2, 3 , …）被抵消。 在未包含反向阶跃 电路的情况下， 倍频器只有一路输出。 在不包含开路支节的情况下， 倍频信 号中会包含频率为 4f。、 6f。、 8f。等偶次谐波信号。 参见图 8D, 图 8D为包含 反向阶跃电路的倍频器的电路图， 在图 8D中， 包括两路输出 1和0。 两路 反向阶跃电路能够产生具有相控分裂的能量束 ， 从而获得输出信号 I和 Q。 两路反向阶跃电路分别耦合于上述两路传输线 结构， 可通过调节反向阶跃电 路的尺寸（例如， 电长度）， 从而获得所需差分信号输出。 参见图 8E, 图 8E 示出传输电路和反向阶跃电路的输出信号的频 率特性。 参见图 8F, 图 8F为 开路支节抵消谐波分量和反向阶跃电路产生第 二路倍频信号的原理图。 筒单 起见，图 8F中仅示出了两路传输线中的一路传输线和一 反向阶跃电路（用 以产生频率为 2f。并且相位差为 Y。的差分信号 )以及一个开路支节（用于抵 消例如频率为 4f。的谐波分量）。 由于开路支节的在特定频点的强谐振特性， 使得这些谐振频率对应的能量无法通过阶跃传 输线结构 Z„段到达 Z 21 段， 起到了谐波抑制的作用。因此，可以通过调整 各开路支节，有针对的抑制 4f 0 、 6f。、 8f。等偶次谐波分量， 通过开路支节的特定频点对应的能量吸收特性 ， 实现了功率回退低的高阶谐波抑制。
图 9A至图 9E是根据本发明的实施例的安装示意图。
参见如图 9A, 根据本发明的实施例的倍频器或频率合成器可 以集成在 芯片中。 参见图 9B和 9C, 根据本发明的实施例的频率合成器或倍频器可 以 连接在封装与芯片之间或者集成在封装上。 参见图 9D和 9E, 根据本发明的 实施例的频率合成器或倍频器可以采用系统集 成的形式， 例如， 频率合成器 或倍频器可以连接在印刷电路板与芯片之间或 者集成在印刷电路板 ( Printed Circuit Board, PCB )上。 根据本发明的实施例可以根据需求采用具有成 本 低的实现方式。
图 10是根据本发明的实施例的产生倍频信号的方 的示意性流程图。
1010,将第一阶跃传输电路传输的第一差分信 的第一信号和第二阶跃 传输电路传输的第一差分信号的第二信号进行 叠加处理， 输出第一倍频信 号， 其中第一倍频信号的频率是第一差分信号的频 率的 2*N倍， N为大于等 于 1的整数。
1020, 利用分别与第一阶跃传输电路和第二阶跃传输 电路反向接地耦合 的第一反向阶跃电路和第二反向阶跃电路获得 第二倍频差分信号， 其中第一 倍频信号和第二倍频信号为第二差分信号， 第二倍频信号的频率是第一差分 信号的频率的 2*N倍， 第二倍频信号之间的相位差等于 90度或不等于 90 度。
可选地， 作为另一实施例， 图 10的方法还包括： 利用连接至第一阶跃 传输电路的第一组开路支节和连接至第二阶跃 传输电路的第二组开路支节 抑制第一差分信号的谐波分量。
本技术方案可以通过两路阶跃传输电路分别与 两路反向阶跃电路反向 接地耦合，对输入的差分信号进行叠加处理， 以输出倍频的差分信号。另夕卜， 通过两组开路支节抑制输入到倍频器的两路传 输电路的差分信号中的谐波 分量， 从而获得纯净的倍频信号。 由于无需使用滤波器， 因此能够减少功率 回退， 从而不需要额外的功耗来放大倍频信号， 并且可以筒化系统的设计。 本领域普通技术人员可以意识到， 结合本文中所公开的实施例描述的各 示例的单元及算法步骤， 能够以电子硬件、 计算机软件或者二者的结合来实 现， 为了清楚地说明硬件和软件的可互换性， 在上述说明中已经按照功能一 般性地描述了各示例的组成及步骤。这些功能 究竟以硬件还是软件方式来执 行， 取决于技术方案的特定应用和设计约束条件。 专业技术人员可以对每个 特定的应用来使用不同方法来实现所描述的功 能，但是这种实现不应认为超 出本发明的范围。
所属领域的技术人员可以清楚地了解到， 为描述的方便和筒洁， 上述描 述的系统、 装置和单元的具体工作过程， 可以参考前述方法实施例中的对应 过程， 在此不再赘述。
在本申请所提供的几个实施例中， 应该理解到， 所揭露的系统、 装置和 方法， 可以通过其它的方式实现。 例如， 以上所描述的装置实施例仅仅是示 意性的， 例如， 所述单元的划分， 仅仅为一种逻辑功能划分， 实际实现时可 以有另外的划分方式， 例如多个单元或组件可以结合或者可以集成到 另一个 系统， 或一些特征可以忽略， 或不执行。 另一点， 所显示或讨论的相互之间 的耦合或直接耦合或通信连接可以是通过一些 接口， 装置或单元的间接耦合 或通信连接， 可以是电性， 机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可 以不是物理上分开的，作 为单元显示的部件可以是或者也可以不是物理 单元， 即可以位于一个地方， 或者也可以分布到多个网络单元上。可以根据 实际的需要选择其中的部分或 者全部单元来实现本实施例方案的目的。
另外， 在本发明各个实施例中的各功能单元可以集成 在一个处理单元 中， 也可以是各个单元单独物理存在， 也可以两个或两个以上单元集成在一 个单元中。 上述集成的单元既可以采用硬件的形式实现， 也可以采用软件功 能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实 现并作为独立的产品销 售或使用时， 可以存储在一个计算机可读取存储介质中。 基于这样的理解， 本发明的技术方案本质上或者说对现有技术做 出贡献的部分或者该技术方 案的全部或部分可以以软件产品的形式体现出 来，该计算机软件产品存储在 一个存储介质中， 包括若干指令用以使得一台计算机设备（可以 是个人计算 机， 服务器， 或者网络设备等）执行本发明各个实施例所述 方法的全部或部 分步骤。 而前述的存储介质包括： U盘、 移动硬盘、 只读存储器（ROM, Read-Only Memory )、 随机存取存储器 ( RAM, Random Access Memory )、 磁碟或者光盘等各种可以存储程序代码的介质 。
以上所述， 仅为本发明的具体实施方式， 但本发明的保护范围并不局限 于此， 任何熟悉本技术领域的技术人员在本发明揭露 的技术范围内， 可轻易 想到变化或替换， 都应涵盖在本发明的保护范围之内。 因此， 本发明的保护 范围应所述以权利要求的保护范围为准。