本发明涉及栅极驱动技术， 尤其涉及一种栅极驱动电路、 栅极驱动方法 及液晶显示器。 背景技术

液晶显示器是目前常用的平板显示器， 其中薄膜场效应晶体管液晶显示 器 ( Thin Film Transistor Liquid Crystal Display, TFT-LCD )是目前液晶显示 器中的主流产品。 随着 TFT-LCD产品的竟争日益激烈， 各厂家纷纷通过釆用 新技术来降低产品的成本， 提高产品的市场竟争力。 其中， GOA ( Gate on Array )技术是指将 TFT-LCD的栅极驱动器（ Gate Driver )集成在阵列基板上， 形成对面板的扫描驱动。 相比传统覆晶薄膜（Chip On Flex/Film, COF )和直 接绑定在玻璃上 （Chip On Glass, COG ) 的工艺， 其不仅可以节省成本， 而 且面板可以做到两边对称美观设计， 省去了栅线集成电路（Gate IC ) 的绑定 ( Bonding ) 区域以及扇出 （ Fan-out )布线空间， 实现了窄边框的设计； 同时 由于可以省去栅线（Gate )方向绑定（Bonding ) 的工艺， 对产能和良品率提 升也比较有利。

但是， 相比于 COF和 COG技术， GOA技术也存在一定的问题， 现有的 栅极驱动电路包括多级移位寄存器， 图 1为现有的栅极驱动电路中每级移位 寄存器的结构图， 如图 1所示， 所述每级移位寄存器具体包括 TFT开关器件 — Ml , TFT开关器件二 M2、 TFT开关器件三 M3、 TFT开关器件四 M4, 下 拉单元 PD以及升压器件 C1 ; 其中， Ml 的漏极和栅极与输入端 （INPUT ) 连接， 并接收上级移位寄存器的输出信号； M2的漏极连接 Ml的源极， M2 的栅极与复位端 （RESET ) 连接， 并接收下级移位寄存器的输出信号， M2 的源极连接低压信号端 （VSS ), 并接收低压信号； M3 的漏极与时钟信号端 相连， M3的栅极与 Ml的源极相连， M3的源极作为本级移位寄存器的信号 输出端 （OUTPUT ); M4 的漏极与 M3 的源极相连， M4 的栅极与复位端 ( RESET )相连， M4的漏极与低压信号端 （VSS )相连； C1 的一端分别与 Ml的源极和 M3的栅极相连， 另一端连接 M3的源极； 下拉单元 PD不仅与 C1并联， 同时一端与低压信号端 （VSS )相连， 另一端与 M3的漏极相连。 上述栅极驱动电路的工作原理为： 当 INPUT 的输入信号为高电平时， Ml导通 , 对 PU节点进行充电； 当时钟信号为高时， M3导通， OUTPUT的 输出时钟信号的脉冲， 同时 C1的自举 ( Bootstrapping )作用将 PU节点进一 步拉高；之后 RESET的复位信号使 M2和 M4导通 ,对 PU和 OUTPUT放电； 接下来， 通过时钟信号控制下拉单元 PD的电路器件对 PU节点和 OUTPUT 进一步放电， 保证了该级移位寄存器所对应的行在非工作时 间内不会有噪声 发生， 具体各信号的时序如图 2所示， 通常情况下， 应用如图 1所示的移位 寄存器时， 在 TFT截止瞬间， OUTPUT由高电平跳变为低电平， 像素跳变电 压较大， 影响液晶显示器的画面品质。

通常情况下， 会考虑将多级栅极（Multi-Level Gate, MLG )的功能附加 在栅极驱动电路上， 以减少跳变电压， 提高画面品质， MLG的产生原理为在 输出端引出一个反馈信号到 DC/DC IC, 随之产生一个电压并输出。

但是， 现有的栅极驱动电路通常釆用 α-Si的工艺， 由于考虑到低温条件 下 a-Si相比高温 TFT的迁移率大约会有一半左右的下降， 因此， 为了避免当 栅极驱动电路处于一个较低的温度状况时出现 失效的情况， 通常釆用在栅极 驱动电路外部增加温度补偿电路的解决方案， 具体可以为在产生栅极高电平 Vgh的反馈电路上并联热敏器件， 使 Vgh随温度下降而上升； 的电压可能会上升到 30V以上， DC/DC IC无法承受如此高的电压， 此时， MLG的功能则会失效。 而 MLG功能一旦失效， 则在 TFT截止瞬间， 会存在 一个较大的跳变电压， 影响 TFT面板的画面品质。 发明内容

有鉴于此， 本发明的主要目的在于提供一种栅极驱动电路 、 栅极驱动方 法及显示器， 能够实现具有 MLG功能的栅极驱动电路。

本发明实施例提供了一种栅极驱动电路， 包括多级移位寄存器， 其中每 一级移位寄存器包括上拉驱动单元、 上拉单元、 复位单元、 下拉单元， 所述 移位寄存器还包括： 补充单元； 其中，

所述上拉单元， 用于在导通时将第一时钟端的时钟信号作为本 级移位寄 存器的输出信号；

所述补充单元， 与所述上拉单元相连接， 用于在导通时将第二时钟端的 时钟信号作为本级移位寄存器的输出信号。

在一个示例中， 所述上拉驱动单元连接上拉单元的输入节点， 用于控制 上拉单元的接通和断开。

在一个示例中， 所述上拉驱动单元包括 TFT开关器件一、 TFT开关器件 二； 其中，

TFT开关器件一的漏极和栅极与上级移位寄存器 的输出端相连； 所述 TFT开关器件二的漏极与所述 TFT开关器件一的源极相连， 所述

TFT开关器件二的栅极与下级移位寄存器的输 出端相连， 所述 TFT开关器件 二的源极低电平连接。

在一个示例中， 所述上拉单元包括 TFT开关器件三和升压器件； 其中， 所述 TFT开关器件三的漏极与第一时钟端相连，所述 TFT开关器件三的 栅极与 TFT开关器件一的源极相连，所述 TFT开关器件三的源极为本级移位 寄存器的输出端；

所述升压器件， 第一端分别与所述 TFT 开关器件一的源极和所述 TFT 开关器件三的栅极相连， 第二端与所述 TFT开关器件三的源极相连。

在一个示例中，所述复位单元包括 TFT开关器件四； 所述 TFT开关器件 四的漏极与 TFT开关器件三的源极相连，所述 TFT开关器件四的栅极与下级 移位寄存器的输出端相连， 所述 TFT开关器件四的源极与低电平连接。

在一个示例中，所述补充单元，包括 TFT开关器件五和 TFT开关器件六； 其中，

TFT开关器件五的漏极和栅极与第二时钟端连接 ， TFT开关器件六的漏 极与 TFT开关器件五的源极连接， TFT开关器件六的栅极与所述上拉驱动单 元的 TFT开关器件一的源极相连， TFT开关器件六的源极与所述上拉单元的 输出端相连接， 同时为本级移位寄存器的输出端。

在一个示例中， 所述 TFT开关器件五和 TFT开关器件六为金属 -氧化物- 半导体场效应晶体管。

在一个示例中， 所述第二时钟端的时钟信号在第一时钟端时钟 信号变为 低电平的瞬间跳变为高电平。

本发明实施例提供了一种液晶显示器， 所述液晶显示器包括如上所述的 栅极驱动电路。

本发明实施例还提供了一种栅极驱动方法， 所述方法包括： 在上级移位寄存器的输出端输出的信号为高电 平时，上拉驱动单元导通， 本级移位寄存器开始充电；

当第一时钟端的时钟信号为高电平且第二时钟 端的时钟信号为低电平 时， 上拉单元导通， 将所述第一时钟端的时钟信号作为本级移位寄 存器的输 出信号；

所述第一时钟端的时钟信号跳变为低电平， 所述第二时钟端的时钟信号 跳变为高电平， 补充单元导通， 将所述第二时钟端的时钟信号作为本级移位 寄存器的输出信号。

在一个示例中， 所述第二时钟端的时钟信号的高电平小于所述 第一时钟 端的时钟信号的高电平。

本发明通过栅极驱动电路中每级移位寄存器的 补充单元，在 TFT截止的 瞬间， 补充单元导通工作， 对移位寄存器的输出进行控制， 能够降低像素的 跳变电压， 实现 MLG功能， 提升液晶显示器的画面品质。 附图说明

图 1为现有栅极驱动电路中每级移动寄存器的结� �示意图；

图 2为图 1所示现有栅极驱动电路的移位寄存器的输入� �出信号的时序 图；

图 3为本发明实施例的栅极驱动电路中移位寄存� �的功能结构示意图； 图 4为本发明实施例的栅极驱动电路的移位寄存� �的具体实现结构图； 图 5为本发明实施例的栅极驱动电路的移位寄存� �的输入输出信号的时 序图；

图 6为本发明实施例的栅极驱动电路实现的 MLG功能的原理示意图； 图 7为本发明实施例的栅极驱动方法的实现流程� �意图。

附图标记说明： M1-TFT开关器件一； M2-TFT开关器件二； M3-TFT开 关器件三； M4-TFT开关器件四； M5-TFT开关器件五； M6-TFT开关器件六； PD-下拉单元； C1-升压器件； 31-GOA电路单元； 32-补充单元。 具体实施方式

为使本领域的技术人员更好地理解本发明的技 术方案， 下面结合附图对 本发明提供的栅极驱动电路、 栅极驱动方法和液晶显示器进行详细描述。 显 然， 所描述的实施例仅仅是本发明一部分实施例， 而不是全部的实施例。 基 于本发明中的实施例， 本领域普通技术人员在没有作出创造性劳动前 提下所 获得的所有其他实施例， 都属于本发明保护的范围。

本发明实施例的基本思想为： 所述栅极驱动电路包括多级移位寄存器， 其中每一级移位寄存器包括上拉驱动单元、 上拉单元、 复位单元、 下拉单元， 并且还包括： 补充单元； 其中， 所述上拉单元， 用于在导通时将第一时钟端 的时钟信号作为本级移位寄存器的输出； 所述补充单元， 与所述上拉单元相 连接， 用于在导通时将第二时钟端的时钟信号作为本 级移位寄存器的输出。

为使本发明的目的、 技术方案和优点更加清楚明白， 以下列举实施例并 参照附图， 对本发明进一步详细说明。

图 3示出了本发明栅极驱动电路中每级移位寄存� �的功能结构， 如图 3 所示， 所述移位寄存器包括 GOA电路单元 31 和补充单元 32; 其中， 所述 GOA电路单元 31与输入端（ INPUT )、复位端（ RESET )、第一时钟端（ CLK1 ) 和低压信号端 （VSS ) 连接， 所述输入端 （INPUT )接收上级移位寄存器的 输出信号， 所述复位端 （RESET )接收下级移位寄存器的输出信号， 所述低 压信号端（VSS )接收低压信号， 通常情况下， 所述 VSS的电压电平与 CLK1 的时钟信号的低电平相同； 补充单元 32分别与第二时钟端（CLK2 )和 GOA 电路单元 31的输出端（ OUTPUT )相连，控制所述 GOA电路单元 31的输出。

上述移位寄存器的工作过程具体为： 当 CLK1的时钟信号为高电平时， CLK2的时钟信号为低电平， OUTPUT的输出信号即为 CLK1的脉冲信号， 此时的电压值记为 Vghl , 当 CLK1 的时钟信号变为低电平时， 补充单元 32 的 CLK2的时钟信号变为高电平， 此时， 补充单元 32导通， OUTPUT的输出 信号即为 CLK2 的脉冲信号， 此时电压值记为 Vgh2, 整体来看， OUTPUT 输出的电压值从 Vghl跳变到 Vgh2, 相对于现有栅极驱动电路的移位寄存器 直接从 Vghl跳变到 0, 实现像素跳变电压的大大减小， 进而实现了 MLG的 作用， 提升了画面品质。

图 4 示出了本发明实施例的栅极驱动电路的移位寄 存器的具体实现结 构， 如图 4所示， 上述 GOA电路单元 31包括上拉驱动单元和上拉单元、 复 位单元、 下拉单元、 补充单元， 其中， 所述上拉单元， 用于在导通时将第一 时钟端的时钟信号作为本级移位寄存器的输出 信号； 所述补充单元， 与所述 上拉单元相连接， 用于在导通时将第二时钟端的时钟信号作为本 级移位寄存 器的输出信号。

其中， 所述上拉驱动单元， 连接上拉单元的输入节点， 用于控制上拉单 元的接通和断开。

在一个示例中， 进一步地， 所述上拉驱动单元包括 TFT开关器件一 Ml、 TFT开关器件二 M2;

所述上拉单元包括 TFT开关器件三 M3和升压器件 C1 ;

所述 Ml的漏极和栅极与 INPUT相连； 所述 M2的漏极与所述 Ml的源 极相连， 所述 M2的栅极与 RESET相连， 所述 M2的源极连接 VSS; 所述 M3的漏极与 CLK1相连， 所述 M3的栅极与 Ml的源极相连， 所述 M3的源 极为所述 GOA电路单元 31的输出端， 同时也为本级移位寄存器的输出端； 所述 C1 , 第一端分别与所述 Ml的源极和 M3的栅极相连， 第二端与 M3的 源极相连。

在一个示例中， 进一步地， 所述复位单元具体包括 TFT开关器件四 M4; 所述 M4的漏极与 M3的源极相连， 所述 M4的栅极与 RESET相连， 所述 M4的源极连接 VSS。

在一个示例中，进一步地，所述 GOA电路单元 31还包括：下拉单元 PD, 与所述 C1并联， 且第一端连接 VSS, 第二端与所述 M3的漏极相连。

在一个示例中， 上述补充单元 32具体包括 TFT开关器件五 M5和 TFT 开关器件六 M6; 其中， 所述 M5的漏极和栅极与 CLK2相连， M6的漏极与 M5的源极相连， M6的栅极与 GOA电路单元 31的上拉驱动单元的 C1的第 一端相连， M6的源极与所述上拉单元的输出端， 即 M3的源极相连， 同时为 本级移位寄存器的输出端。

其中， 上述 Ml、 M2、 M3、 M4、 M5、 M6具体可以为金属-氧化物 -半导 体场效应晶体 ( Metal-Oxide-Semiconductor, MOS )管。

上述栅极驱动电路的具体工作过程为： 当 INPUT 的输入信号为高电平 时， Ml导通， 对 PU节点充电； 当 CLK1的时钟信号为高电平且 CLK2的时 钟信号为低电平时， M3导通， 此时 OUTPUT输出的信号即为 CLK1的脉冲 信号， 此时电压值记为 Vghl , 同时 C1 的第一次自举 ( Bootstrapping )作用 将 PU节点第一次拉高； 接下来当 CLK1 的时钟信号变为低电平时， 补充单 元 32的 CLK2的时钟信号变为高电平、 且持续一个较短的时间， 此时， M5、 M6导通， OUTPUT输出的信号即为 CLK2的脉冲信号，此时电压值记为 Vgh2 , 同时 CI 的第二次 Bootstrapping作用将 PU节点再一次拉高， 整体来看， OUTPUT输出的电压值从 Vghl跳变到 Vgh2,相对于现有栅极驱动电路中移 位寄存器直接从 Vghl跳变到 0, 实现了像素跳变电压的大大减小， 进而实现 了 MLG的作用， 提升了画面品质。 然后， 通过 CLK1控制下拉单元 PD对 PU节点和 OUTPUT进行放电， 保证该栅极驱动电路的移位寄存器在非工作 时间不会产生噪声。

具体地， 上述过程中， 各输入输出信号的时序图参考图 5 , 由图 5可知， CLK2的电压值 Vgh2要小于 CLK1的电压值 Vghl。应当理解，图 5中的 INPUT 的输入信号是以现有栅极驱动电路的上级移位 寄存器的输出信号进行的举 例， 当具体利用本发明实施例提供的栅极驱动电路 时， 此时 INPUT的输入信 号的时序图则为本发明实施例的栅极驱动电路 的上级移位寄存器的输出信 号。

图 6示出了本发明实施例的栅极驱动电路实现的 MLG功能的原理， 如 图 6所示， 在 CLK1变为低电平的瞬间， 即 TFT截止的瞬间， OUTPUT也将 为低电平， 然而由于 CLK2的输入， 此时 OUTPUT的输出电压值为 Vgh2, 此时会发生再次充电（Recharging ), 达到减小像素跳变电压 A Vp的效果， 进 而可以提升画面质量； 其中， 图 6中 Vp为像素 （Pixel ) 的电压波形， Vcom 为公共电极的电压， Vd为数据线（Data ) 的电压波形， Vgl为栅极低电平。

本发明实施例还提供了一种液晶显示器， 其中， 所述液晶显示器包括有 如上所述的栅极驱动电路。

本发明还提供了一种利用上述栅极驱动电路实 现的栅极驱动方法， 所述 方法的实现流程参见图 7, 包括：

步骤 701 , 在上级移位寄存器的输出端输出的信号为高电 平时， 上拉驱 动单元导通， 本级移位寄存器开始充电；

步骤 702, 当第一时钟端的时钟信号为高电平且第二时钟 端的时钟信号 为低电平时， 上拉单元导通， 将所述第一时钟端的时钟信号作为本级移位寄 存器的输出信号；

步骤 703 , 所述第一时钟端的时钟信号跳变为低电平， 所述第二时钟端 的时钟信号跳变为高电平， 补充单元导通， 将所述第二时钟端的时钟信号作 为本级移位寄存器的输出信号。

其中， 所述第二时钟端的时钟信号的高电平小于所述 第一时钟端的时钟 信号的高电平。 其中， 所述第二时钟端的时钟信号的高电平和第一时 钟端的 以上所述， 仅为本发明的较佳实施例而已， 并非用于限定本发明的保护 范围。 对于本领域内的普通技术人员而言， 在不脱离本发明的精神和实质的 情况下， 可以做出各种变型和改进， 这些变型和改进也视为本发明的保护范 围。