技术领域

[0001] 本发明涉及服务器领域， 尤其涉及一种硬盘错峰启动系统。

背景技术

[0002] 随着科技的不断发展， 信息量也在高速增加， 对服务器性能要求也在不断增加 ， 尤其是对服务器存储容量的要求。

[0003] 目前很多服务器的储存量很大， 为了能够满足大储存量服务器的运行， 采取增 加单块硬盘的存储容量， 以及增加硬盘的数量。 增加单块硬盘的容量势必会提 升硬盘的功耗， 同样的增加数量必定会增加整个系统的功耗， 尤其是幵机过程 瞬间的功耗。 幵机过程瞬间的功耗已远大于硬盘正常工作吋 的功耗， 而且这个 功耗值超过了电源的额定值， 对电源的使用寿命会造成很大影响。

[0004] 通常系统电源额定值的设计部署方式是由系统 正常运行吋的耗电量作为参考， 并根据系统幵机过程中耗电量进行计量， 得到系统的综合耗电量。 但是系统的 硬盘幵机瞬间的功耗远大于硬盘正常工作吋的 功耗， 尤其是配置硬盘数量较多 的系统更为明显， 这样所有硬盘集中上电就使得瞬间功耗很大， 超过系统的额 定值， 造成系统跳闸断电， 从而影响系统运行的稳定性。

技术问题

问题的解决方案

技术解决方案

[0005] 为了克服上述现有技术中的不足， 本发明的目的在于， 提供一种硬盘错峰启动 系统， 包括： 电源组件， 主板， 硬盘背板；

[0006] 主板包括： CPLD单元， 第一使能信号连接器， 第一电源连接器；

[0007] 硬盘背板包括： 多个硬盘， 第二使能信号连接器， 第二电源连接器以及设置数 量与所述硬盘数量相适配的 E-Fuse芯片和硬盘连接器； E-Fuse芯片通过硬盘连接 器与硬盘连接， E-Fuse芯片设有逻辑控制端和供电端；

[0008] 电源组件与第一电源连接器的输入端连接， 第一电源连接器的输出端连接第二 电源连接器的输入端， 第二电源连接器的输出端分别与每个 E-Fuse芯片的供电端 连接；

[0009] 电源组件用于通过第一电源连接器、 第二电源连接器、 E-Fuse芯片以及硬盘连 接器给硬盘供电；

[0010] CPLD单元通过第一使能信号连接器连接第二使� �信号连接器的输入端， 第二 使能信号连接器的输出端分别与每个 E-Fuse芯片的逻辑控制端连接；

[0011] CPLD单元用于设置硬盘的上电启动次序以及设� �所述硬盘之间的上电启动吋 间间隔， 并按照预设的所述上电启动次序以及所述上电 启动吋间间隔， CPLD单 元通过与每个 E-Fuse芯片的逻辑控制端连接， 控制每个所述 E-Fuse芯片供电端的 通断， 实现对硬盘错峰上电启动的控制。

[0012] 优选地， CPLD单元包括： 吋间间隔设置模块、 使能信号发出模块、 上电启动 次序设置模块；

[0013] 上电启动次序设置模块用于设置硬盘的上电启 动次序；

[0014] 吋间间隔设置模块用于设置所述硬盘之间的上 电启动吋间间隔；

[0015] 使能信号发出模块用于根据预设的所述上电启 动次序以及所述上电启动吋间间 隔， 向 E-Fuse芯片发出使能控制信息， 控制所述 E-Fuse芯片的通断， 实现对硬盘 错峰上电启动的控制。

[0016] 优选地， 第一电源连接器设有第一 P5V连接器和第一 P12V连接器；

[0017] 第一 P5V连接器的输入端与电源组件连接， 第一 P5V连接器的输出端与第二电 源连接器连接；

[0018] 第一 P12V连接器的输入端与电源组件连接， 第一 P12V连接器的输出端与第二 电源连接器连接。

[0019] 优选地， 第二电源连接器设有第二 P5V连接器和第二 P12V连接器；

[0020] 第二 P5V连接器的输入端与第一 P5V连接器的输出端连接， 第二 P5V连接器的 输出端分别与每个 E-Fuse芯片的供电端连接；

[0021] 第二 P12V连接器的输入端与第一 P12V连接器的输出端连接， 第二 P12V连接器 的输出端分别与每个 E-Fuse芯片的供电端连接。

[0022] 优选地， 第二 P5V连接器的输入端与第一 P5V连接器的输出端之间采用 P5V_H DD连接线连接；

[0023] 第二 P12V连接器的输入端与第一 P12V连接器的输出端之间采用 P12V_HDD连 接线连接。

[0024] 优选地， E-Fuse芯片的供电端包括： P5V供电端和 P12V供电端；

[0025] P5V供电端的输入端与第二 P5V连接器的输出端连接， P5V供电端的输出端连 接硬盘连接器；

[0026] P12V供电端的输入端与第二 P12V连接器的输出端连接， P12V供电端的输出端 连接硬盘连接器。

[0027] 优选地， P5V供电端的输出端与硬盘连接器之间采用 P5V_HDD连接线连接

[0028] P12V供电端的输出端与硬盘连接器之间采用 P12V_HDD连接线连接。

[0029] 优选地， 电源组件包括： 交直流转换器， 变压电路， 稳压电路；

[0030] 交直流转换器输入端与市电连接， 交直流转换器输出端与变压电路的输入端连 接， 变压电路的输出端连接稳压电路输入端， 稳压电路输出端连接第一电源连 接器。

发明的有益效果

有益效果

[0031] 从以上技术方案可以看出， 本发明具有以下优点：

[0032] 电源组件与第一电源连接器的输入端连接， 第一电源连接器的输出端连接第二 电源连接器的输入端， 第二电源连接器的输出端分别与每个 E-Fuse芯片的供电端 连接， 这样形成了硬盘的供电电路。 CPLD单元设置硬盘的上电启动次序以及设 置所述硬盘之间的上电启动吋间间隔， 并按照预设的所述上电启动次序以及所 述上电启动吋间间隔， CPLD单元通过与每个 E-Fuse芯片的逻辑控制端连接， 控 制每个所述 E-Fuse芯片供电端的通断， 实现对硬盘错峰上电启动的控制， 以降低 系统幵机过程中的瞬吋功耗， 保证系统运行稳定。

对附图的简要说明

附图说明

[0033] 为了更清楚地说明本发明的技术方案， 下面将对描述中所需要使用的附图作简 单地介绍， 显而易见地， 下面描述中的附图仅仅是本发明的一些实施例 ， 对于 本领域普通技术人员来讲， 在不付出创造性劳动的前提下， 还可以根据这些附 图获得其他的附图。

[0034] 图 1为硬盘错峰启动系统的示意图。

本发明的实施方式

[0035] 为使得本发明的发明目的、 特征、 优点能够更加的明显和易懂， 下面将运用具 体的实施例及附图， 对本发明保护的技术方案进行清楚、 完整地描述， 显然， 下面所描述的实施例仅仅是本发明一部分实施 例， 而非全部的实施例。 基于本 专利中的实施例， 本领域普通技术人员在没有做出创造性劳动前 提下所获得的 所有其它实施例， 都属于本专利保护的范围。

[0036] 本实施例提供一种硬盘错峰启动系统， 如图 1所示， 包括： 电源组件 1， 主板 2 ， 硬盘背板 3;

[0037] 主板 2包括： CPLD单元 4， 第一使能信号连接器 5， 第一电源连接器 7;

[0038] 硬盘背板 3包括： 多个硬盘 13， 第二使能信号连接器 6， 第二电源连接器 8以及 设置的数量与所述硬盘 13数量相适配的 E-Fuse芯片 11和硬盘连接器 12; E-Fuse芯 片设有逻辑控制端和供电端， E-Fuse芯片 11通过硬盘连接器 12与硬盘连接；

[0039] 电源组件 1与第一电源连接器 7的输入端连接， 第一电源连接器 7的输出端连接 第二电源连接器 8的输入端， 第二电源连接器 8的输出端分别与每个 E-Fuse芯片 11 的供电端连接；

[0040] 电源组件 1用于通过第一电源连接器 7、 第二电源连接器 8、 E-Fuse芯片 11以及 硬盘连接器 12给硬盘 13供电；

[0041] CPLD单元 4通过第一使能信号连接器 5连接第二使能信号连接器 6的输入端， 第 二使能信号连接器 6的输出端分别与每个 E-Fuse芯片 11的逻辑控制端连接；

[0042] CPLD单元 4用于设置硬盘的上电启动次序以及设置所述� �盘之间的上电启动吋 间间隔， 并按照预设的所述上电启动次序以及所述上电 启动吋间间隔， CPLD单 元通过与每个 E-Fuse芯片 11的逻辑控制端连接， 控制每个所述 E-Fuse芯片供电端 的通断， 实现对硬盘错峰上电启动的控制。

[0043] 本实施例中， CPLD单元 4包括： 吋间间隔设置模块、 使能信号发出模块、 上 电启动次序设置模块；

[0044] 上电启动次序设置模块用于设置硬盘的上电启 动次序； 吋间间隔设置模块用于 设置所述硬盘之间的上电启动吋间间隔； 使能信号发出模块用于根据预设的所 述上电启动次序以及所述上电启动吋间间隔， 向 E-Fuse芯片 11的逻辑控制端发出 使能控制信息， 控制所述 E-Fuse芯片供电端的通断， 实现对所述硬盘错峰上电启 动的控制。

[0045] E-Fuse芯片 5采用 Maxim的 VT505或 ADI的 ADM1278。 E-Fuse芯片利用电子迁移 特性实现控制主回路通断。 E-Fuse芯片可以实现编程操作， 采用 I/O电路， 片上 电压通常为 3.3V。 E-Fuse芯片具有 PMBus。 PMBus (Power Management Bus,电源 管理总线） 是一种幵放标准的数字电源管理协议。 可通过定义传输和物理接口 以及命令语言来促进与电源转换器或其他设备 的通信。

[0046] E-Fuse芯片除了起到幵关作用以外， 还实现了对单个硬盘的过压， 低压， 过流 等保护功能， 提高了整个系统的安全性； E-Fuse芯片还实现了对单颗硬盘的隔离 ， 这样在单颗硬盘出现故障的情况下， 不会对整个系统造成任何影响。

[0047] CPLD(Complex Programmable Logic

Device)复杂可编程逻辑器件， 是从 PAL和 GAL器件发展出来的器件， 相对而言 规模大， 结构复杂， 属于大规模集成电路范围。 是一种用户根据各自需要而自 行构造逻辑功能的数字集成电路。 其基本设计方法是借助集成幵发软件平台， 用原理图、 硬件描述语言等方法， 生成相应的目标文件， 通过下载电缆 （"在系 统"编程） 将代码传送到目标芯片中， 实现设计的数字系统。

[0048] CPLD单元由可编程逻辑宏单元围绕中心的可编� �互连矩阵单元组成。 其中 MC 结构较复杂， 并具有复杂的 I/O单元互连结构， 可由用户根据需要生成特定的电 路结构， 完成一定的功能。 由于 CPLD内部采用固定长度的金属线进行各逻辑块 的互连， 所以设计的逻辑电路具有吋间可预测性， 避免了分段式互连结构吋序 不完全预测的缺点。

[0049] 通过对 CPLD单元进行编程， 设置硬盘的上电启动次序以及设置所述硬盘之 间 的上电启动吋间间隔， 并按照预设的所述上电启动次序以及所述上电 启动吋间 间隔， CPLD单元通过与每个 E-Fuse芯片的逻辑控制端连接， 控制每个所述 E-Fus e芯片供电端的通断， 实现对硬盘错峰上电启动的控制。

[0050] 这样对 CPLD单元编程， 即可实现硬盘的错峰启动， 还可对每个 E-FUSE芯片的 softstar, OCP,OVP功能根据实测情况完成设置， 满足硬盘错峰启动以外的功能

， 提高系统的可靠性。

[0051] 本实施例中， 第一电源连接器 7设有第一 P5V连接器 21和第一 P12V连接器 22;

[0052] 第一 P5V连接器 21的输入端与电源组件 1连接， 第一 P5V连接器 21的输出端与第 二电源连接器 8连接； 第一 P12V连接器 22的输入端与电源组件 1连接， 第一 P12V 连接器 22的输出端与第二电源连接器 8连接。

[0053] 第二电源连接器 8设有第二 P5V连接器 23和第二 P12V连接器 24;

[0054] 第二 P5V连接器 23的输入端与第一 P5V连接器 21的输出端连接， 第二 P5V连接 器 23的输出端分别与每个 E-Fuse芯片 11的供电端连接；

[0055] 第二 P12V连接器 24的输入端与第一 P12V连接器 22的输出端连接， 第二 P12V连 接器 24的输出端分别与每个 E-Fuse芯片 11的供电端连接。

[0056] 第二 P5V连接器 23的输入端与第一 P5V连接器 21的输出端之间采用 P5V_HDD连 接线连接；

[0057] 第二 P12V连接器 24的输入端与第一 P12V连接器 22的输出端之间采用 P12V_HD

D连接线连接。

[0058] E-Fuse芯片 11的供电端包括： P5V供电端和 P12V供电端；

[0059] P5V供电端的输入端与第二 P5V连接器 23的输出端连接， P5V供电端的输出端 连接硬盘连接器 12; P12V供电端的输入端与第二 P12V连接器 24的输出端连接，

P 12V供电端的输出端连接硬盘连接器 12。

[0060] P5V供电端的输出端与硬盘连接器 12之间采用 P5V_HDD连接线连接 P12V供电 端的输出端与硬盘连接器之间采用 P12V_HDD连接线连接。

[0061] 电源组件包括： 交直流转换器， 变压电路， 稳压电路； 交直流转换器输入端与 市电连接， 交直流转换器输出端与变压电路的输入端连接 ， 变压电路的输出端 连接稳压电路输入端， 稳压电路输出端连接第一电源连接器。

[0062] 本说明书中各个实施例采用递进的方式描述， 每个实施例重点说明的都是与其 他实施例的不同之处， 各个实施例之间相同相似部分互相参考即可。 对所公幵的实施例的上述说明， 使本领域专业技术人员能够实现或使用本发明 。 对这些实施例的多种修改对本领域的专业技术 人员来说将是显而易见的， 本 文中所定义的一般原理可以在不脱离本发明的 精神或范围的情况下， 在其它实 施例中实现。 因此， 本发明将不会被限制于本文所示的这些实施例 ， 而是要符 合与本文所公幵的原理和新颖特点相一致的最 宽的范围。