[0001] 本发明涉及网络自适应领域， 具体地说是一种基于硬件的自适应网络架构及 自 适应网络方法。

背景技术

[0002] 在进行网络传输吋， 需要对网络 OSI模型配置网络协议栈， 若需要提取网络报 文信息， 网络协议栈的改动较多， 数据处理流程复杂， 增加系统负担。 如何通 过硬件实现网络报文解析， 满足网络自适应要求是需要解决的技术问题。

技术问题

[0003] 本发明的技术任务是针对以上不足， 提供一种基于硬件的自适应网络架构及自 适应网络方法， 解决的问题为如何通过硬件实现网络报文解析 、 以满足网络自 适应要求。

问题的解决方案

技术解决方案

[0004] 本发明的技术任务是按以下方式实现的：

[0005] 一种基于硬件的自适应网络架构， 包括 PHY (英文全称为 Physical Layer, 中文 翻译为物理层） 芯片、 MDIO (英文全称为 Management Data Input/Output, 中文 翻译为管理数据输入输出） 控制器以及帧管理器， 帧管理器包括帧管理控制器 、 队列管理器、 缓存管理器、 帧解析管理器、 帧解析器、 帧管理缓存器、 Serdes 接口以及 DMA (英文全称为 Direct Memory Access , 中文翻译为直接内存存取） 接口， PHY芯片分别与 Serdes接口和 MDIO控制器连接， Serdes接口与缓存管理 器连接， MDIO控制器分别与缓存管理器和队列管理器连� �， 缓存管理器、 队列 管理器、 帧管理控制器以及帧解析器均与帧解析管理器 连接， 缓存管理器、 队 列管理器、 帧管理控制器以及帧解析器均与帧管理缓存器 连接， 缓存管理器、 队列管理器、 帧管理控制器、 帧解析器以及帧管理缓存器均与 DMA接口连接。

[0006] 一种基于硬件的自适应网络方法， 采用如上述所述的基于硬件的自适应网络架 构进行网络报文解析及传输， 步骤为：

[0007] (1) 、 通过 MDIO控制器读取 PHY芯片的网络状态；

[0008] (2) 、 根据 PHY芯片的网络状态， 通过 MDIO控制器控制帧缓存管理器和队列 管理器， 调整帧管理器内网络报文的解析速率；

[0009] (3) 、 根据 PHY芯片的网络状态， 通过 MDIO控制器控制帧缓存管理器和队列 管理器， 调整 DMA接口内网络报文的传输速率， DMA接口内网络报文的传输速 率能够适应 PHY芯片对外的传输速率。

[0010] 步骤 （2) 中， 调整帧解析器内网络报文的解析速率的步骤为 ： 根据 PHY芯片 的网络状态， MDIO控制器通过缓存管理器和队列管理器控制� �解析管理器以及 帧管理缓存器， 通过帧解析管理器调整帧解析器内网络报文的 解析， 网络报文 中的报文头和实际载荷能够在帧解析器内分幵 ， 上述报文头和实际载荷存储在 帧管理缓存器内。

[0011] 步骤 （3) 中， 调整 DMA接口内网络报文的传输速率步骤为： 根据 PHY芯片的 网络状态， 通过 MDIO控制器控制队列管理器和缓存管理器， 队列管理器对解析 后的网络报文进行队列排序、 帧管理控制器对解析后的网络报文进行策略分 析 ， 上述进行过队列排序和策略分析后的网络报文 能够由 DMA接口输出， DMA接 口中网络报文的传输速率适应 PHY芯片对外的传输速率。

[0012] PHY芯片的网络状态包括未连接、 10Mbps、 100Mbps和 1000Mbps。

发明的有益效果

有益效果

[0013] 本发明的一种基于大数据的交通信号灯提示系 统和现有技术具有以下优点： 使 用硬件实现了网络报文解析， 满足了网络自适应要求， 无需系统增加网络协议 栈， 降低了由于网络数据引起的系统负荷。

对附图的简要说明

附图说明

[0014] 下面结合附图对本发明进一步说明。

[0015] 附图 1为实施例 1一种基于硬件的自适应网络架构的结构框图� � 本发明的实施方式

[0016] 参照说明书附图和具体实施例对本发明的一种 基于硬件的自适应网络架构及自 适应网络方法作以下详细地说明。

[0017] 实施例 1 :

[0018] 本发明的一种基于硬件的自适应网络架构， 其结构包括 PHY芯片、 MDIO控制 器以及帧管理器， 帧管理器包括帧管理控制器、 队列管理器、 缓存管理器、 帧 解析管理器、 帧解析器、 帧管理缓存器、 Serdes接口以及 DMA接口， PHY芯片 分别与 Serdes接口和 MDIO控制器连接， Serdes接口与缓存管理器连接， MDIO控 制器分别与缓存管理器和队列管理器连接， 缓存管理器、 队列管理器、 帧管理 控制器以及帧解析器均与帧解析管理器连接， 缓存管理器、 队列管理器、 帧管 理控制器以及帧解析器均与帧管理缓存器连接 ， 缓存管理器、 队列管理器、 帧 管理控制器、 帧解析器以及帧管理缓存器均与 DMA接口连接。

[0019] 帧解析器， 用于解析网络报文， 网络报文包括报文头和实际载荷。

[0020] 帧管理缓存器， 用于缓存解析后的网络报文， 包括报文头和实际载荷。

[0021] 缓存管理器， 用于管理帧管理缓存器的使用情况， 确保不会数据溢出。

[0022] 队列管理器， 用于对帧管理缓存器内存储的解析后的网络报 文进行报文排序。

[0023] 帧管理控制器， 用于决定网络报文的处理方式， 该处理方式包括发送、 丢弃等

[0024] Serdes接口， 用于传输来自 PHY芯片的网络报文信息， 并将该网络报文信息传 输到缓存管理器内。

[0025] DMA接口， 用于实现帧管理器与系统的连接， 将网络报文和系统需要提取的 帧信息发送到系统内。

[0026] 实施例 2:

[0027] 本发明的一种基于硬件的自适应网络方法， 采用实施例 1中基于硬件的自适应 网络架构进行网络报文解析及传输， 步骤为：

[0028] (1) 、 通过 MDIO控制器读取 PHY芯片的网络状态；

[0029] (2) 、 根据 PHY芯片的网络状态， 通过 MDIO控制器控制帧缓存管理器和队列 管理器， 调整帧管理器内网络报文的解析速率；

[0030] (3) 、 根据 PHY芯片的网络状态， 通过 MDIO控制器控制帧缓存管理器和队列 管理器， 调整 DMA接口内网络报文的传输速率， DMA接口内网络报文的传输速 率能够适应 PHY芯片对外的传输速率。

[0031] 其中， 步骤 （2) 中调整帧解析器内网络报文的解析速率的步骤 为： 根据 PHY 芯片的网络状态， MDIO控制器通过缓存管理器和队列管理器控制� �解析管理器 以及帧管理缓存器， 通过帧解析管理器调整帧解析器内网络报文的 解析， 网络 报文中的报文头和实际载荷能够在帧解析器内 分幵， 上述报文头和实际载荷存 储在帧管理缓存器内。

[0032] 步骤 （3) 中调整 DMA接口内网络报文的传输速率步骤为： 根据 PHY芯片的网 络状态， 通过 MDIO控制器控制队列管理器和缓存管理器， 队列管理器对解析后 的网络报文进行队列排序、 帧管理控制器对解析后的网络报文进行策略分 析， 上述进行过队列排序和策略分析后的网络报文 能够由 DMA接口输出， DMA接口 中网络报文的传输速率适应 PHY芯片对外的传输速率。

[0033] PHY芯片的网络状态包括未连接、 10Mbps、 100Mbps和 1000Mbps。

[0034] 通过上面具体实施方式， 所述技术领域的技术人员可容易的实现本发明 。 但是 应当理解， 本发明并不限于上述的具体实施方式。 在公幵的实施方式的基础上 ， 所述技术领域的技术人员可任意组合不同的技 术特征， 从而实现不同的技术 方案。

[0035] 除说明书所述的技术特征外， 均为本专业技术人员的已知技术。