以下、図面を参照して本発明の実施の形態� ��を説明する。
 図1は、本発明による高域信号補間装置の一 実施の形態例を示すブロック構成図である。

 図1に示されるように、本例の高域信号補 間装置は、入力端子1と出力端子11を備えてい る。入力端子1には、バンドパスフィルタ(BPF) 2と、遅延回路8が接続されている。バンドパ� ��フィルタ2は、デジタルサンプルホールド処 理回路3に接続され、デジタルサンプルホー� �ド処理回路3は、±1乗算器6に接続されている 。±1乗算器6は、ハイパスフィルタ7に接続さ� ��、ハイパスフィルタ7は加算器10に接続され� ��いる。また、遅延回路8は加算器10に接続さ� ��ている。そして、加算器10が出力端子11に接 続されている。

 また、入力端子4が設けられ、この入力端 子4には、44.1kHzのサンプリング信号が供給さ� ��ている。入力端子4は、分周回路5に接続さ� �ており、分周回路5の出力が、デジタルサン� ��ルホールド処理回路3と±1乗算器6に供給さ� �ている。

 次に、本発明の実施形態例(以下、「本例 」という。)の動作を図2及び図3の波形図に基 づいて説明する。

 図1において、入力端子1には、例えばMP3� �ATRAC3のような圧縮処理を伴う機器から再生� �れたデジタルオーディオ信号が原信号とし� �供給される。この原信号は、図2Aに示すよう に、例えば16kHz以上の周波数成分が除去され� ��サンプリング信号である。サンプリング周� ��数は、通常のデジタルオーディオ信号のサ� ��プリング周波数である44.1kHzである。

 この入力端子1に供給された原信号がバン ドパスフィルタ2に供給されて、例えば、図2B に示すような10kHz~15kHzの原信号の高域部分が� ��出される。この抽出された高域部分の信号� ��、デジタルサンプルホールド処理回路3に供 給され、ここで、サンプリング周波数44.1kHz� �り低い周波数でデジタルサンプルホールド� �れる。このデジタルサンプルホールドのた� �の周波数は、分周回路5によって、サンプリ� ��グ周波数44.1kHzを1/8分周したクロック信号(� �ジタルサンプルホールド信号)5.5125kHzが用い� ��れる。

 次に、デジタルサンプルホールド処理回路3 の動作を図3に基づいて説明する。
 ここで、バンドパスフィルタ2からデジタル サンプルホールド処理回路3に供給される信� �は、デジタルオーディオ信号であるが、図3A では、これをアナログ信号として模式的に示 している。

 デジタルサンプルホールド処理回路3では、 図3Aに示す信号の1周期が、時刻t ₀ 、t ₁ 、・・・t ₇ の8個の点でサンプリングされることになる� �すなわち、デジタルオーディオ信号のサン� �ル値(1周期64個)のうち、8個毎に一つが取り� �され(サンプリングされ)、このサンプル値が 、図3Bに示すように、1/8周期間隔でホールド� ��れる。具体的には、時刻t ₀ では0、t ₁ ではa ₁ 、t ₂ ではa ₂ (ピーク値)が、サンプルホールドされる。同� ��に、時刻t ₄ では0、t ₅ では(-a ₁ )、t ₆ では(-a ₂ )が、サンプルホールドされる。

 このように、デジタルサンプルホールド� ��れた信号は、分周回路5で1/8分周されたクロ ック信号のタイミングでサンプリングされた 信号レベルが、その後の8サンプリング期間� �ールドされた信号である。すなわち、この� �ジタルサンプルホールドされた信号(符号ビ� ��ト)は、図3Bに示すように階段状になってエ� ��ジが形成されるので、このエッジによって� ��調波成分が発生する。

 換言すれば、このデジタルサンプルホール� ��処理によって、図2Bに示すような10kHz~15kHzの 周波数帯域の信号が、デジタルサンプルホー ルド信号の周波数5.5125kHzと、その2倍の周波� �11.025kHz、3倍の周波数16.5375kHz…を中心にして 、その高域部分と低域部分に折り返して展開 されることになる(図2C参照)。上記展開され� �信号のうち、本例で必要とされるのは、16kHz 以上に拡張されて展開された信号である。
 なお、ここで、図2Cに示す信号は、図示の� �うに、5.5125kHz~11.025kHzの周波数帯域と16.5375kHz ~20kHzの周波数帯域は同位相(φ)であるが、0~5.5 125kHzの周波数帯域と、11.025kHz~16.5375kHzの周波� ��帯域は逆位相(-φ)となっている。

 このため、11.025kHz~16.5375kHzの周波数帯域� �16.5375kHz~20kHzの周波数帯域を同位相とする処� ��が必要とされる。なぜならば、本例に必要� ��される15~20kHzの高域信号は、周波数16.5375kHz� ��境界として、低い周波数の部分(15kHz~16.5375kH z)と高い周波数の部分(16.5375kHz~20kHz)の位相が� ��相になり、周波数16.5375kHz付近で振幅が極端 に減少してしまうからである。

 そこで、11.025kHz~16.5375kHzの周波数帯域と16 .5375kHz~20kHzの周波数帯域を同位相とするため� ��本例では、デジタルサンプルホールド処理� ��路3で展開された図2Cに示す信号を、±1乗算� ��6に供給している。この±1乗算器6にも分周� �路5からのクロック信号5.5125kHzが供給されて� ��り、このクロック信号のタイミングで上記� ��ジタルサンプルホールドされたデジタル値� ��符号ビットが交互に反転する処理が行われ� ��。

 これにより、±1乗算器6では、図2Dに示す� ��うにすべてのデジタルサンプルホールド信� ��の周波数で折り返された信号が形成される� ��すなわち、±1乗算器6の出力(図2D)は、図2Cに 示すデジタルサンプルホールド処理回路3の� �力のうち、0~5.5125kHzの帯域の信号と、11.025~16 .5375kHzの帯域の信号の位相を反転した信号と� ��る。

 この±1乗算器6の動作を、図4、5、6に基づい て、更に詳細に説明する。
 上述したように、例えば1kHzの正弦波信号に 対して、5.5125kHzのクロック信号でデジタルサ ンプルホールドを行うと、図4に示すように5. 5125kHzと、その2倍の11.025kHz、3倍の16.5375kHz…� �中心にして、その上下1kHzのところに信号が� ��成される。

 図5Aは、デジタルサンプルホールド回路3� ��サンプルホールドされた信号(図2D参照)を、 簡略化して示した図である。この図5Aに示し� ��周波数特性を有する信号、つまり、5.5125kHz~ 11.025kHz(帯域b)と、16.5375kHz~20kHz(帯域d)の周波� �帯域の位相がφで、0~5.5125kHz(帯域a)と、11.025k Hz~16.5375kHz(帯域c)の周波数帯域の位相が(-φ)と なる信号が、±1乗算器6に供給されることに� �る。

 このように、各帯域部分(a)~(d)の信号はそ れぞれ位相が交互に反転されているので、5.5 125kHz、11.025kHz、16.5375kHz…の近傍では、互い� �逆位相の信号の重なりが生じてしまう。こ� �ため、図5Aに示すように、周波数特性上、上 記周波数近傍で振幅が相殺されて減少する、 いわゆるくびれ現象が起こる。上述したよう に、本発明の高域信号補間装置で必要なのは 、15~20kHzに拡張されて展開された信号である� ��この必要な帯域信号の中に、16.5375kHzが入っ ており、その部分でくびれ現象が生じている ことが問題となる。

 このくびれ現象を取り除くために、本例� ��は、±1乗算器6が設けられ、この±1乗算器6� �、デジタルサンプルホールド処理回路3に供� ��されているクロック信号と同じクロック信� ��を供給している。これにより、±1乗算器6の 出力は、クロック信号のタイミング毎に入力 データ符号の位相が反転された信号、つまり 、図5Bに示されるすべての周波数帯域で同位� ��φとなった信号となる。

 図6は、±1乗算器6の動作説明をするため� �図である。図6に示すように、帯域aと帯域c� �は、±1乗算器6に(-1)が乗算されるため、その 位相が反転する。つまり(-φ)がφに換わる。� �方、帯域bと帯域dでは、±1乗算器6に(+1)が乗� ��されるため、位相の反転は起こらない。つ� ��り、位相はφのままとなる。ここで、この± 1乗算器6における符号の反転処理は、DSB変調� ��同じことである。

 このように、±1乗算器のDSB変調によって� ��相の逆転部分を無くし、全ての位相を正(+)� ��することができる。この±1乗算器6から出力 される信号(図2Dまたは図5B)は、図1に示すよ� �に、ハイパスフィルタ7に供給される。この� ��イパスフィルタ7は、入力される信号のうち 略16kHzより高い周波数のみを通過させるフィ� ��タである。このため、±乗算器6の出力信号( 図2D)からその高域成分である略16kHz以上の信� ��データが抽出され、加算器10に供給される� �

 一方、帯域が16kHz以下に制限された入力� �子1からの原信号は、遅延回路8に供給されて いる。この遅延回路8は、上述のデジタルサ� �プルホールド処理回路3及び±1乗算器6での処 理時間(遅延時間)を補償するためのもので、� ��れらの回路の処理時間に相当する遅延時間� ��持っている。この結果、遅延回路8から出力 される信号は、±1乗算器6の出力信号の位相� �同位相となる。

 このように、ハイパスフィルタ7からの高 域信号(図2E)と、遅延回路8からの原信号A(低� �信号)は、加算回路10に供給されて、加算信� �Fとして出力端子11に出力される。これによ� �、出力端子11からは、図2Fに示すような、原� ��号Aに対して高域信号Eが重畳された信号、� �まり高域強調された信号が出力される。こ� �ようにして、例えばMP3やATRAC3のような圧縮� �伴う機器から再生されたデジタルオーディ� �信号に対して、高域信号の補間が行われる� �

 本例によれば、サンプリング信号を分周� ��た信号でデジタルサンプルホールドしたデ� ��タル値の符号ビットを交互に反転し、符号� ��ットの反転により生成される信号の高調波� ��分を取り出して補間を行うようにしたので� ��極めて簡単な構成で良好な高域信号が形成� ��れ、処理回路の負荷を増加せずに実用的な� ��域信号補間を実施することができる。

 なお、本発明は、上述した実施形態例に� ��定されるものではなく、特許請求の範囲の� ��載した本発明の要旨を逸脱しない限りにお� ��て、種々の変形が可能とされるものである� ��