Domaine

La présente demande concerne le domaine des convertisseurs analogique-numérique, et, plus particulièrement, des convertisseurs sigma-delta.

Exposé de 1 ' art antérieur

Un convertisseur sigma-delta comprend typiquement un modulateur sigma-delta et un filtre numérique . Le signal analogique à numériser est appliqué en entrée du modulateur, et est échanti1lonné par ce dernier à une fréquence relativement élevée (par rapport à la fréquence maximale du signal d' entrée) , appelée fréquence de sur-échantillonnage . Le modulateur produit , à la fréquence de sur-échanti1lonnage, des échantillons binaires représentatifs du signal analogique d'entrée. Le train de bits de sortie du modulateur sigma-delta est traité par le filtre numérique qui en extrait une valeur numérique sur N-bits (N étant la résolution de quantification du convertisseur sigma- delta) , représentative du signal d' entrée . Le nombre d'échantillons binaires (c ' est-à-dire le nombre de périodes de sur-échanti1lonnage) nécessaires pour produire une valeur numérique de sortie sur N-bits est désigné par 1 ' acronyme OSR, de 1 ' anglais "Over Sampling Ratio" (taux de sur- échantillonnage) . Le modulateur sigma-delta est typiquement constitué d'une boucle comportant au moins un circuit analogique d' intégration, un convertisseur analogique-numérique 1-bit , un convertisseur numérique-analogique 1-bit, et un soustracteur. Le signal analogique d ' entrée est appliqué en entrée du circuit d ' intégration, qui 1 ' échantillonne à la fréquence de sur- échantillonnage et fournit à cette même fréquence des échantillons analogiques représentatifs de la différence entre le signal d' entrée et un signal analogique de rétroaction. Les échantillons analogiques de sortie du circuit d' intégration sont numérisés par le convertisseur analogique-numérique 1-bit ( typiquement un comparateur) . Les échantillons binaires ainsi obtenus forment le signal de sortie du modulateur. Ces échantillons binaires sont par ailleurs convertis en échantillons analogiques par le convertisseur numérique- analogique 1-bit, le signal analogique ainsi obtenu formant le signal de rétroaction du modulateur . Le circuit d' intégration analogique peut comprendre un unique intégrateur analogique, ou plusieurs intégrateurs analogiques cascadés . Il peut aussi comprendre un ou plusieurs soustracteurs , un ou plusieurs sommateurs, et/ou un ou plusieurs coefficients de pondération. Le nombre p d ' intégrateurs analogiques définit généralement 1 ' ordre du modulateur sigma-delta . Plus 1 ' ordre p du modulateur est élevé, plus le nombre OSR d' échantillons nécessaires à 1 ' obtention d'une valeur numérique de sortie sur N-bits peut être réduit (à niveaux de bruit de quantification identiques) . En contrepartie, les modulateurs sigma-delta sont d ' autant plus complexes à réaliser que leur ordre est élevé (stabilisation délicate) .

Le filtre numérique comprend, selon la structure du modulateur, un ou plusieurs intégrateurs numériques (généralement au moins autant que d ' intégrateur analogique dans le modulateur) , par exemple des compteurs, et réalise une fonction de filtrage destinée à extraire 1 ' information utile du train de bits produit par le modulateur sigma-delta. Plus particulièrement, le modulateur sigma-delta met en forme le signal utile par 1 ' intermédiaire de sa fonction de transfert de signal STF, et le bruit de quantification par 1 ' intermédiaire de sa fonction de transfert de bruit NTF . La STF est la fonction de transfert liant le signal analogique d' entrée à numériser au signal de sortie du modulateur, et la NTF est la fonction de transfert liant le bruit de quantification introduit par le convertisseur analogique-numérique 1-bit du modulateur au signal de sortie du modulateur. La NTF permet de repousser le bruit de quantification en dehors de la bande d' intérêt (dans laquelle se trouve le signal) . Le filtre numérique est conçu de manière à extraire le signal dans les bandes de fréquence où 1 ' atténuation du bruit de quantification par la NTF est élevée (c ' est-à-dire dire là où se trouve le signal) . La fonction de transfert de signal STF est généralement égale à 1 , et la fonction de transfert de bruit NTF s ' exprime par exemple, pour un modulateur d ' ordre p, par NTF (z) = (l-z ^_1 )P.

Il existe un besoin d' améliorer au moins en partie certains aspects des convertisseurs sigma-delta existants .

Résumé

Ainsi , un mode de réalisation prévoit un convertisseur sigma-delta comportant un modulateur sigma-delta adapté à fournir une suite d' échantillons binaires représentatifs d ' un signal analogique d' entrée à numériser, la délivrance d' un échantillon binaire de la suite d' échanti1Ions binaires étant réalisée à l' issu d'un cycle de fonctionnement du modulateur, une phase de conversion comprenant un nombre de cycles nécessaires pour produire une valeur numérique de sortie du convertisseur, le modulateur comportant au moins un filtre analogique recevant un signal analogique interne issu du signal analogique d' entrée, dans lequel la contribution au filtre analogique du signal analogique interne à un cycle donné est plus faible que la contribution au filtre analogique du signal analogique interne au cycle précédent, les contributions aux différents cycles étant régis par une première loi prédéterminée fonction du rang du cycle dans la phase de conversion.

Le filtre analogique peut être de différent type, par exemple : passe haut, passe bas, passe bande ou intégrateur .

Selon un mode de réalisation, le convertisseur comporte en outre un filtre numérique adapté à traiter les échantillons binaires de sortie du modulateur, le filtre numérique recevant un signal numérique interne dans lequel la contribution au filtre numérique du signal numérique interne à un cycle donné est plus faible que la contribution au filtre numérique du signal numérique interne au cycle précédent, les contributions aux différents cycles étant régis par une deuxième loi prédéterminée fonction du rang du cycle .

Le filtre analogique et le filtre numérique sont avantageusement du même type.

Selon un mode de réalisation, les première et deuxième lois prédéterminées sont identiques .

Selon un mode de réalisation, le modulateur sigma- delta comprend un circuit analogique d' intégration, un convertisseur analogique-numérique 1-bit, et une boucle de rétroaction, et le signal analogique interne au modulateur est un signal interne au circuit analogique d' intégration.

Selon un mode de réalisation, le circuit analogique d' intégration comprend plusieurs filtres analogiques cascadés .

Selon un mode de réalisation, le convertisseur analogique-numérique 1-bit comprend un comparateur, le signal analogique d' entrée à numériser est appliqué sur un nœud d' entrée du circuit analogique d' intégration, et un potentiel constant est appliqué sur un nœud d' application d' un potentiel de seuil de comparaison du comparateur.

Selon un mode de réalisation, le convertisseur analogique-numérique 1-bit comprend un comparateur, le signal analogique d' entrée à numériser est appliqué sur un nœud d' application d'un potentiel de seuil de comparaison du comparateur, et un potentiel constant est appliqué sur un nœud d' entrée du circuit analogique d' intégration.

Selon un mode de réalisation, la première loi variable prédéterminée est appliquée à un ou plusieurs signaux analogiques internes au modulateur de façon que tous les signaux analogiques s ' additionnant ou se soustrayant dans le modulateur soient à la même échelle vis-à-vis de la première loi . Autrement dit, les signaux analogiques peuvent varier dans une même plage d' amplitude pour une plage d' amplitude donnée du signal analogique d' entrée .

Selon un mode de réalisation, le filtre numérique comprend au moins un intégrateur numérique, et le signal numérique interne au filtre numérique est un signal d' entrée d'un des au moins un intégrateur numérique .

Selon un mode de réalisation, le filtre numérique comprend plusieurs intégrateurs numériques cascadés .

Selon un mode de réalisation, la première loi comprend au moins une phase de décroissance pendant une phase de conversion d'un signal analogique d' entrée en un signal numérique de sortie par le convertisseur.

Selon un mode de réalisation, la première loi est une loi exponentie11e décroissante fonction du rang du cycle .

Selon un mode de réalisation, la première loi est constante pendant une première partie de la phase de conversion, et décroit exponentie11ement en fonction du rang du cycle pendant une deuxième partie de la phase de conversion.

Selon un mode de réalisation, la première loi est constante pendant une troisième partie de la phase de conversion.

Selon un mode de réalisation, le signal analogique d' entrée est pondéré par un coefficient en entrée du modulateur le coefficient étant non nul pendant une première partie de la phase de conversion, suivie d'une seconde partie de la phase de conversion pendant laquelle le coefficient est nul .. Selon un mode de réalisation, la première loi est modifiée dynamiquement selon des règles prédéterminées pendant la phase de conversion.

Selon un mode de réalisation, la première loi est appliquée avec un déphasage en nombre de cycles au niveau du modulateur sigma-delta et au niveau du filtre numérique .

Selon un mode de réalisation, au moins deux lois distinctes sont appliquées sur des signaux analogiques internes distincts du modulateur .

Selon un mode de réalisation, au niveau du modulateur, la première loi variable est appliquée en faisant varier une capacité variable pendant la phase de conversion.

Selon un mode de réalisation, la capacité variable comprend une pluralité de capacités commutables reliées en parallèle, dont les valeurs correspondent respectivement aux valeurs obtenues par dichotomie à partir d'une valeur de capacité de base, la somme des valeurs des capacités commutables étant égale à la valeur de la capacité de base. Selon un mode de réalisation, le convertisseur comprend en entrée du filtre un dispositif de pondération du signal analogique interne reçu par le filtre analogique appliquant un coefficient de pondération variable βΐί, fonction du rang k du cycle . Durant la phase de conversion, au moins deux coefficients distincts Bk-l et βk sont appliqués, respectivement pour deux cycles successifs de rang k-1 et k, avec 3k-l > β^

Selon un mode de réalisation, le coefficient de pondération variable βk est décroissant avec le rang k du cycle .

Selon un mode de réalisation, ledit au moins un filtre analogique intégrateur est équivalent à un circuit théorique comprenant un sommateur entre la valeur d' un signal analogique reçu au cycle k et un signal interne du filtre correspondant à une multiplication par un coefficient a du signal de sortie du filtre analogique obtenu au cycle k-1. Durant la phase de conversion, au moins une valeur du coefficient a supérieur strictement à 1 est appliquée pour au moins un cycle .

Selon un mode de réalisation, le coefficient a est croissant avec le rang k du cycle .

Selon un mode de réalisation, le convertisseur est configuré pour que lors de la phase de conversion, on applique au moins une fois la séquence d'opérations suivantes :

durant N cycles, N étant supérieur à 1 et inférieur au nombre OSR de cycles nécessaires pour produire une valeur numérique de sortie du convertisseur, après un cycle initial, un coefficient de pondération β]ς variable de façon décroissante est appliqué au signal analogique interne,

durant M cycles suivants, M étant supérieur ou égal à 1 et inférieur au nombre OSR de telle sorte que M+N soit inférieur ou égal à OSR, le coefficient a du filtre analogique est supérieur strictement à 1.

Selon un mode de réalisation, M est égal à 1 et le coefficient du filtre analogique prend une valeur supérieure ou égale à 1 ' inverse du coefficient de pondération βΝ appliqué au cycle N, de sorte que le signal de sortie du filtre analogique retrouve une amplitude de variation correspondant à 1 ' amplitude de variation au cycle initial et le coefficient a est réinitialisé à la fin du N+l-ième cycle pour retrouver sa valeur au cycle initial .

Brève description des dessins

Ces caractéristiques et avantages, ainsi que d' autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :

les figures 1A et 1B illustrent, sous forme de blocs, un exemple d'un convertisseur sigma-delta ;

la figure 2 est un schéma électrique détaillé d' un exemple de réalisation du modulateur sigma-delta de la figure 1A ; la figure 3 est un chronogramme illustrant 1 ' évolution, en fonction du temps, de signaux de commande du modulateur de la figure 2 ;

la figure 4 est un diagramme illustrant 1 ' évolution de la linéarité et du bruit, en fonction de l'OSR, dans un convertisseur sigma-delta du type décrit en relation avec les figures 1 à 3 ;

les figures 5A et 5B illustrent, sous forme de blocs, un exemple d'un mode de réalisation d'un convertisseur sigma- delta ;

la figure 6 est un diagramme illustrant 1 ' évolution de la linéarité et du bruit, en fonction de l'OSR, dans un convertisseur sigma-delta du type décrit en relation avec les figures 5A et 5B ;

la figure 7 est un diagramme illustrant 1 ' évolution de la linéarité et du bruit, en fonction de l'OSR, dans un autre exemple de convertisseur sigma-delta du type décrit en relation avec les figures 5A et 5B ;

la figure 8 est un diagramme illustrant 1 ' évolution de la linéarité et du bruit, en fonction de l'OSR, dans un autre exemple de convertisseur sigma-delta du type décrit en relation avec les figures 5A et 5B ;

la figure 9 illustre, sous forme de blocs, un autre exemple d'un mode de réalisation d'un convertisseur sigma- delta ;

la figure 10 illustre, sous forme de blocs, un autre exemple d'un mode de réalisation d'un convertisseur sigma- delta ;

la figure 11 est un diagramme illustrant le comportement du convertisseur sigma-delta de la figure 10 ;

la figure 12 est un schéma électrique d'un exemple de réalisation d' un circuit permettant de faire varier dynamiquement un coefficient de pondération d' un modulateur sigma-delta ; la figure 13 illustre, sous forme de blocs, un autre exemple d'un mode de réalisation d'un convertisseur sigma-delta d'ordre 1 ;

la figure 14 illustre un exemple de réalisation d'un filtre analogique pouvant être mis en œuvre dans l' exemple de réalisation de la figure 13 ;

les figures 15a et 15b illustre sous forme d'un chronogramme 1 ' évolution, en fonction du temps , de coefficients appliqués modulateur du convertisseur de la de la figure 13 ;

la figure 16 illustre sous forme de blocs, une généralisation de l' exemple de la figure 13 à des convertisseurs d'ordre supérieur à 1.

Description détaillée

De mêmes éléments ont été désignés par de mêmes références aux différentes figures . Par souci de clarté, seuls les éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés . En particulier, les détails de réalisation des filtres numériques des convertisseurs sigma-delta décrits n' ont pas été représentés, la réalisation de ces filtres étant à la portée de 1 'homme du métier à la lecture de la présente description.

Les figures 1A et 1B illustrent, sous forme de blocs, un exemple d'un convertisseur sigma-delta d' ordre 4. Plus particulièrement, la figure 1A représente le modulateur sigma- delta du convertisseur, et la figure 1B représente le filtre numérique du convertisseur.

Le modulateur sigma-delta de la figure 1A comprend une borne d ' entrée Al destinée à recevoir un signal analogique d' entrée Vin à numériser, et une borne de sortie A2 destinée à fournir une suite d' échantillons binaire BS représentative du signal Vin. Par souci de simplification, on considère ici que le signal analogique d' entrée à numériser est constant pendant toute la durée nécessaire à la production d'une valeur de sortie numérique sur N-bits, soit 0SR*TQS , TQSR étant la période de sur-échanti1lonnage du convertisseur . Les modes de réalisation décrits ci-après ne se limitent toutefois pas à ce cas particulier et peuvent être adaptés à la conversion de signaux analogiques variables .

Le modulateur de la figure 1A comprend un circuit analogique d' intégration 101 comprenant une première entrée connectée à la borne Al d' application du signal Vin, et une sortie A3 reliée à 1 ' entrée d'un circuit de conversion analogique-numérique 1-bit 103 , par exemple un comparateur 1- bit . La sortie du convertisseur 103 est connectée à la sortie A2 du modulateur, et est en outre reliée par une boucle de rétroaction à une deuxième entrée A4 du circuit d' intégration 101. Dans 1 ' exemple représenté, on considère que le signal d' entrée Vin et le signal de sortie BS du modulateur sont normalisés, c ' est-à-dire que la valeur 0 du signal binaire BS correspond à un niveau de tension égal à la plus petite valeur que peut prendre le signal analogique Vin, et que la valeur 1 du signal BS correspond à un niveau de tension égal à la plus grande valeur que peut prendre le signal Vin. Ainsi, dans 1 ' exemple représenté, la boucle de rétroaction est une simple piste conductrice reliant la borne A2 à la borne A4 , et le signal de rétroaction est directement le signal BS . Dans le cas où le signal binaire de sortie BS n' est pas à la même échelle que le signal d' entrée Vin, la boucle de rétroaction peut comporter un convertisseur numérique-analogique 1-bit entre les bornes A2 et A4 , le signal de rétroaction étant alors le signal de sortie du convertisseur numérique-analogique 1-bit .

A chaque cycle k de durée TQSR d'une phase de conversion du signal d ' entrée Vin en une valeur numérique, avec k entier allant de 1 à OSR, le circuit d' intégration 101 prélève un échantillon analogique Vin (k) du signal d' entrée, et le modulateur fournit, en sortie du convertisseur analogique- numérique 1-bit 103 , un échantillon binaire BS (k) du signal de sortie . Dans l'exemple de la figure 1A, le circuit d' intégration 101 comporte quatre intégrateurs analogiques cascadés la^, la.2 , Ia3 et la^ et un circuit de sommation ∑. Chaque intégrateur comporte une entrée et une sortie, et a par exemple une fonction de transfert en z/(z-l), c ' est-à-dire que, à chaque cycle, le signal intégré, ou signal de sortie de 1 ' intégrateur, est augmenté de la valeur du signal appliqué en entrée de 1 ' intégrateur .

Dans 1 ' exemple représenté, 1 ' intégrateur Ia^ reçoit sur son entrée un signal égal à la différence entre le signal d' entrée Vin (k) pondéré par un coefficient b- , et le signal de rétroaction BS(k-l) pondéré par un coefficient . L ' intégrateur Ia2 reçoit sur son entrée un signal égal au signal de sortie de 1 ' intégrateur Ia _] _ pondéré par un coefficient C]_ . L ' intégrateur Ia3 reçoit sur son entrée un signal égal au signal de sortie de 1 ' intégrateur Ia2 pondéré par un coefficient C2. L ' intégrateur Ia4 reçoit sur son entrée un signal égal au signal de sortie de 1 ' intégrateur Ia3 pondéré par un coefficient C3. Le circuit de sommation additionne le signal d' entrée Vin (k) pondéré par un coefficient 5, et les signaux de sortie des intégrateurs Ia]_, Ia2 , Ia3 et Ia , pondérés respecti ement par des coefficients C7, cg, C5 et C4. La sortie du circuit de sommation ∑ est connectée à la borne A3 de sortie du circuit 101.

De nombreuses variantes d ' architectures de modulateurs sigma-delta peuvent être envisagées . De façon générale, les modes de réalisation décrits s ' appliquent à des modulateurs sigma-delta d ' ordre p supérieur ou égal à 1, dans lesquels chacun des p intégrateurs analogiques laj , avec j entier allant de 1 à p, reçoit sur son entrée un signal égal à la différence entre le signal d ' entrée Vin (k) pondéré par un coefficient bj et le signal de rétroaction BS(k-l) pondéré par un coefficient aj , à laquelle s ' additionne, si le rang j de 1 ' intégrateur laj est supérieur à 1, le signal de sortie du modulateur Ia-j _i de rang précédant pondéré par un coefficient ^c j-l- ^Le circuit de sommation ∑ additionne le signal d' entrée Vin (k) pondéré par un coefficient p _+] _ , le signal de sortie de 1 ' intégrateur lap de rang p pondéré par un coefficient Cp, et, si p est supérieur à 1, le ou les signaux de sortie des intégrateurs de rang p-1, avec 1 entier allant de 1 à p-1, pondérés respectivement par des coefficients Cp ₊ ]_ . Certains des coefficients susmentionnés peuvent être nuls . Par exemple, dans le modulateur d ' ordre 4 de la figure 1, les coefficients b2 , 3, , a2 , a-3 et sont nuls . On notera que les modes de réalisation décrits peuvent aussi s ' appliquer à des modulateurs comportant en outre une ou plusieurs contre-réaction analogiques de la sortie d'un intégrateur analogique vers 1 ' entrée d' un intégrateur analogique amont , au travers d'un coefficient de pondération spécifique, et/ou dans lesquels la sortie d'un intégrateur de rang i est additionnée, au travers d' un coefficient de pondérâtion spécifique, à 1 ' entrée d' un intégrateur aval de rang supérieur ou égal à i+2. En outre, des délais peuvent être introduits entre les différents étages du circuit 101, et/ou entre le circuit 101 et le convertisseur 103.

Le filtre numérique d'un convertisseur sigma-delta comprend généralement un intégrateur numérique, ou plusieurs intégrateurs numériques en cascade . De préférence, un modulateur sigma-delta d ' ordre p est associé à un filtre numérique comportant un nombre supérieur ou égal à p d ' intégrateurs numériques . Dans 1 ' exemple de la figure 1B, le filtre numérique comprend quatre intégrateurs numériques cascadés I¾, I¾ , !¾ et I¾ . Chaque intégrateur numérique, par exemple un compteur, comporte une entrée et une sortie, et, à chaque cycle, le signal intégré, ou signal de sortie de 1 ' intégrateur, est augmenté de la valeur du signal appliqué en entrée de 1 ' intégrateur. Le premier intégrateur I¾ reçoit sur son entrée le signal binaire BS de sortie du modulateur sigma-delta de la figure 1A, le deuxième intégrateur I¾ reçoit sur son entrée un signal numérique de sortie de 1 ' intégrateur !¾, le troisième intégrateur !¾ reçoit sur son entrée un signal numérique de sortie de 1 ' intégrateur !¾, et le quatrième intégrateur Ir.4 reçoit sur son entrée un signal numérique de sortie de 1 ' intégrateur I113. Le filtre de la figure 1B réalise une fonction de type passe-bas destinée à extraire 1 ' information utile du train de bits produit par le modulateur sigma-delta . Plus généralement , le filtre numérique extrait le signal aux fréquences où 1 ' atténuation de la NTF est la plus importante . Ainsi , selon la structure du modulateur, le filtre numérique peut réaliser une fonction passe-bas, une fonction passe-bande, ou une fonction passe-haut .

L ' intégration numérique est réalisée à la fréquence de sur-échanti1lonnage du modulateur sigma-delta . Dans 1 ' exemple représenté, les quatre intégrateurs numériques Iiij sont commandés simultanément par un même signal de commande <J> _CO mp d' de fréquence 1/TQSR- L sortie du dernier intégrateur numérique In ₄ est reliée à un bloc de normalisation 105 qui a pour fonction de convertir le signal fourni par 1 ' intégrateur In ₄ en un code numérique sur N-bits, N étant un entier supérieur à 1 correspondant à la résolution du convertisseur sigma-delta. A titre d' exemple, le bloc 105 divise le signal qu'il reçoit par une valeur de référence, par exemple à égale à la valeur que prendrait ce signal pour la valeur maximale autorisée du signal Vin, et fournit sur une borne de sortie A5 du convertisseur une valeur de sortie représentative du résultat de la division quantifiée sur N-bits .

Diverses variantes d' architectures de filtres numériques peuvent être envisagées . En particulier, la topologie du filtre numérique peut être modifiée pour se rapprocher de celle du modulateur sigma-delta. Par exemple, au lieu de recevoir sur son entrée uniquement le signal de sortie du dernier intégrateur numérique In ₄ comme dans 1 ' exemple de la figure 1B, le circuit de normalisation 105 peut recevoir un signal égal à la somme des signaux de sortie des quatre intégrateurs !¾, I¾ , !¾ et In ₄ . En outre, pour se rapprocher encore davantage de la topologie du modulateur sigma-delta, les signaux numériques internes du filtre numérique peuvent être pondérés par des coefficients identiques à ceux du modulateur .

La figure 2 est un schéma électrique détaillé illustrant un exemple (non limitatif) de réalisation du modulateur sigma-delta de la figure 1A.

Dans 1 ' exemple de la figure 2 , chaque intégrateur laj comprend un amplificateur opérationnel AO dont 1 ' entrée est reliée à la sortie par une capacité d' intégration Cij . L ' entrée et la sortie de 1 ' amplificateur opérationnel forment respectivement 1 ' entrée et la sortie de 1 ' intégrateur . Chaque intégrateur laj comprend en outre, en parallèle de sa capacité d ' intégration Cij , un interrupteur de réinitialisation commandé par un signal Or. Dans la suite de la description, par souci de simplification, les interrupteurs du modulateur sont désignés par les mêmes références que leurs signaux de commande respectifs .

Les sorties des intégrateurs la^, !¾, Ia3 et Ia4 sont reliées respectivement à une première électrode d'une capacité Col , à une première électrode d' une capacité Co2, à une première électrode d'une capacité Co3 et à une première électrode d'une capacité Co4, par des premier, deuxième, troisième et quatrième interrupteurs Old. Par ailleurs, les premières électrodes des capacités Col, Co2, Co3 et Co4 sont reliées à un nœud R d' application d'un potentiel de référence, par exemple égal au potentiel moyen entre la valeur de sortie haute DAC _U p et la valeur de sortie basse DA¾ _n du convertisseur numérique- analogique de contre-réaction, respectivement par des premier, deuxième, troisième et quatrième interrupteurs <t>2d. Les deuxièmes électrodes des capacités Col , Co2 et Co3 sont reliées au nœud R respectivement par des premier, deuxième et troisième interrupteurs Φ1. De plus, les deuxièmes électrodes des capacités Col, Co2 et Co3 sont reliées respectivement à 1 ' entrée de 1 ' intégrateur Ia2 , à 1 ' entrée de 1 ' intégrateur Ia3 , et à 1 ' entrée de 1 ' intégrateur Ia4 , par des premier, deuxième et troisième interrupteurs Φ2. La deuxième électrode de la capacité Co4 est reliée au nœud R par un quatrième interrupteur Φ2 , et est en outre connectée à 1 ' entrée A3 du convertisseur analogique-numérique 103.

Le modulateur de la figure 2 comprend en outre une capacité Csl dont une première électrode est reliée à la borne Al d' application du signal d' entrée Vin par un cinquième interrupteur Old, et dont la deuxième électrode est reliée à 1 ' entrée de 1 ' intégrateur Ia^ par un cinquième interrupteur Φ2. La deuxième électrode de la capacité Csl est en outre reliée au nœud R par un quatrième interrupteur Φ1. Par ailleurs, la première électrode de la capacité Csl est reliée à un nœud d' application d'un potentiel DACup par un interrupteur Odac, et à un nœud d' application d ' un potentiel DACdn inférieur au potentiel DACup par un interrupteur ΦάΒ<¾ _3Γ .

La borne Al d'application du signal d' entrée Vin est en outre reliée à une première électrode d'une capacité Cs5 par un sixième interrupteur Old. La première électrode de la capacité Cs5 est en outre reliée au nœud R par un cinquième interrupteur 02d. La deuxième électrode de la capacité Cs5 est connectée au nœud d' entrée A3 du convertisseur analogique- numérique 103.

Par ailleurs, les premières électrodes des capacités Col , Co2 et Co3 sont reliées au nœud d' entrée du convertisseur analogique-numérique 103 respectivement par des capacités Cff1, Cff2 et Cff3.

Dans cet exemple, le convertisseur analogique- numérique 1-bit 103 comprend un comparateur 201 et une bascule 203. L ' entrée du comparateur 201 forme 1 ' entrée du convertisseur 103. La sortie du comparateur 201 est connectée à 1 ' entrée de la bascule 203. La sortie de la bascule 203 forme la sortie A2 du convertisseur 103 , fournissant le signal de sortie BS du modulateur sigma-delta . En fonctionnement, la sortie du comparateur 201 passe d'un état haut à un état bas selon que le signal appliqué sur la borne A3 est supérieur ou inférieur à un seuil, par exemple égal au potentiel de référence appliqué sur le nœud R . La bascule 203 échantillonne le signal de sortie du comparateur 201 et le recopie sur la sortie du modulateur à chaque front montant ou descendant d' un signal de commande Ocomp .

Le modulateur de la figure 2 comprend en outre deux portes ET ANDl et AND2 comportant chacune deux entrées et une sortie binaires . Les entrées de la porte ANDl sont connectées respectivement à la sortie A2 du convertisseur 103 et au signal de commande 02d, et les entrées de la porte AND2 reçoivent respectivement un signal complémentaire du signal de sortie du convertisseur 103 et le signal de commande 02d. La sortie de la porte ANDl est connectée à un nœud de commande de 1 ' interrupteur Odac, et la sortie de la porte AND2 est connectée à un nœud de commande de 1 ' interrupteur dac^^ .

Les intégrateurs Ia _] _, Ia2 , Ia3 et la^, les capacités

Csl, Col, Co2, Co3, Co , Cs5, Cff1, Cff2 et Cff3, et les interrupteurs Φΐ , Φ2 , Old et 02d forment le circuit analogique d' intégration 101 du modulateur . Les interrupteurs Odac et Odac^a _j; - et les portes ANDl et AND2 forment le convertisseur numérique-analogique 1-bit de la boucle de rétroaction du modulateur.

La figure 3 est un chronogramme illustrant 1 ' évolution, en fonction du temps, des signaux de commande Φΐ , Old, Φ2 , 02d et Ocomp du modulateur de la figure 2 selon un exemple de procédé de commande de ce modulateur . Plus particulièrement, la figure 3 illustre 1 ' évolution des signaux Φ1, Old, 02, 02d et Ocomp pendant un cycle TQSR correspondant à une période de sur-échanti1lonnage du modulateur . A titre d' exemple, 1 ' acquisition d'une valeur numérique sur N-bits représentative du signal d' entrée Vin peut comporter une phase initiale de réinitialisation des intégrateurs analogiques Ia]_, Ia2 , Ia3 et Ia4 , pendant laquelle les interrupteurs Or sont fermés de façon à décharger les capacités d' intégration Cil, Ci2 , Ci3 et Ci4. A 1 ' issue de cette phase de réinitialisation, les interrupteurs Or peuvent être ouverts, puis la séquence de commande de durée Tgg _R illustrée en figure 3 peut être répétée OSR fois (dans le cas d' un convertisseur sigma-delta incrémental réinitialisé entre deux conversions analogique-numérique successives, ou plus de OSR fois s ' il ne s ' agit pas d'un convertisseur incrémental ) .

A un instant tO de début d'un cycle TQSR de commande du modulateur, les interrupteurs Φ1 et Old sont commandés à 1 ' état fermé (signaux de commande correspondants à 1 ' état 1 dans cet exemple) , et les interrupteurs Φ2 et Φ2ά sont commandés à 1 ' état ouvert (signaux de commande correspondants à 1 ' état 0 dans cet exemple) . Ceci conduit à 1 ' échantillonnage du signal d' entrée Vin sur la capacité d' entrée Csl de 1 ' intégrateur Ia- , et des signaux de sortie des intégrateurs Ia _] _, Ia2, respectivement sur les capacités d' entrée Col, Co2 et Co3 des intégrateurs la^, Ia2 et Ia3. Les signaux échantillonnés étant des tensions, chaque capacité stocke une quantité de charges proportionnelle au produit de la tension échantillonnée par la valeur de la capacité d ' échantillonnage . Pendant cette phase, les signaux stockés dans les capacités Cs5, Cff1, Cff2, Cff3 et Co4 sont sommés sur le nœud de sortie A3 du circuit 101, qui constitue le sommateur ∑ de la figure 1A. On réalise ainsi la sommation pondérée des signaux stockés dans ces capacités, la pondération appliquée résultant des valeurs des capacités .

A un instant tl postérieur à 1 ' instant tO , le signal Ocomp est mis à 1 ' état haut . Le signal d' entrée du convertisseur analogique-numérique 103 (tension du nœud A3) est quantifié sur un bit par le convertisseur 103 sur le front montant du signal Ocomp. La valeur binaire du signal de sortie BS est ainsi mise à jour .

A un instant t2 postérieur à 1 ' instant tl, le signal

Φ1 est mis à 1 ' état bas, et, à un instant t3 postérieur à 1 ' instant t2, le signal Old est mis à 1 ' état bas .

A un instant t4 postérieur à 1 ' instant t3, les signaux Φ2 et 02d sont mis à 1 ' état haut . Il en résulte que les valeurs des intégrateurs laj _, , !¾, !¾ et Ia4 sont mises à jour, c ' est- à-dire que les charges échantillonnées dans les capacités Csl, Col , Co2 , Co3 sont intégrées dans les capacités Cil, Ci2, Ci3, Ci4 respectivement . En outre, la contreréaction est activée, c ' est-à-dire que le signal DACup ou DACdn (selon que le signal BS est à 1 ' état haut ou bas) , est soustrait au signal d' entrée de la capacité Csl .

A un instant t5, postérieur à 1 ' instant t4 dans cet exemple, le signal Ocomp est remis à 1 ' état bas .

A un instant t6 postérieur à 1 ' instant t4, le signal Φ2 est mis à 1 ' état bas, et, à un instant t7 postérieur à 1 ' instant t6, le signal 02d est mis à 1 ' état bas .

Après 1 ' instant t7, le cycle susmentionné peut recommencer .

La quantification est effectuée pendant la phase Φ1 = 1 , et 1 ' intégration de la nouvelle contre-réaction est effectuée pendant la phase Φ2 = 1.

La valeur numérique binaire BS (k) de sortie du modulateur obtenue à chaque cycle TQSR est intégrée par le filtre numérique à la fréquence de sur-échanti1lonnage du modulateur, par exemple sur les fronts montants du signal Φ _ΟΟΓΠ ρ <3 _< qui peut être une copie retardée du signal _∞ π (d'un retard inférieur à TQSR) ·

Les valeurs des capacités Csl, Cs5, Col, Co2, Co3, Co4 , Cff1, Cff2 , Cff3 fixent les valeurs des coefficients b]_, b5, a]_, c^, C2, C3 , C4, C5, cg, C7 du modulateur, par exemple selon les relations suivantes : Cil = 2*Csl/ci ; Ci2 = C0I/C2 ; Ci3 = Co2/c ₃ ; Ci4 = Co3/c ₄ ; Cffl = Cs5* (c ₇ / (Ci*b ₅ ) ) ; Cff2 = Cs5* (cg/ (c ₂ *b ₅ ) ) ; Cff3 = Cs5* (c ₅ / (c ₃ *b ₅ ) ) ; et Co4 = Cs5/b ₅ .

Une caractéristique importante d'un convertisseur sigma-delta est sa linéarité . L ' erreur de non-linéarité, généralement désignée dans la technique par 1 ' acronyme INL (de 1 ' anglais "Intégral Non Linearity" ) , est la différence maximale (erreur crête à crête) , sur la plage de fonctionnement du convertisseur, entre la fonction de transfert du convertisseur (qui fait correspondre à chaque valeur du signal d' entrée analogique un code de sortie numérique) , et la fonction de transfert linéaire idéale . L ' erreur de linéarité peut être exprimée en LSB (de 1 ' anglais "Least Significant Bit" - bit de poids faible) , où 1 LSB = (Vin _max -Vin _m j_ _n ) /2 ^N , Vin _rnax et Vin _m i _n étant respectivement la valeur maximale et la valeur minimale du signal analogique d' entrée sur la plage de fonctionnement du convertisseur, et N étant la résolution de quantification du convertisseur . La linéarité L du convertisseur peut être définie par la formule suivante : L = log2 ( (Vin _max -Vin _m j_ _n ) / (INL*LSB) .

Une autre caractéristique importante d'un convertisseur sigma-delta est son bruit de sortie B, qui peut être défini comme étant la moyenne, sur la plage de fonctionnement [Vin _m -j_ _n , Vin _max ] du convertisseur (sur un nombre de conversions significatif pour chaque point de la dynamique d' entrée) , des écarts types des codes numériques de sortie du convertisseur de chaque niveau du signal analogique d'entrée.

La figure 4 est un diagramme illustrant 1 ' évolution de la linéarité L et du bruit B, en fonction de 1 ' OSR, dans un convertisseur sigma-delta du type décrit en relation avec les figures 1 à 3. Plus particulièrement, la courbe 401 représente 1 ' évolution de la linéarité L (en ordonnée à gauche) en fonction de 1 'OSR (en abscisse) , et la courbe 403 représente 1 ' évolution du bruit B exprimé en LSB (en ordonnée à droite) en fonction de 1 ' OSR . Dans cet exemple, on a considéré un convertisseur sigma- delta effectuant une quantification sur N=16 bits .

Comme cela apparaît sur la figure 4 , plus l 'OSR augmente, plus la linéarité L augmente, et plus le bruit B diminue . A titre d' exemple, un OSR égal à 100 permet d' avoir une valeur de linéarité L égale à 15 et un niveau de bruit B égal à 0 , 85 LSB, alors qu'un OSR égal à 60 ne procure qu'une linéarité L égale à 12 et un niveau de bruit B égal à 2 , 4 LSB .

Il serait souhaitable de pouvoir améliorer la linéarité d'un convertisseur sigma-delta pour un OSR donné, ou, pour une valeur de linéarité donnée, de pouvoir réduire 1 ' OSR, et ce sans dégrader de façon significative le bruit de sortie du convertisseur .

La solution proposée, qui va maintenant être décrite, est tout particulièrement avantageuse pour des convertisseurs sigma-delta d ' ordre supérieur à 1, dans lesquels elle permet d' améliorer de façon significative le compromis OSR/linéarité . Toutefois, cette solution est compatible avec des convertisseurs sigma-delta d' ordre 1 , dans lesquels elle permet aussi d ' améliorer le compromis OSR/1inéarité (et en outre d' augmenter le rapport signal sur-bruit par rapport au rapport signal sur bruit induit par le bruit de quantification, par exemple généralement défini par log ₂ ( ( (3*OSR ³ ) / (π ² /12) ) ¹ / ² ) dans un modulateur d' ordre 1 sans coefficient variable .

Selon un aspect d'un mode de réalisation, on prévoit un convertisseur sigma-delta dans lequel, pendant 1 ' acquisition d'une valeur numérique sur N-bits représentative du signal analogique d'entrée, au moins un coefficient de pondération du modulateur sigma-delta varie de façon dynamique selon une loi f prédéterminée . De préférence, au moins un signal numérique interne au filtre numérique est en outre pondéré par une loi variable prédéterminée, par exemple mais non nécessairement par la même loi f que celle appliquée dans le modulateur.

Ceci constitue une différence par rapport aux convertisseurs sigma-delta connus , dans lesquels les coefficients de pondération du modulateur sont fixes, et en particulier, restent constants pendant les OSR cycles d' échantillonnage d' une phase de conversion analogique-numérique du signal d' entrée . En outre, dans les convertisseurs sigma- delta connus, aucun signal interne au filtre numérique n'est pondéré par un coefficient variable dynamiquement pendant les OSR cycles d' échantillonnage d' une phase de conversion analogique-numérique du signal d' entrée .

On notera que le coefficient de pondération du modulateur auquel est appliquée la loi f peut par exemple avoir une valeur initiale (avant modulation par la loi f) égale à 1 (à titre d'exemple, un fil de liaison sans coefficient apparent correspond à un coefficient unitaire, et on peut choisir d'appliquer la loi f sur ce coefficient) . Les modes de réalisation décrits ne se limitent toutefois pas à ce cas particulier.

Les figures 5A et 5B illustrent, sous forme de blocs, un exemple d' un mode de réalisation d'un convertisseur sigma- delta. Dans 1 ' exemple représenté, le convertisseur est un convertisseur d' ordre 4. La figure 5A représente le modulateur sigma-delta du convertisseur, et la figure 5B représente le filtre numérique du convertisseur .

Le convertisseur sigma-delta des figures 5A et 5B présente des éléments communs avec le convertisseur sigma-delta des figures 1A et 1B. Ces éléments ne seront pas détaillés à nouveau . Seules les différences entre les deux convertisseurs seront exposées ci-après .

Le modulateur sigma-delta de la figure 5A diffère du modulateur sigma-delta de la figure 1A essentiellement en ce que, dans le modulateur de la figure 5A, les coefficients de pondération C2, cg, C7 et b _§ sont modulés par une même loi variable prédéterminée f . A chaque cycle d ' échantillonnage k d'une phase de conversion analogique-numérique du signal d' entrée, avec k entier allant de 1 à OSR, la valeur f (k) de la loi f est susceptible de prendre une nouvelle valeur . Ainsi, les coefficients de pondération fixes C2 , cg, C7 et b5 du modulateur de la figure 1A sont remplacés par des coefficients variables c ₂ *f (k) , c ₆ *f(k), c ₇ *f (k) et b ₅ *f (k) . La loi f (k) est de préférence non binaire . Les OSR valeurs f (k) de la loi f sont par exemple stockées dans une mémoire d'un circuit de commande (non représenté) du convertisseur sigma-delta. Un exemple de circuit permettant d' appliquer une loi de pondération variable à des coefficients du modulateur sera décrit plus en détail ci- après en relation avec la figure 12. Les valeurs de base (non modulées par la loi f) des coefficients c ₂ , cg, C7 et b5 , de même que les valeurs des coefficients fixes b]_, a^, C_, C3, C4 et C5, peuvent être déterminées par les méthodes usuelles de détermination des coefficients d'un modulateur sigma-delta, par exemple selon les règles de dimensionnement décrites dans 1 ' article intitulé "Automatic coefficients design for high-order sigma-delta modulators" de Kuo, T.H., Chen, K.D., et Chen, J.R. (Circuits and Systems II : Analog and Digital Signal Processing, IEEE Transactions, Volume 46, Issue 1) , ou dans le document "Understanding Delta-Sigma Data Converters" (John Wiley & Sons , New York, 2004) .

Le filtre numérique de la figure 5B diffère du filtre numérique de la figure 1B essentiellement en ce que, dans le filtre de la figure 5B, la loi de pondération variable f appliquée aux coefficients C2, cg, C7 et b5 du modulateur sigma- delta est en outre appliquée au signal numérique d' entrée de 1 ' intégrateur numérique de rang 3 I113. Dans 1 ' exemple représenté, la loi variable f est appliquée au niveau du filtre numérique avec un cycle d' avance par rapport au modulateur, c ' est-à-dire que lors d'un cycle d' échanti1lonnage TQSR du convertisseur sigma-delta, si la valeur de pondération f (k) est appliquée aux coefficients C2, cg , C7 et b5 du modulateur, la valeur de pondération f (k+1) est appliquée au signal d' entrée de 1 ' intégrateur numérique I¾ . Les inventeurs ont en effet constaté que ce décalage d' un cycle permet d' obtenir des performances particulièrement bonnes en termes de linéarité . Les modes de réalisation décrits ne se limitent toutefois pas à ce cas particulier. A titre de variante, la loi f peut être appliquée en phase au niveau du modulateur et au niveau du filtre numérique, ou avec une avance supérieure à un cycle dans le filtre numérique, ou avec un retard d'un cycle ou plus dans le filtre numérique . Dans une autre variante de réalisation, la loi f peut être appliquée avec un déphasage d' un cycle ou plus sur des coefficients distincts du modulateur, ou sur des signaux distincts du filtre numérique . Par exemple, lors d'un même cycle k d'une phase de conversion analogique-numérique du signal d'entrée, le coefficient al du modulateur peut être pondéré par la valeur f (k) , et le coefficient bl par la valeur f (k+1) .

Les modes de réalisation décrits ne se limitent pas à 1 ' exemple particulier des figures 5A et 5B, dans lequel le convertisseur sigma-delta est un convertisseur d' ordre 4 et dans lequel la loi de pondération f (k) est appliquée sur les coefficients C2 , cg , Οη et 5 du modulateur, et en entrée de 1 ' intégrateur numérique de rang 3 du filtre numérique .

Plus généralement, quel que soit 1 ' ordre du convertisseur, le choix du ou des coefficients du modulateur sur lesquels est appliquée la loi de pondération f (k) est de préférence tel qu ' au moins un coefficient d' entrée d' un intégrateur analogique Iaj du modulateur est modulé par la loi f . De plus, dans un mode de réalisation préféré, au moins un coefficient d' entrée d' un intégrateur numérique Ιι¾ du filtre numérique est modulé par la loi f , avec de préférence j=k.

De préférence, on prévoit en outre que les signaux analogiques additionnés ou soustraits dans le modulateur soient à la même échelle vis-à-vis de la loi f (k) , c ' est-à-dire qu' ils aient été multipliés ou divisés un même nombre de fois (éventuellement nul) par la loi f (k) . Autrement dit , une remise à l' échelle permet aux signaux analogiques de varier dans une même plage d' amplitude pour une plage d' amplitude donnée du signal analogique d' entrée (Vin) . Le choix du ou des coefficients du modulateur sur lesquels est appliquée la loi de pondération f (k) peut par exemple être effectué de façon que tous les échantillons composant le signal intégré de sortie du circuit analogique d' intégration 101 soient à la même échelle vis-à-vis de la loi f (k) . De préférence, on prévoit qu' au moins un coefficient d' entrée d'un intégrateur analogique Iaj_ soit modulé par la loi f , et que tous les signaux s ' additionnant ou se soustrayant au signal pondéré, que ce soit à 1 ' entrée de 1 ' intégrateur Iaj _. ou sur le chemin aval (après la sortie de 1 ' intégrateur Iaj), soient de préférence à la même échelle vis- à-vis de la loi f . Un signal est considéré à 1 ' échelle vis-à-vis de la loi f s'il se situe sur le chemin aval d'un intégrateur ayant un coefficient amont pondéré par la loi f , ou s ' il est lui -même directement pondéré par la loi f .

A titre d ' exemple , le choix du ou des coefficients du modulateur sur lesquels est appliquée la loi de pondération f (k) est effectué de façon que tous les échantillons composant le signal intégré de sortie du circuit 101 soient multipliés (directement, ou indirectement si 1 ' échantillon est un échantillon de sortie d'un intégrateur ayant un coefficient amont pondéré par la loi f ) par la loi f (k) . Cette règle est notamment respectée dans le modulateur de la figure 5A, dans lequel tous les échantillons qui composent les signaux d ' entrée du sommateur ∑ sont multipliés directement ou indirectement par la loi f (k) (directement pour les signaux passant par les coefficients variables b5*f (k) , cg*f(k) et C7*f (k) , et indirectement pour les signaux passant par les coefficients fixes C4 et C5, dans la mesure où ces signaux sont passé en amont par le coefficient variable C2*f (k) ) . A titre de variante, et en respectant cette même règle, les coefficients du modulateur sur lesquels est appliquée la loi f (k) peuvent être les coefficients b]_, a]_ et bc,, ou dans une autre variante les coefficients C]_, b5 et C7, ou dans une autre variante les coefficients C3 , bc,, C5, cg et C7. La pondération du jeu de coefficients c4 , c5, c6, c7 et c5 par la loi f est quant à elle moins avantageuse dans la mesure où aucun coefficient amont d' un intégrateur analogique n' est modulé par la loi f .

Au niveau du filtre numérique, la loi de pondération f (k) peut être appliquée sur un signal autre que le signal d' entrée de 1 ' intégrateur numérique de rang 3 !¾ . Plus généralement et comme dans le modulateur, le choix des signaux numériques auxquels est appliquée la loi f (k) est de préférence effectué de façon à ce que la loi de pondération f (k) soit appliquée en entrée d' au moins un intégrateur numérique, de préférence 1 ' intégrateur de même rang j que 1 ' intégrateur analogique Ia-j en entrée duquel est appliquée la loi f (k) dans le modulateur. De plus, comme dans le modulateur, le choix des signaux numériques auxquels est appliquée la loi f (k) est de préférence effectué de façon à ce que les signaux numériques additionnés ou soustraits dans le filtre numérique soient à la même échelle vis-à-vis de la loi f (k) . De préférence, le filtre numérique comprend un nombre d' intégrateurs numériques cascadés supérieur ou égal (de préférence égal) à 1 ' ordre p du modulateur sigma-delta. De plus, si le filtre numérique présente une topologie similaire à celle du modulateur, la loi f (k) peut être appliquée sensiblement aux mêmes points dans le modulateur et dans le filtre numérique .

A titre de variante, pour respecter la mise à 1 ' échelle des signaux intermédiaires combinés pour former le signal de sortie du circuit analogique d' intégration 101 du modulateur, certains signaux intermédiaires peuvent être multipliés par la loi f (k) , et d' autres divisés par la loi f (k) . Par exemple, le coefficient C2 peut être multiplié par la loi f (k) et les coefficients C4 et C5 divisés par la loi f (k) de manière à conserver une même échelle au niveau du sommateur, les autres coefficients du modulateur restant constants . Dans ce cas, la pondération par la loi f (k) au niveau du filtre numérique peut être identique à ce qui a été décrit précédemment (multiplication du signal d' entrée de 1 ' intégrateur !¾ par la loi f (k) ) .

Les inventeurs ont constaté que quelle que soit la loi f choisie, et pour autant que la loi f présente au moins une phase de décroissance sur la plage des indices k allant de 1 à OSR, le fait d' appliquer un coefficient de pondération variable à au moins un signal analogique interne du modulateur sigma- delta et avantageusement à au moins un signal numérique interne du filtre numérique permet d' améliorer de façon significative la linéarité du convertisseur sigma-delta (pour un OSR donné) . La phase de décroissance est fonction du rang k du cycle . La phase de décroissance génère une contribution au filtre analogique du signal analogique interne à un cycle donné (k) qui est plus faible que la contribution au filtre analogique du même signal analogique interne au cycle précédent (k-1) . Au moins une contribution décroissante enter deux cycles de rang successifs apporte déjà un avantage . A titre d' exemple, la loi f peut être une loi décroissante sur toute la plage des indices k allant de 1 à OSR, par exemple une loi exponentielle décroissante. A titre de variante, la loi f peut être une loi constante, par exemple égale à 1, sur la plage des indices k allant de 1 à t, avec t entier compris entre 1 et OSR, et décroissante (par exemple selon une exponentielle) sur la plage des indices k allant de t+1 à OSR.

Les figures 6, 7 et 8 sont des diagrammes illustrant, pour trois lois f distinctes, 1 ' évolution de la linéarité L et du bruit B en fonction de 1 ' OSR dans un convertisseur sigma- delta du type décrit en relation avec les figures 5A et 5B.

Dans 1 ' exemple de la figure 6, la loi de pondération dynamique appliquée au convertisseur sigma-delta est donnée par 1 'équation f (k) = e ^_k / ²⁵ .

Dans 1 ' exemple de la figure 7, la loi de pondération dynamique appliquée au convertisseur sigma-delta est définie comme suit :

pour k < 100, f (k) =1 ; et

pour k >= 100, f (k) = e ^" (k-100) /20 .

Dans 1 ' exemple de la figure 8, la loi de pondération dynamique appliquée au convertisseur sigma-delta est définie comme suit :

pour k < 60, f (k) =1 ;

pour 60 <= k < 75, f (k) = e ^" (k-40) /20 . _et

pour k >= 75, f (k) = e ^" ( 75 - 40 ) /20 .

Sur les figures 6, 7 et 8, les courbes 601, respectivement 701, respectivement 801 représentent 1 ' évolution de la linéarité L (en ordonnée à gauche) en fonction de 1 ' OSR (en abscisse) , et les courbes 603 , respectivement 703 , respectivement 803 , représentent 1 ' évolution du bruit B exprimé en LSB (en ordonnée à droite) en fonction de 1 ' OSR . Dans cet exemple, on a considéré un convertisseur sigma-delta effectuant une quantification sur N=16 bits . Les courbes de linéarité 401 et de bruit 403 de la figure 4, qui correspondent au même convertisseur sigma-delta mais dans lequel aucune pondération dynamique des signaux n'est effectuée, ont aussi été tracées sur les figures 6 , 7 et 8 à des fins de comparaison.

Sur la figure 6 , on observe que pour un OSR égal à 70, le bruit est sensiblement inchangé par rapport à 1 ' exemple de la figure 4 , mais que la linéarité est nettement améliorée, puisqu' elle passe d'une valeur environ égale à 13 , 5 à une valeur environ égale à 15, 5. Pour des OSR plus élevés , on constate que la linéarité continue à s ' améliorer par rapport à 1 ' exemple de la figure 4 , mais que le bruit augmente significativement . Cette augmentation du bruit pour les OSR élevés peut notamment s ' expliquer par 1 ' atténuation importante des échantillons d' indice k élevés par la loi f (k) .

Sur la figure la figure 7, on observe que pour un OSR égal à 140, la linéarité est augmentée d' environ 0, 8 par rapport à 1 ' exemple de la figure 4, et que le bruit reste sensiblement au même niveau que dans 1 ' exemple de la figure 4 , soit environ 0,70 LSB.

Sur la figure la figure 8, on observe que pour un OSR égal à 100, la linéarité est augmentée d' environ 2 par rapport à 1 ' exemple de la figure 4 , et que le bruit reste sensiblement au même niveau que dans 1 ' exemple de la figure 4.

De façon générale, on observe que les lois du type utilisé dans 1 ' exemple de la figure 7, c ' est-à-dire comportant une phase constante unitaire au début de la phase de conversion analogique-numérique du signal d' entrée, suivie d'une phase décroissante, par exemple exponentie11e , à la fin de la phase de conversion, ou les lois du type utilisé dans 1 ' exemple de la figure 8, c ' est-à-dire comportant une phase constante unitaire au début de la phase de conversion analogique-numérique, suivie d'une phase décroissante, par exemple exponentielle, à un stade intermédiaire de la phase de conversion, puis d'une phase constante de niveau bas à la fin de la phase de conversion, permettent d'obtenir un bon compromis en termes de bruit et de linéarité .

Bien entendu, les plages de valeurs d'OSR d' intérêt, c ' est-à-dire dans lesquelles un gain de linéarité est observé sans que le bruit ne soit dégradé de façon significative, dépendent de nombreux paramètres et notamment de 1 ' ordre du modulateur .

On notera en outre que le gain en linéarité peut différer selon 1 ' endroit du modulateur où est appliquée la pondération par la loi f (k) . En particulier, plus la pondération est appliquée en amont dans le modulateur, plus le gain en linéarité est élevé, mais plus 1 ' augmentation du bruit de sortie sera significative si on considère un modulateur dont chaque bloc est soumis à un bruit temporel .

Pour aider au choix d' une loi de pondération f (k) adaptée à 1 ' application visée, il peut être tenu compte des considérations suivantes .

Saturation :

Les valeurs initiales (non pondérées) des coefficients du modulateur peuvent être déterminées par des méthodes usuelles de déterminâtion des coefficients d'un modulateur sigma-delta. Généralement, pour maximiser le rapport signal sur bruit, les valeurs des coefficients sont choisies de façon à maximiser les signaux internes au modulateur, en veillant toutefois à ne pas dépasser le seuil de saturation du modulateur. L'utilisation d'une loi f présentant des valeurs de pondération f (k) supérieures à 1 risque alors de conduire à la saturation du modulateur. On préférera dans ce cas une loi f dont toutes les valeurs sont inférieures ou égales à 1. Si en revanche les coefficients du modulateur sont choisis de façon que les signaux internes du modulateur restent toujours éloignés du seuil de saturation, la loi f peut présenter des valeurs supérieures à 1, ce qui permet notamment d ' augmenter le rapport signal sur bruit .

Variation de la loi f : De façon générale, la loi f peut présenter des phases de variation constante et/ou des phases de variation croissantes pour satisfaire aux diverses contraintes du convertisseur sigma- delta, notamment en termes de bruit et/ou de continuité ou de périodicité (loi cyclique) de la loi f si les intégrateurs analogiques et numériques ne sont pas réinitialisés entre deux phases successives d' acquisition d'une valeur numérique du signal (par exemple dans le cas d'un convertisseur sigma-delta utilisé pour numériser des signaux variables) . Pour obtenir le gain de linéarité recherché, la loi f comporte toutefois au moins une phase de variation décroissante pendant une phase d'acquisition d'une valeur numérique du signal d' entrée .

Par ailleurs , on notera que par loi prédéterminée on entend que la loi est définie à la conception du modulateur ou lors d'une phase de configuration de ce dernier . Toutefois, la loi peut éventuellement être ajustée dynamiquement selon des règles prédéfinie, pendant une phase d' acquisition d'une valeur numérique du signal d ' entrée, par exemple afin d' adapter la loi aux caractéristiques du signal en cours de conversion .

A titre de variante, plusieurs lois prédéterminées distinctes peuvent être utilisées pour pondérer les coefficients du modulateur sigma-delta . A titre d' exemple , le coefficient C]_ peut être multiplié par une première loi variable f1 (k) , et le coefficient C2 par une deuxième loi variable f2 (k) distincte de la loi f1. Dans ce cas, pour respecter les règles susmentionnées de mise à 1 ' échelle des différents signaux du modulateur, le coefficient cg est multiplié par la loi f2 , le coefficient Οη est multiplié par la loi f1 et par la loi f2 , et le coefficient b5 est multiplié par la loi f1 et par la loi f2. Au niveau du filtre numérique, le signal d' entrée de 1 ' intégrateur numérique de rang 2 !¾ peut être multiplié par la loi f1, et le signal d' entrée de 1 ' intégrateur numérique de rang 3 !¾ est multiplié par la loi f2.

Dans un autre exemple , le coefficient C2 peut être multiplié par une première loi variable f1 (k) . Dans ce cas, pour respecter la mise à 1 ' échelle des différents signaux du modulateur, les coefficients cg et C7 sont multipliés par la loi f1 (k) . Une seconde loi f2 (k) est appliquée au coefficient al de rétroaction. Le coefficient b5 est pondéré par f1 (k) *f2 (k) . Enfin, une troisième loi f3 (k) est appliquée au coefficient bl du signal d' entrée Vin. Au niveau du filtre numérique, le signal d' entrée de 1 ' intégrateur numérique de rang 1 !¾ peut être multiplié par la loi f2 (k+1) de pondération de la contre- réaction et le signal d' entrée de 1 ' intégrateur numérique de rang 3 !¾ peut être multiplié par la loi f1 (k+1) . On notera que les règles de mise à 1 ' échelle dans cet exemple ne sont pas appliquées en tout point, notamment entre les coefficients bl et al, modulés respectivement par deux lois distinctes f2 et f3. De même, l'application de la loi f3 n' est ici pas appliquée au filtre numérique . La loi de pondération du signal d' entrée du filtre diffère dans cet exemple de celle du modulateur . Certaines pondérations peuvent donc être appliquées uniquement sur l'un des coefficients du modulateur, en amont d'un intégrateur, sans remise à l'échelle en aval et sans être appliquées au filtre. Dans 1 ' exemple précité, la loi f3 peut être différente de zéro sur les j premiers cycles, puis mise à 0 à partir d' un cycle k (avec 1 < j < k < OSR) . Ainsi, le processus de quantification peut se poursuivre avec une pondération nulle du signal d' entrée, sans que cela réduise le gain en linéarité . En effet, le processus de pondération proposé permet de poursuivre la quantification du résidu de la conversion du signal d' entrée Vin, après avoir pondéré Vin de manière non nulle sur j premiers cycles .

De telles combinaisons de lois peuvent notamment permettre de relaxer les contraintes d' implémentation qui pourraient résulter de 1 'utilisation d'une loi de pondération unique en entrée d'un seul intégrateur analogique du modulateur et d' un seul intégrateur numérique du filtre numérique .

Les modes de réalisation décrits en relation avec les figures 5A, 5B, 6, 7 et 8 peuvent être adaptés à toutes les architectures connues de convertisseurs sigma-delta d' ordre p supérieur ou égal à 1.

La figure 9 illustre un exemple d'application à un autre type d' architecture de convertisseur sigma-delta . Sur la figure 9, seul le modulateur sigma-delta du convertisseur a été représenté . Le filtre numérique du convertisseur est par exemple identique ou similaire au filtre numérique de la figure 5B .

Le modulateur sigma-delta de la figure 9 comprend des éléments communs avec le modulateur sigma-delta de la figure 5A. Dans la suite, seules les différences entre ces deux modulateurs seront détaillées . Le modulateur de la figure 9 diffère du modulateur de la figure 5A notamment en ce que, dans le modulateur de la figure 9, les coefficients de pondération b2 , a.2 , 3 , 33, b4 et a.^ ne sont pas nuls, et les coefficients C5, cg et C7 sont nuls .

Dans 1 ' exemple de la figure 9, les coefficients de pondération C2, 3 , a^ et b5 sont multipliés par une même loi variable prédéterminée f .

Comme dans 1 ' exemple des figures 5A et 5B, on observe, dans certaines plages d'OSR, un gain significatif en termes de linéarité et un niveau de bruit sensiblement préservé par rapport au cas où tous les coefficients du modulateur seraient constants .

La figure 10 illustre, sous forme de blocs, un autre exemple d'un mode de réalisation d' un convertisseur sigma-delta. Le convertisseur de la figure 10 est un convertisseur d' ordre 1, comprenant un modulateur sigma-delta d' ordre 1 , et un filtre numérique d' ordre 1.

Le modulateur sigma-delta de la figure 10 comprend une borne d' entrée Al destinée à recevoir un signal analogique d ' entrée Vin à numériser, et une borne de sortie A2 destinée à fournir une suite d' échanti1Ions binaires BS représentative du signal Vin . Le modulateur de la figure 10 comprend un circuit analogique d' intégration 101 comprenant une première entrée connectée à la borne Al d'application du signal Vin, et une sortie A3 reliée à 1 ' entrée d'un circuit de conversion analogique-numérique 1-bit 103, par exemple un comparateur 1- bit . La sortie du convertisseur 103 est connectée à la sortie A2 du modulateur, et est en outre reliée par une boucle de rétroaction à une deuxième entrée A4 du circuit d' intégration 101. Dans 1 ' exemple représenté, la boucle de rétroaction comprend un convertisseur numérique-analogique 1-bit 107 (DAC) dont 1 ' entrée est connectée à la borne A2 et dont la sortie est connectée à la borne A4. A chaque cycle k de durée TQSR d' une phase de conversion du signal d' entrée Vin en une valeur numérique, avec k entier allant de 0 à OSR, le circuit d ' intégration 101 prélève un échantillon analogique Vin (k) du signal d'entrée, et le modulateur fournit, en sortie du convertisseur analogique-numérique 1-bit 103 , un échantillon binaire BS (k) du signal de sortie . Dans 1 ' exemple de la figure 10, le circuit d' intégration 101 comporte un unique intégrateur analogique Ia_, par exemple un simple circuit de sommation analogique comportant une entrée et une sortie, ce circuit étant adapté, à chaque cycle, à incrémenter la valeur du signal de sortie (ou signal intégré) de la valeur du signal appliqué en entrée de 1 ' intégrateur . Dans 1 ' exemple de la figure 10 , 1 ' intégrateur Ia^ reçoit sur son entrée un signal égal à la différence entre le signal d' entrée Vin (k) et le signal de rétroaction appliqué sur la borne A4 (correspondant à la valeur analogique du signal BS (k-1) ) , pondérée par un coefficient f (k- 1) variable selon une loi f prédéterminée . L' opération de différence est symbolisée par un soustracteur 108. La sortie de 1 ' intégrateur Ia^ est connectée à la borne A3 de sortie du circuit 101.

Le filtre numérique du convertisseur sigma-delta de la figure 10 comprend un intégrateur numérique (non représenté) , par exemple un compteur, dont 1 ' entrée est reliée à la sortie A2 du modulateur par 1 ' intermédiaire d ' un circuit numérique d' application d'un coefficient de pondération f (k) variable selon la loi f . Dans cet exemple, la loi variable f est appliquée au niveau du filtre numérique avec un cycle d' avance par rapport au modulateur .

On notera que la donnée d' entrée du filtre est numérique est la donnée binaire de sortie du modulateur sigma- delta, et que la résolution des données internes du filtre numérique dépend de 1 OSR et de la résolution de la loi de pondération f . La résolution de la loi de pondération f dans le filtre numérique est de préférence supérieure ou égale à la résolution de la loi f dans le modulateur .

Les équations qui suivent formalisent, pour un exemple de convertisseur sigma-delta du type décrit en relation avec la figure 10, 1 ' amélioration des performances liée à 1 ' application d ' une loi de pondération variable dans le modulateur.

On considère ici une loi f exponentie11e décroissante donnée par 1 ' équation f (k) = q ^k , avec qG|0 , 5 ; l] . On considère en outre que la dynamique du signal d' entrée Vin est limitée et satisfait à la relation |Vin|≤q-0 , 5. On considère de plus que la valeur de sortie BS (k) du modulateur sigma delta peut prendre la valeur 1 ou -1 pour k > 1, et est initialisée à 0 pour k=0. Dans cet exemple, le convertisseur numérique-analogique 107 fournit sur la borne A4 une valeur analogique égale à 0 , 5*BS (k-1) .

Pour un OSR égal à m (avec m entier supérieur ou égal à 1) , la sortie I (m) de 1 ' intégrateur analogique peut s ' écrire comme suit :

∑m-l 1 m-1

q ^k Vin(k)--> q ^k BS(k) (1) k=0 ^ <k=0

avec

BS(k)=sign(l(m)) (2)

On définit comme suit la séquence U(m) représentant la différence entre 1 ' énergie accumulée provenant du signal d' entrée continu Vin et 1 ' énergie accumulée provenant de la contre-réaction réalisée par le modulateur sigma-delta. Cette séquence U(m) représente la différence entre 1 ' énergie introduite par le signal et son estimée .

U(m)=I(m) --q ⁿⁱ BS(m)= ) q ^k Vin(k)-- ) q ^k BS(k) (3)

Pour montrer 1 ' avantage du modulateur sigma-delta de la figure 10 par rapport à un modulateur sigma-delta d' ordre 1 classique, on démontre ci-après que 1 ' assertion P (m) suivante est valable pour tout m≥l :

P(m) _: jU(m)j<~q ^m (4)

On montre d' abord que pour m=l, 1 ' assertion P est vérifiée .

Pour 0 < Vin≤ q - 0,5, on a BS (1) =1. On a alors -0,5c/ < Vin - 0,Sq≤ 0,5(q - 1), et donc -Q.Sq≤ U(l)≤ 0,5q . Le même résultat est obtenu pour une entrée Vin négative. L' assertion P (équation (4) ) est donc vérifiée pour m=l .

On peut en outre montrer pour tout m≥l, si P (m) est vérifiée, alors P (m+1) est vérifiée .

Pour /(m + 1) = U(m) + q ^m Vin≥ 0, on a BS(m+l)=l. On a alors 0 < U(m) + q ^m Vin < 0 , 5*q ^m +q ^m Vin , soit -0,5 * q ^m+l ≤ U(m) + q ^m Vin - 0,5 * q ^m+1 ≤ 0 , 5*q ^m +q ^m Vin - 0,5 * q ^m+1 , soit-0,5 * q ^m+1 ≤

U(m + 1) < q ^ra (0 , 5 +Vin - 0,5 * q) . Etant donné que 0 , 5 +Vin - 0,5 * q≤ 0,5 * q, on a -0,5 * q ^m+1 ≤ U(m + 1) < 0,5 * q ^ra+1 . De façon similaire, on peut montrer que si I(m + 1) = U(m) + q ^m Vin≤ 0, alors P (m+1) est vérifiée si P (m) est vérifiée .

On peut déduire de ce qui précède que 1 ' assertion P (équation (4) ) est valable pour tout m≥l .

Il en résulte que

. l∑L ₀ q ^k BS(k)

Vin- - ym-i :k (s: La valeur estimée Ving du signal Vin est alors définie par 1 ' équation (6) ci-dessous, avec une erreur d' estimation eg définie par 1 ' équation (7) . qm

Pour q = 1, ce qui correspond à un convertisseur sigma-delta standard (sans modulation d'un coefficient par une loi variable) , 1 ' erreur eg vaut 1/m.

Pour m ≥ 1, on peut montrer que ) (8) du fait que : q ^ra (m-mq+1) < 1 (9)

En effet, le maximum du terme q ^m (m-mq+1) est atteint lorsque la dérivée de ce terme (par rapport à q) s ' annule, c ' est-à-dire pour q=l .

Il résulte de ce qui précède que pour une valeur m d'OSR donnée, le modulateur de la figure 1 converge plus rapidement pour qE]0,5; 1[ que pour q=l (modulateur standard, sans pondération par une loi variable) .

La figure 11 est un diagramme illustrant 1 ' évolution, en fonction de 1 ' OSR, du nombre effectif de bits théorique ENOB défini par

Plus particulièrement, la figure 11 comprend une courbe 901 illustrant 1 ' évolution du nombre effectif de bits théorique ENOB pour q=l (cas d'un convertisseur standard) , et une courbe 903 illustrant 1 ' évolution du nombre effectif de bits théorique ENOB pour q=l/l, 1 (cas d'un convertisseur avec pondération d'un coefficient du modulateur par une loi exponentielle décroissante) . On constate sur le diagramme de la figure 11 que quel que soit l'OSR considéré, le nombre effectif de bits théorique ENOB est plus élevé pour q=l/l, 1 que pour q=l, et que la différence est d' autant plus élevée que l'OSR est élevée. A titre d' exemple, pour un OSR égal à 80, on observe une différence de près de 8 bits entre le cas q=l/l,l et le cas q=l .

La figure 12 est un schéma électrique d'un exemple de réalisation d' un circuit permettant de faire varier dynamiquement un coefficient de pondération d' un modulateur sigma-delta selon une loi variable f .

Dans cet exemple, on considère que les OSR coefficients f (k) de la loi f sont quantifiés sur un nombre n de bits (n=6 dans 1 ' exemple représenté) . On considère en outre que le coefficient de pondération que l 'on souhaite moduler dynamiquement est fixé par la capacité d'un condensateur C.

Au lieu d ' avoir une valeur de capacité fixe comme dans un modulateur du type décrit en relation avec la figure 2 , le condensateur C est, dans cet exemple, un condensateur à capacité variable commandable numériquement, réalisé à 1 ' aide d'une table de capacités commutées .

Plus particulièrement , dans 1 ' exemple de la figure 12 , le condensateur C est divisée en n+1 capacités CP]_ à CP _n+ ]_ . Les valeurs des capacités ΟΡχ à CP _n sont obtenues par division dichotomique de la valeur de la capacité <¾ _ase correspondant au coefficient de base (non pondéré) . Ainsi, les capacités CP]_, CP2 , ... CP _n ont respectivement les valeurs <¾ _ase /2, ¾ _ase /4, ... <¾ _ase /2 ⁿ . La capacité CP _n+ i a quant à elle la même valeur que la capacité CP _n . Ainsi , la somme des valeurs des capacités CP_ à CP _n+ i est égale à <¾ _ase .

Le condensateur à capacité variable C de la figure 12 comprend, entre des bornes de conduction El et E2 , n+1 branches parallèles comportant chacune 1 'une des n+1 capacités CP _a , avec q entier allant de 1 à n+1, et deux interrupteurs Sg commandés par un même signal de commande (ou par des signaux de commande très légèrement décalés, par exemple présentant un décalage temporel inférieur à 0, 1*TQSR) , reliant les électrodes de la capacité CPg respecti ement à la borne El et à la borne E2.

Un circuit de commande non représenté peut être prévu pour commander les interrupteurs Sg de manière à faire varier dynamiquement la capacité d'un condensateur C pendant une phase de conversion analogique-numérique du signal d ' entrée du convertisseur sigma-delta .

Pour pondérer le coefficient concerné par une valeur f (k) = 1, tous les interrupteurs Sg peuvent être fermés . La capacité du condensateur C est alors égale à <¾ _ase .

Pour toutes les autres valeurs (inférieures à 1 dans cet exemple) de la loi f (k) , les interrupteurs s _n+ i sont ouverts , et la valeur numérique sur n bits de la loi f (k) est appliquée sur les signaux de commande des interrupteurs S _ à s _n , le bit de poids le plus fort étant appliqué sur les interrupteurs S]_ , et le bit de poids le plus faible étant appliqué sur les interrupteurs s _n .

A titre d ' exemple , pour réaliser un modulateur sigma- delta du type décrit en relation avec la figure 5A, on peut partir d'un circuit du type décrit en relation avec la figure 2 , dans lequel les capacités co2, Cs5 , cff1 et cff2 sont remplacées par des condensateurs variables du type décrit en relation avec la figure 12.

Un avantage du circuit de la figure 12 est que la loi de pondération f (k) peut aisément être reconfigurée, par exemple si les besoins de 1 ' application changent .

Les modes de réalisation décrits ne se limitent toutefois pas à 1 ' exemple de circuit de la figure 12 pour faire varier dynamiquement des coefficients d'un modulateur sigma delta selon une loi prédéterminée . Plus généralement, tout autre circuit adapté peut être utilisé, par exemple un circuit à capacité variable à commande analogique ou numérique . Des modes de réalisation particuliers ont été décrits . Diverses variantes et modifications apparaîtront à 1 ' homme de 1 ' art .

En particulier, on a considéré ici uniquement des implémentations discrètes à capacités commutées, dans lesquelles le signal analogique à numériser est une tension et est échantillonné sur des capacités du modulateur sigma-delta (exemple de la figure 2) . Les modes de réalisation décrits ne se limitent pas à ce cas particulier. A titre de variante, la solution proposée peut être adaptée à des modulateurs sigma- delta a entrée analogique en courant . Dans ce cas, la pondération des signaux internes au modulateur par une loi variable peut par exemple être réalisée en modulant les temps d' intégration des courants sur des capacités . Pour les modulateurs à temps continu, la loi de pondération ne sera plus discrète (f (k) ) mais continue (f (t) ) .

Par ailleurs, on notera que la solution proposée peut être adaptée à des modulateurs sigma-delta de type MASH (de 1 ' anglais "Multi Stage Noise Shaping" - modulateur à mise en forme du bruit multi-étage) , c ' est-à-dire des modulateurs d' ordre p supérieur à 1 constitués par la mise en série de plusieurs modulateurs sigma-delta d' ordre inférieur à p, chaque modulateur d ' ordre inférieur à p comportant, comme cela dans les modulateurs décrits ci-dessus, un circuit analogique d' intégration, un convertisseur analogique-numérique 1 bit, et une boucle de rétroaction pouvant comporter un convertisseur numérique-analogique et un soustracteur. Le principe de fonctionnement des modulateurs sigma-delta de type MASH est par exemple décrit dans 1 ' article "Sturdy MASH Δ-Σ modulator" de Maghari et al . (ELECTRONICS LETTERS 26th October 2006 Vol.42 No.22) . Comme dans les exemples décrits ci-dessus, les signaux sur lesquels est appliquée la loi de pondération f (k) sont choisis de façon à ce qu'au moins une pondération par la loi f (k) soit effectuée en amont d'un intégrateur analogique du modulateur et de préférence de façon que les différents signaux additionnés ou soustraits dans le modulateur et/ou dans le filtre numérique du convertisseur soient à la même échelle .

On notera en outre que dans les exemples décrits ci- dessus, le signal analogique d' entrée est appliqué en entrée du circuit analogique d' intégration 101 du modulateur, et le convertisseur analogique-numérique 1-bit 103 du modulateur compare un signal de sortie du circuit 101 à un signal de référence constant . A titre de variante , le signal d' entrée et le signal de référence peuvent être intervertis . Dans ce cas, les inventeurs ont constaté que si les coefficients du modulateur sont fixes, le bruit de sortie du convertisseur sigma-delta est relativement élevé . En revanche , 1 ' application d'une loi de pondération variable sur des coefficients du modulateur permet d' améliorer de façon significative la précision du convertisseur . Un avantage de cette variante de réalisation est que 1 ' entrée de référence du comparateur 103 est une entrée haute impédance . Ainsi , 1 ' application du signal à convertir directement sur le comparateur permet d' éviter de tirer de la puissance sur le signal à numériser.

Par ailleurs, on a décrit ci-dessus des exemples de réalisation de modulateurs sigma-delta comportant un ou plusieurs intégrateurs analogiques cascadés . Les modes de réalisation décrits ne se limitent pas à ce cas particulier. Plus généralement, dans les modes de réalisation décrits, les intégrateurs analogiques des modulateurs sigma-delta peuvent être remplacés par d' autres types de filtres analogiques .

La figure 13 illustre, sous forme de blocs, un autre exemple d' un mode de réalisation d'un convertisseur sigma-delta d' ordre 1. Sur la figure 13 , seul le modulateur sigma-delta du convertisseur a été représenté . On retrouve comme sur la figure 10, le circuit analogique d' intégration 101, le circuit de conversion analogique-numérique 1-bit 103 et le convertisseur numérique-analogique 1-bit 107 et le soustracteur 108. A la différence de la figure 9, le filtre analogique 106 du circuit analogique d' intégration 101 représenté sur la figure 13 comprend un sommateur 109, un opérateur de retard 111 à gain unitaire, noté Z ¹ et un multiplicateur 113 permettant de multiplier le signal de sortie de 1 ' opérateur 111 par un facteur a. Le sommateur 109 additionne le signal analogique reçu au cycle k et un signal interne au filtre analogique issu de 1 ' opérateur 111 multiplié par le coefficient a. La sortie du sommateur 109 alimente 1 ' entrée de 1 ' opérateur 111 et forme la sortie A3 du circuit d' intégration 101. Ainsi le signal interne au filtre analogique issu de 1 ' opérateur 111 forme la sortie du filtre analogique au cycle k-1. En choisissant une valeur du coefficient a supérieure strictement à 1 , la contribution à la valeur de sortie du filtre analogique au point A3 du signal analogique d' entrée du sommateur 109 issu du soustracteur 108 au cycle k est plus faible que sa contribution au filtre analogique au cycle précédent k-1. Il suffit qu' au cours d' au moins un cycle durant la phase de conversion, le coefficient a soit supérieur strictement à 1 pour que la condition de contribution soit respectée . Il est bien entendu possible de prévoir un coefficient a supérieur strictement à 1 pour plusieurs cycles voir pour tous les cycles d'une phase de conversion .

Les blocs fonctionnels représentés sur la figure 13 peuvent être réalisés de nombreuses façons dont une est explicitée sur la figure 14. Il est bien entendu possible de réaliser le sommateur, 109, 1 ' opérateur 111 et le multiplicateur 113 sous d' autres formes en fonction de composants existants sur le marché et de leur facilité de mise en œuvre.

Sur la figure 14 , le sommateur, 109 , 1 ' opérateur 111 et le multiplicateur 113 sont réalisés à partir d' un amplificateur opérationnel 115 recevant sur son entrée inverseuse le signal interne issu du soustracteur 108 par 1 ' intermédiaire d' une capacité Cin. Des interrupteurs Φ1 et Φ2 permettent de connecter la capacité Cin soit à la sortie du sommateur 108, soit à une tension de référence Vref soit à 1 ' entrée inverseuse . L' entrée inverseuse est raccordée à la sortie de 1 ' amplificateur opérationnel 115 par l' intermédiaire d'une capacité Cfb qui peut être court-circuitée par un interrupteur Φ-r . L' entrée inverseuse est également raccordée à la sortie de l' amplificateur opérationnel 115 par 1 ' intermédiaire d'une capacité Cout qui peut être commutée par des interrupteurs également appelés Φ1 et Φ2. Bien que les interrupteurs commutant les capacités Cin et Cout soient différents, des mêmes appellations sont utilisés pour les interrupteurs commutés simultanément . Un chronogramme est représenté sur la figure 14 pour montrer l'enchaînement par cycle de trois phases de commutation des interrupteurs Φ1, Φ2 et Φτ . Pour simplifier la compréhension, les trois phases Φ1 Φ2 et Φτ sont appelées par l' appellation des interrupteurs fermés lors de chacune des phases .

Lors de la phase Φ1 , on a les quantités de charges suivantes sur les capacités Cin et Cout :

Qcin = Cin* (Vref-Vin(k) )

Qcout = Cout* (0-Vout (k-1) )

Lors de la phase ΦΓ, 1 ' intégrateur constitué de 1 ' amplificateur 115 avec la capacité Cfb est réinitialisé en court-circuitant Cfb. Sa charge Qcfb devient nulle

Lors de la phase Φ2 , la totalité des charges Qcin et Qcout sont transférées sur la capacité Cfb. On a alors :

Qcin + Qcout = Cfb* (Vref -Vout (k) )

En résolvant cette expression avec Cin = Cfb = C, et en posant Cout = a*C, on obtient :

Vout (k) = Vin(k) + a*Vout (k-1)

Le rapport entre les valeurs des capacités Cout d'une part et Cfb et Cin d' autre part dorme la valeur du coefficient a.

A partir de 1 ' exemple de la figure 10 , on a montré plus haut 1 ' intérêt de 1 ' invention à partir de 1 ' exemple d'une loi exponentielle décroissante fonction du rang k du cycle : f (k) = q^. Pour obtenir le même résultat dans la variante décrite à partir de la figure 13, on peut donner au coefficient a une valeur égale à 1/q.

La pondération a de 1 ' intégrateur est constante ; 1/q, mais la contribution du signal d' entrée de 1 ' intégrateur dans 1 ' intégrateur décroit en suivant la loi f (k) =q ^k . Par ailleurs, la pondération de la sortie du filtre numérique peut suivre la loi f (k) (ou f (k+1) ) compte tenu du décalage d' application théorique entre le modulateur et le filtre numérique . Une autre loi décroissante peut aussi être choisie pour le filtre numérique .

La variante de réalisation décrit à partir des figures 13 et 14 présente 1 ' avantage de ne pas introduire nécessairement de facteur d' échelle à la sortie du circuit d' intégration 101. On a néanmoins un risque de saturation de 1 ' intégrateur du fait d'un gain supérieur à 1.

Dans la variante décrite à 1 ' aide de la figure 10, à chaque cycle, la pondération de chaque signal d' entrée de 1 ' intégrateur Ia _L est donnée par q de sorte que la contribution du signal d' entrée sur la valeur de 1 ' intégrateur suive la relation:

Dans la variante décrite à 1 ' aide de la figure 13 , à chaque cycle, la contribution du signal d' entrée sur la valeur de 1 ' intégrateur 106 suit la relation:

1

Ces deux relations sont complètement équivalentes .

Une autre façon d' exprimer l' équivalence des deux pondérations est de définir dans la variante illustrée par la figure 10, la pondération en entrée de 1 ' intégrateur par (k variant de 1 à OSR et par _k le gain de 1 ' intégrateur au rang k dans la variante illustré par la figure 13. On a alors :

1=1

Il est nécessaire de remplir la condition β _¾ <β] _ί -i (ou au moins un ¾ > 1 dans un intégrateur) pour au moins un rang k. donné afin que la contribution d' un signal en entrée de 1 ' intégrateur présente une phase de décroissance au cours d'une conversion de OSR cycles .

Un avantage d'une décroissance exponentielle à 1 ' entrée de 1 ' intégrateur (figure 10) est lié à la consommation. En effet, dans une réalisation à capacités commutées, la consommation liée à la charge de capacités de valeur décroissante permet de réduire la consommation dynamique . Néanmoins, cette atténuation du gain peut entraîner une hausse du bruit temporel . Cependant, dans certaines applications d' imagerie par exemple, la linéarité de la valeur numérique produite en sortie du convertisseur est plus importante que le bruit temporel sur cette valeur numérique . En effet, sur une série d' image, l'œil aura tendance à lisser ou à moyenner le bruit temporel et sera de ce fait plus sensible aux erreurs de linéarités (si on considère ici une population de valeurs numériques de sortie relatives à plusieurs conversions d'une même valeur statique analogique d' entrée, le bruit est relatif à 1 ' écart type de la population et 1 ' erreur de linéarité à la différence entre la valeur numérique théorique attendue et la moyenne de la population) . Ainsi, comme il 1 ' a été démontré plus haut, 1 ' invention proposée et notamment sa variante expliquée à partir de la figure 10 , réduit malgré tout 1 ' erreur de linéarité .

Avec la variante proposée à partir de la figure 13 dans laquelle on multiplie par 1/q le gain de 1 ' intégrateur, on gagne en linéarité tout en affectant de manière réduite le bruit car l' amplitude (ou plus précisément 1 ' enveloppe) des signaux n' est pas atténuée en entrée et en sortie des intégrateurs . La variante expliquée à l'aide de la figure 10 et la variante expliquée à 1 ' aide de la figure 13 peuvent être combinées afin d' éviter le risque de saturation au niveau de 1 ' intégrateur . Cette combinaison consiste par exemple à appliquer une loi de pondération sur le signal d' entrée de 1 ' intégrateur Ial par exemple de type f (k) =q ^k avec k variant de 1 à OSR, selon la variante de la figure 10 , et au moins une fois et avantageusement périodiquement tous les N cycles à 1 ' intérieur des OSR cycles, à réinitialiser la loi de pondération et tout en appliquant à 1 ' intégrateur un gain correspondant selon la variante la figure 13. La loi de pondération suit alors la loi q à la puissance (k-n*partie entière de (k/n) ) et tous les N cycles on applique un gain (l/q) ^N à 1 ' intégrateur .

La figure 15a représente sous forme de chronogramme dont l' axe des temps est exprimé en nombre de cycles l'évolution de la pondération en entrée de 1 ' intégrateur selon la variante de la figure 10. Dans cet exemple la loi f est de la forme f (k) =q ^k avec q= 0,8. Le nombre de cycles total OSR pour produire une valeur numérique de sortie est de 100 et le nombre N de cycles au bout du quel on réinitialise la pondération en entrée de 1 ' intégrateur est de 10. Au premier cycle de la phase de conversion, la pondération est de 0.8 et est suit la relation 0,8 ^k jusqu' au dixième cycle puis est réinitialisée à 1 au onzième cycle . Cette décroissance suivie d'une réinitialisation est répétée tous les 10 cycles jusqu' à 0SR= 100.

La figure 15b représente sous forme de chronogramme avec le même axe des temps, la pondération appliquée au gain de 1 ' intégrateur selon la variante de la figure 13. Tous les N cycles, 10 dans 1 ' exemple représenté, le gain a de 1 ' intégrateur (initialement égal à 1) est multiplié par (l/q) ^N c ' est-à-dire (1/0, 8) ¹⁰ ~ 9,31, puis est réinitialisé à sa valeur initiale au cycle suivant . Ainsi , on conserve la propriété d'une contribution de la valeur d' entrée de 1 ' intégrateur qui suit la loi f (k) . Dans cette combinaison, le risque de saturation est réduit et la robustesse au bruit est accrue du fait de la moindre atténuation intervenant sur le signal d' entrée de 1 ' intégrateur .

Une autre combinaison des deux variantes des figures 10 et 13 consiste à réaliser simultanément , au moins pour un même rang k, à la fois une pondération en entrée d' intégrateur et un gain dans 1 ' intégrateur .

On a vu plus haut à 1 ' aide de la figure 5a que la variante figures 10 peut être généralisée à des convertisseurs d'ordre supérieurs à 1 comprenant plusieurs filtres analogiques cascadés . Il en est de même pour la variante présentée à 1 ' aide de la figure 13 qui peut être généralisée à des convertisseurs d' ordre supérieurs à 1. Cette généralisation est présentée sur la figure 16 où chaque intégrateur lal à Ia4 de la figure la est remplacé par un sommateur 109 , un opérateur 111 et un multiplicateur 113. Il est bien entendu possible de ne remplacer qu' au moins un des intégrateurs lal à Ia4 de la figure la par un sommateur 109, un opérateur 111 et un multiplicateur 113.

Dans le cas où plusieurs multiplicateur 113 sont présents, le facteur a de chacun peut être différent afin d' ajuster les plages de variation de sortie des filtres analogiques intégrateurs . Le filtre numérique est alors avantageusement adapté en fonction des différents facteurs .

Plus haut, il a été précisé que diverses variantes d ' architectures de filtres numériques peuvent être envisagées . En particulier, la topologie du filtre numérique peut être modifiée pour se rapprocher de celle du modulateur sigma-delta. Dans le cas d'un modulateur à filtres analogiques cascadés, il est avantageux de réaliser le filtre numérique au moyen de filtres élémentaires de mêmes types et cascadés de la même façon. Par filtre du même type, on entend par exemple des filtres passe haut, passe bas, passe bande, intégrateur... qui seront analogiques dans le modulateur et numériques dans le filtre numérique .

Dans le cas particulier d' intégrateurs numériques cascadés, différents filtres élémentaires peuvent être mis en œuvre de façon équivalente . Il est par exemple possible de prévoir deux variantes de filtre élémentaire . Dans la première variante, un intégrateur à gain unitaire est précédé d' un multiplicateur, à 1 ' image du modulateur de la figure 10. Dans la seconde variante, le filtre élémentaire comprend un intégrateur à gain non unitaire à 1 ' image du modulateur de la figure 13. Des cascades d' intégrateurs selon les deux variantes sont néanmoins complètement équivalente et peuvent toute deux être mise en œuvre en sortie d' un modulateur selon la figure 10 ou en sortie d'un rnodulateur selon la figure 13.

Pour prouver cette équivalence, le tableau suivant présente une cascade de deux intégrateurs à gain unitaire précédé d' un multiplicateur de coefficient q ^k . Dans ce tableau on considère que 1 ' entrée du filtre est unitaire :

La valeur de sortie du second intégrateur est égale à :

∑^((k-2) - i + l)q ⁱ

Le rapport entre la sortie du second intégrateur et 1 ' entrée du premier intégrateur pour deux rangs k d' écart est égal à :

qk-2 Le tableau suivant présente une cascade de deux intégrateurs à gain 1/q :

La sortie de 1 ' intégrateur 2 et le rapport entre la sortie du second intégrateur et 1 ' entrée du premier intégrateur pour deux rangs k d' écart sont égaux à

q ^k~2

Les deux rapports sont bien identiques ce qui montre 1 ' équivalence des deux variantes de filtre numérique . Cette équivalence a été montrée pour une cascade de deux filtres . Il est bien entendu que l'équivalence entre les deux variantes est obtenue quelque soit le nombre de filtres élémentaires cascadés .