技术领域

本发明属于精密测量领域，具体涉及一种高灵 敏磁传感器及其制作方法。 背景技术

磁传感器被广泛应用于金融电子、 电力和交通等领域， 如金融领域的验钞机 磁头， 移动支付的读卡器等。 这些应用领域都对磁传感器的灵敏度和一致性 有很 高的要求。

图 1为目前用于验钞机磁头的较为先进的磁传感� �的结构示意图。 如图 1所 示， 磁传感器包括芯片 11和基板 12， 芯片 11包括衬底 13以及设于衬底 13表面 的磁感应膜 14和芯片悍盘 15， 磁感应膜 14用于感应磁场而输出感应信号， 芯片 焊盘 15作为芯片 11的输入输出端与磁感应膜 14对应电连接。 在基板 12上设有 导电线路（图中未示出）和基板悍盘 16。芯片焊盘 15和基板焊盘 16通过金线（或 S iAl丝） 17对应电连接。 由于芯片焊盘 15设于衬底 13的上表面， 金线 17与芯 片焊盘 15 电连接时， 金线 17的顶端比磁感应膜 14的顶面高出几十甚至上百微 米， 增大了磁感应膜 14 与被测介质之间的距离， 降低了磁传感器的灵敏度和一 致性。 而且， 这种磁传感器在封装结束后的抛光容易磨断金 线 17 或使金线 17 与芯片焊盘 15的焊点松动， 降低了磁传感器的成品率。 发明内容

本发明要解决的技术问题就是针对磁传感器中 存在的上述缺陷， 提供一种高 灵敏磁传感器， 其灵敏度和一致性好， 而且成品率高。

为此， 本发明提供一种高灵敏磁传感器， 包括：

芯片， 其包括衬底以及设于所述衬底的磁感应膜和芯 片焊盘； 所述磁感应膜 用于感应磁场并输出感应信号， 所述芯片焊盘作为所述芯片的输入输出端与所 述 磁感应膜对应电连接， 所述磁感应膜和所述芯片焊盘设于所述衬底的 同一面； 封装基板， 其上设有导电线路， 所述芯片焊盘与所述导电线路对应电连接； 所述芯片设置所述磁感应膜的面朝向所述封装 基板叠置， 而且所述芯片焊盘 与设于所述封装基板表面的第一基板悍盘对应 电连接。

其中， 所述第一基板焊盘设置于所述封装基板靠近所 述芯片的面， 并且在所 述芯片叠置于所述封装基板时， 所述第一基板焊盘与所述芯片焊盘的位置一一 相 对， 所述芯片焊盘借助所述第一基板焊盘与所述导 电线路对应电连接。

其中， 在所述封装基板上还设有第二基板焊盘， 所述第二基板焊盘与所述第 一基板悍盘通过设于所述封装基板内的导电线 路对应电连接， 所述第二基板焊盘 设于所述封装基板的侧面或底面。

其中， 在所述芯片焊盘或所述第一基板焊盘的表面设 有便于所述芯片焊盘和 所述第一基板焊盘电连接的锡球， 或者， 在所述芯片焊盘或所述第一基板焊盘形 成导电柱， 并在所述导电柱上挂锡。

其中， 所述芯片包括 2η 条磁感应膜， 每两条所述磁感应膜形成一惠斯通半 桥， 共形成 η个惠斯通半桥； 或者， 所述芯片包括 ½条所述磁感应膜， 每四条 所述磁感应膜形成一惠斯通全桥， 共形成 m个惠斯通全桥； 或者， 所述芯片包括 L条磁感应膜， 每条所述磁感应膜形成一单臂电阻或阻抗元件 ， 共形成 L个单臂 电阻或阻抗元件； 其中， n、 m、 L为 1的整数。

其中， 所述磁敏感膜为 GMR膜、 巨磁阻抗膜、 霍尔效应膜、 各向异性磁阻膜、 隧道效应磁阻膜或巨霍尔效应膜。

其中， 包括一个所述芯片， 或者包栝多片所述芯片， 述多片芯片模向排列 设置。

其中， 所述衬底为硅片陶瓷、 玻璃或蓝宝石衬底； 所述封装基板为陶瓷或树 脂。

其中， 所述磁传感器应用于磁卡读卡器、 验钞机磁头、 金融票据读头、 磁成 像传感器或手机读卡器。

另外， 本发明还提供一种高灵敏磁传感器的制作方法 ， 包括：

制作芯片， 所述芯片包括衬底以及设于所述衬底的磁感应 膜和芯片焊盘； 所 述磁感应膜用于感应磁场并输出感应信号， 所述芯片焊盘作为所述芯片的输入输 出端与所述磁感应膜对应电连接， 所述磁感应膜和所述芯片焊盘设于所述衬底的 同一面；

制作封装基板， 在所述封装基板上形成第一基板焊盘、 第二基板焊盘以及对 应电连接所述第一基板焊盘和所述第二基板焊 盘的导电线路， 所述第一基板焊盘 设于所述封装基板的上表面， 所述第二基板焊盘分别设于所述封装基板的下 表面 或侧面 ·，

将所述芯片叠置于所述封装基板， 而且所述芯片焊盘与所述第一基板焊盘一 一对应并焊接， 从而将所述芯片集成在所述封装基板上。

其中， 在将所述芯片叠置焊接于所述封装基板之前， 还包括： 对所述衬底未 设置磁感应膜的面进行减薄的步骤。

其中， 将所述芯片减薄至小于 80微米。

其中， 在所述芯片叠置于所述封装基板并焊接之前， 还包括： 在所述芯片焊 盘的表面或第一基板焊盘的表面植球， 或者在所述芯片悍盘或所述第一基板焊盘 形成导电柱， 并在所述导电柱上挂锡， 以利于所述芯片焊盘和所述第一基板焊盘 的焊接。

其中， 所述芯片焊盘和所述第一基板焊盘通过倒装焊 焊接。

其中， 在将所述芯片集成在所述封装基板后， 还包括- 采用陶瓷或树脂材料封装所述芯片和所述封装 基板以获得封装层； 对所述封装层进行抛光。

其中， 在对所述封装层进行抛光时， 对所述衬底未设置磁感应膜的面进行减 薄。

其中， 还包括分板和包装步骤。

本发明具有以下有益效果：

本发明提供的高灵敏磁传感器将芯片感应面朝 向封装基板叠置， 即衬底未设 置磁感应膜的那一面朝向磁传感器的检测面， 因此， 芯片的感应面与被测介质之 间的距离仅为衬底和封装层 （如果有封装层） 的厚度， 而这个厚度可以被精确地 控制在 30微米， 甚至控制在 10〜20微米， 与目前的磁传感器相比， 大大缩短了 芯片的感应面与被测介质之间的距离， 从而提高了磁传感器的灵敏度。 而且， 当 磁传感器包括多片芯片时， 这种设置方式可以使多片芯片的感应面保持在 同一平 面内， 从而提高磁传感器的一致性。 另外， 将芯片感应面朝向封装基板叠置， 使 得芯片焊盘与第一基板焊盘的电连接位置远离 磁传感器的检测面， 在将芯片和封 装基板焊接之后的其它工艺步骤， 如制作封装层、 抛光等步骤时， 均不会影响芯 片和封装基板的焊接点， 不仅提高了磁传感器的成品率， 而且提高了加工效率。 附圉说明

图 1为目前用于验钞机磁头的较为先进的磁传感� �的结构示意图； 图 2为本发明实施例高灵敏磁传感器的俯视图；

图 3为沿图 2所示 A- A线的截面图； 图 4为本发明另一实施例高灵敏磁传感器的截面� �；

图 5为本发明实施例高灵敏磁传感器制作方法的� �程图。 具体实施方式

为使本领域的技术人员更好地理解本发明的技 术方案， 下面结合附图对本发 明提供的高灵敏磁传感器进行详细描述。

如图 2和图 3所示， 高灵敏磁传感器包括芯片 21和封装基板 22， 其中， 芯 片 21用于感应设于被检测介质内的磁标识而输出� ��应信号。 封装基板 22用于支 撑固定芯片 21， 同时将芯片 21的感应信号导出。 磁传感器可以根据需要设置一 片芯片 21或多片芯片 21。 当磁传感器包括多片芯片 21时， 多片芯片 21横向排 列设置， 以将磁传感器的宽度方向全部覆盖。 本实施例以设有三个芯片 21 的磁 传感器为例进行说明。

芯片 21包括衬底 31 以及设于衬底 31表面的磁感应膜 32和芯片焊盘 33。其 中， 衬底 31 可采用硅片陶瓷、 玻璃或蓝宝石衬底或用其它适于作为衬底使用 的 材料制作的衬底。 磁感应膜 32 用于感应设于被检测介质内的磁标识的磁场而 输 出感应信号； 芯片悍盘 33作为芯片 21的输入输出端与磁感应膜 32对应电连接， 磁感应膜 32和芯片焊盘 33设于衬底 31的同一面（图 3所示的衬底 31的下表面）。

在本实施例中， 每片芯片 21均设有一条磁感应膜 32和两个芯片焊盘 33， 两 个芯片焊盘 33分别与磁感应膜 32的两端部电连接。 当然， 芯片 21的结构并不 局限于此。 实际上， 下面描述的芯片结构均适用于本发明提及的磁 传感器。 具体 地， 芯片 21包括 2η条磁感应膜 32， 每两条磁感应膜 32形成一惠斯通半桥， 共 形成 η个惠斯通半桥。 或者， 芯片 21 包括 4m条磁感应膜 32， 每四条磁感应膜 32形成一惠斯通全桥， 共形成 m个惠斯通全桥。 或者， 芯片 21包括 L条磁感应 膜 32 , 每条磁感应膜形成一单臂电阻或阻抗元件， 共形成 L个单臂电阻或阻抗元 件； 其中， n、 m、 1^为 1的整数。 可以理解， 当芯片 21包括不同数量的磁感应 膜 32时， 芯片焊盘 33的数量应作相应的调整。

另外， 本实施例中， 磁感应膜 32 可以采用 GMR膜、 巨磁阻抗膜、 霍尔效应 膜、 各向异性磁阻膜、 隧道效应磁阻膜或巨霍尔效应膜。

如图 2所示， 封装基板 22采用陶瓷或树脂制作。 封装基板 22的厚度根据实 际需要确定。 本实施例封装基板 22的厚度为 100〜3000微米， 以保证封装基板 22 的强度。 在封装基板 22的上表面和下表面 （封装基板 22的两相对面） 分别设有 第一基板焊盘 24和第二基板焊盘 25， 第一基板焊盘 24和第二基板悍盘 25通过 导电线路 26对应电连接。 芯片焊盘 33和第一基板焊盘 24的数量不少于芯片 21 的输入输出端的数量。 优选地， 芯片焊盘 33和第一基板焊盘 24的数量多于芯片 21的输入输出端的数量。数量较多的芯片焊盘 33和第一基板焊盘 24焊接在一起， 可以提高芯片 21与封装基板 22连接的可靠性。 不难理解， 第二基板悍盘 25的 数量也应不少于芯片 21的输入输出端的数量。 而且， 通常第二基板焊盘 25的数 量与第一基板焊盘 24的数量一致。 此外， 第二基板焊盘 25还可以设于封装基板 22的侧面， 并利用管脚与第二基板悍盘 25对应电连接。 当然， 当将第二基板焊 盘 25设于封装基板 22的下表面时， 同样可以利用管脚与第二基板焊盘 25对应 电连接。

需要注意的是， 芯片 21的感应信号是借助封装基板 22的导电线路导出。 当 芯片焊盘 33和第一基板焊盘 24的数量多于芯片 21 的输入输出端的数量时， 一 定要确保作为芯片 21的输入输出端的芯片焊盘 33与对应的第一基板焊盘 24、第 二基板焊盘 25和导电线路电连接的一致性， 避免错位电连接。

在本实施例中， 将芯片 21 设置磁感应膜 32 的面定义为芯片的感应面 （图 2 所示的下表面），与芯片感应面相对的另一面 为芯片的背面（图 2所示的上表面）。 另外， 将磁传感器靠近被测介质的面定义为磁传感器 的检测面 （图 2所示的上表 面） 。 如图 3所示， 将芯片 21叠置于封装基板 22， 并使芯片 21的感应面朝向封 装基板 22， 即芯片 21的背面更靠近磁传感器的检测面， 以及封装基板 22设置第 一基板焊盘 24的面靠近芯片 21， 封装基板 22设置第二基板焊盘 25的面远离芯 片 21。在将芯片 21叠置于封装基板 22时， 芯片焊盘 33与第一基板焊盘 24的位 置相对， 以有利于将芯片焊盘 33与第一基板焊盘 24对应焊接。 而且， 为了将芯 片焊盘 33和第一基板焊盘 24更好地焊接在一起， 在芯片悍盘 33或第一基板悍 盘 24的表面设有便于焊接的锡球。 或者， 在芯片焊盘 33或第一基板焊盘 24的 表面设置导电柱 （如铜柱） ， 并在导电柱上挂锡。

在本实施例中， 高灵敏磁传感器还包括封装层 23， 用于保护芯片 21和封装 基板 22以及电连接处的稳定性。 封装层 23采用陶瓷材料或树脂材料制作。

本实施例提供的高灵敏磁传感器可应用于磁卡 读卡器， 验钞机磁头或手机读 卡器 （如移动支付） 。

本实施例提供的高灵敏磁传感器， 将芯片感应面朝向封装基板叠置， 即衬底 未设置磁感应膜的那一面朝向磁传感器的检测 面， 因此， 芯片的感应面与被测介 质之间的距离仅为衬底和封装层 （如果有封装层） 的厚度， 而这个厚度可以被精 确地控制在 30微米， 甚至可以被控制在 10〜20微米或更低， 因此， 与目前的磁 传感器相比， 大大缩短了芯片的感应面与被测介质之间的距 离， 从而提高了磁传 感器的灵敏度。 而且， 当磁传感器包括多片芯片时， 这种设置方式可以使多片芯 片的感应面保持在同一平面内， 从而提高磁传感器的一致性。 另外， 将芯片感应 面朝向封装基板叠置， 使得芯片悍盘与第一基板焊盘的电连接位置远 离磁传感器 的检测面， 在将芯片和封装基板焊接之后的其它工艺步骤 ， 如制作封装层、 抛光 等步骤时，均不会影响芯片和封装基板的焊接 点，不仅提高了磁传感器的成品率， 而且提高了加工效率。

如图 5 所示， 本实施例还提供一种高灵敏磁传感器的制作方 法， 包括以下步 骤：

步骤 S51 , 制作芯片， 芯片包括衬底以及设于衬底的磁感应膜和芯片 焊盘； 磁感应膜用于感应磁场并输出感应信号， 芯片焊盘作为芯片的输入输出端与磁感 应膜对应电连接， 磁感应膜和芯片焊盘设于衬底的同一面。 芯片的具体结构己在 上文详细描述， 在此不再赘述。

步骤 S52， 对衬底进行减薄， 即通过化学机械抛光等磨削方式将衬底未设置 磁感应膜的面 （衬底的背面） 进行减薄。 减薄后衬底的厚度可以根据实际情况调 节。 本实施例将衬底减薄达到这样的厚度， 即芯片的总厚度小于 80微米。

步骤 S53 , 制作封装基板， 在封装基板上形成第一基板焊盘、 第二基板焊盘 以及对应电连接第一基板焊盘和第二基板焊盘 的导电线路， 第一基板焊盘和第二 基板焊盘分别设于封装基板的两相对面。 封装基板的具体结构已在上文详细描 述， 在此不再赘述。

步骤 S54 , 在芯片焊盘的表面或第一基板悍盘的表面植球 ， 以利于芯片焊盘 和第一基板焊盘的焊接。

在芯片焊盘的表面或第一基板焊盘的表面植球 ， 即植入锡球， 有利于芯片焊 盘和第一基板焊盘的焊接。 或者， 或者在芯片焊盘 33或第一基板焊盘 24的表面 设置导电柱 （如铜柱） ， 并在导电柱上挂锡。 当然， 在第二基板焊盘的表面也可 以植球或设置挂锡的导电柱， 以利于第二基板焊盘与其它部件的焊接。

步骤 S55， 将芯片叠置于封装基板， 使芯片悍盘与第一基板焊盘一一对应并 焊接， 从而将芯片集成在封装基板上。

将芯片叠置于封装基板， 并使芯片焊盘与第一基板焊盘一一对应， 然后通过 倒装焊工艺将芯片焊盘与第一基板焊盘焊在一 起。

步骤 S56， 采用陶瓷或树脂材料封装芯片和封装基板以获 得封装层。

采用陶瓷或树脂材料封装芯片和封装基板以获 得封装层。 封装层不仅可以保 护芯片， 提高磁传感器的使用寿命， 而且可以改善磁传感器的外观。

步骤 S57， 对封装层进行抛光。

在抛光的同时可以对芯片 21进行减薄， 即对衬底 31未设置磁感应膜的面进 行减薄。 需要说明的是， 在实际生产时， 可以将步骤 S52和步骤 S57并为一个步 骤， 即抛光的同时减薄芯片 21的步骤。

在步骤 S57之后， 高灵敏磁传感器制作方法还包括分板和包装等 步骤。 本实施例提供的高灵敏磁传感器制作方法， 将芯片感应面朝向封装基板叠 置， 即衬底未设置磁感应膜的那一面朝向磁传感器 的检测面， 因此， 芯片的感应 面与被测介质之间的距离仅为衬底和封装层 （如果有封装层） 的厚度， 而这个厚 度可以被精确地控制在 30微米， 甚至可以控制在 10〜20微米或更低， 因此， 与 目前的磁传感器相比， 大大缩短了芯片的感应面与被测介质之间的距 离， 从而提 高了磁传感器的灵敏度。 而且， 当磁传感器包括多片芯片时， 这种设置方式可以 使多片芯片的感应面保持在同一平面内， 从而提高磁传感器的一致性。 另外， 将 芯片感应面朝向封装基板叠置， 使得芯片焊盘与第一基板焊盘的电连接位置远 离 磁传感器的检测面， 在将芯片和封装基板焊接之后的其它工艺步骤 ， 如制作封装 层、 抛光等步骤时， 均不会影响芯片和封装基板的焊接点， 不仅提高了磁传感器 的成品率， 而且提高了加工效率。

可以理解的是， 以上实施方式仅仅是为了说明本发明的原理而 采用的示例性 实施方式， 然而本发明并不局限于此。 对于本领域内的普通技术人员而言， 在不 脱离本发明的精神和实质的情况下， 可以做出各种变型和改进， 这些变型和改进 也视为本发明的保护范围。