ZHANG SHAOHUA (CN)
JIANG YULEI (CN)
SUN YANGHUI (CN)
YU GUOQIANG (CN)
HANGZHOU SILAN MICROELECT CO (CN)
| US4902633A | 1990-02-20 | |||
| CN102664161A | 2012-09-12 | |||
| CN202616219U | 2012-12-19 | |||
| US20100032769A1 | 2010-02-11 | |||
| CN101350304A | 2009-01-21 | |||
| CN200993963Y | 2007-12-19 |
上海专利商标事务所有限公司 (CN)
| 权 利 要 求 1. 一种高压 BCD工艺中高压器件的隔离结构， 其特征在于， 包括： 具有第一惨杂类型的半导体衬底； 具有第二惨杂类型的外延层， 位于所述半导体衬底上， 所述第一惨杂类型 和第二惨杂类型相反； 具有第一惨杂类型的隔离区， 贯穿所述外延层并延伸至所述半导体衬底 内， 所述隔离区的惨杂浓度与所述外延层的惨杂浓度为同一数量级； 场氧化层， 位于所述隔离区上。 2.根据权利要求 1所述的高压 BCD工艺中高压器件的隔离结构， 其特征 在于， 所述高压器件在击穿时所述隔离区和所述高压器件所在的外延岛电荷完 全耗尽， 所述外延岛指的是相邻隔离区之间的外延层。 3.根据权利要求 1所述的高压 BCD工艺中高压器件的隔离结构， 其特征 在于， 所述场氧化层的厚度为 6000〜18000A。 4.根据权利要求 1或 3所述的高压 BCD工艺中高压器件的隔离结构， 其 特征在于， 所述外延层为叠层结构。 5.根据权利要求 4所述的高压 BCD工艺中高压器件的隔离结构， 其特征 在于， 所述外延层为 2层的叠层结构， 包括相叠的第一外延层和第二外延层。 6.根据权利要求 5所述的高压 BCD工艺中高压器件的隔离结构， 其特征 在于， 所述第一外延层的厚度为 3.0〜15.0μιη， 电阻率为 1.0〜10Ω·οιη; 所述第二 外延层的厚度为 3.0〜15.0μιη， 电阻率为 1.0〜4.0Ω·οιη。 7.根据权利要求 1所述的高压 BCD工艺中高压器件的隔离结构， 其特征 在于， 所述第一惨杂类型为 P型， 第二惨杂类型为 N型。 8.根据权利要求 7所述的高压 BCD工艺中高压器件的隔离结构， 其特征 在于， 还包括： 具有第一惨杂类型的隔离表面区， 位于所述场氧化层下的外延层表面。 9.一种高压 BCD工艺中高压器件的隔离结构的制造方法， 其特征在于， 包括： 提供具有第一惨杂类型的半导体衬底； 在所述半导体层上形成具有第二惨杂类型的外延层， 并在所述外延层中形 成具有第一惨杂类型的隔离区， 所述隔离层贯穿所述外延层并延伸至所述半导 体衬底内， 所述隔离区的惨杂浓度与所述外延层的惨杂浓度为同一数量级， 所 述第一惨杂类型与第二惨杂类型相反； 在所述隔离区上形成场氧化层。 10. 根据权利要求 9所述的高压 BCD工艺中高压器件的隔离结构的制造 方法， 其特征在于， 所述场氧化层的厚度为 6000〜18000A。 11. 根据权利要求 9或 10所述的高压 BCD工艺中高压器件的隔离结构 的制造方法， 其特征在于， 所述外延层为叠层结构。 12. 根据权利要求 11所述的高压 BCD工艺中高压器件的隔离结构的制 造方法， 其特征在于， 所述外延层为 2层的叠层结构， 所述外延层和隔离区的 形成过程包括： 对所述半导体衬底进行离子注入， 在其中形成具有第一惨杂类型的第一埋 层和具有第二惨杂类型的第二埋层； 在所述半导体衬底上生长第一外延层， 覆盖所述第一埋层和第二埋层； 使用光刻版定位并在所述第一外延层中注入第一惨杂类型的离子， 以形成 第一隔离区； 对所述第一隔离区进行退火； 在所述第一外延层上生长第二外延层； 使用光刻版定位并在所述第二外延层中注入第一惨杂类型的离子， 以形成 第二隔离区； 对所述第二个隔离区进行退火， 使所述第二隔离区、 第一隔离区和第一埋 层相接形成所述隔离区。 13. 根据权利要求 12所述的高压 BCD工艺中高压器件的隔离结构的制 造方法， 其特征在于， 所述第一埋层中注入的离子为硼离子， 注入能量为 60〜100KeV， 剂量为 lE12〜lE14/cm2。 14. 根据权利要求 12所述的高压 BCD工艺中高压器件的隔离结构的制 造方法， 其特征在于， 所述第一隔离区中注入的离子为硼离子， 注入能量为 60〜100KeV， 剂量为 lE12〜lE14/cm2。 15. 根据权利要求 12所述的高压 BCD工艺中高压器件的隔离结构的制 造方法， 其特征在于， 所述第二隔离区中注入的离子为硼离子， 注入能量为 60〜100KeV， 剂量为 lE12〜lE14/cm2。 16. 根据权利要求 12所述的高压 BCD工艺中高压器件的隔离结构的制 造方法，其特征在于，第一外延层的厚度为 3.0〜15.0μιη， 电阻率为 1.0〜10Ω·οιη; 所述第二外延层的厚度为 3.0〜15.0μιη， 电阻率为 1.0〜4.0Ω·οιη。 17. 根据权利要求 9所述的高压 BCD工艺中高压器件的隔离结构的制造 方法， 其特征在于， 所述第一惨杂类型为 P型， 第二惨杂类型为 N型。 18. 根据权利要求 17所述的高压 BCD工艺中高压器件的隔离结构的制 造方法， 其特征在于， 在形成所述场氧化层之前还包括： 使用掩模板定位并在所述外延层表面注入第一惨杂类型的离子， 以形成隔 离表面区， 所述场氧化层位于所述隔离表面区上。 19. 根据权利要求 18所述的高压 BCD工艺中高压器件的隔离结构的制 造方法， 其特征在于， 所述隔离表面区中注入的离子为硼离子， 注入能量为 25〜50KeV， 剂量为 5E13〜5E14/cm2。 |
本发明涉及一种高压 BCD工艺中高压器件的隔离结构及其制造方法， 尤其涉 及一种 1200V量级的高压 BCD工艺中高压器件的隔离结构及其制造方法。 背景技术
BCD工艺是一种单片集成工艺技术，这种技术能 够在同一芯片上制作 Bipolar、 CMOS和 DMOS器件， 简称为 BCD工艺。 由于 BCD工艺综合了以上三种器件各自的优 点， 这使 BCD工艺成为集成电路的主流工艺技术。 BCD工艺技术已经发展了多年， 有许多成熟的工艺方案。 BCD工艺可以对于不同的电路选择不同的器件来 达到相应 电子电路器件的最优化， 实现整个电路的低功耗、 高集成度、 高速度、 高驱动能力 的要求。 BCD工艺是电源管理、 显示驱动、 汽车电子等 IC制造工艺的上佳选择， 具有广阔的市场前景。
随着国家节能降耗力度的加大， 大功率半导体分立器件产业保持着持续、 快 速、稳定的发展， 产业规模不断壮大， 以高压集成电路为核心高压功率开关器件的 电力电子功率模块和组件获得了越来越广泛的 应用， 现正沿着高电压、 高功率、 高 密度三个不同研究方向发展。其中应用于三相 交流 380V或 440V、 480V供电的变频 电机驱动回路中的高压集成电路， 就是采用 1200V高压 BCD工艺产品。 对于 1200V 高电压 BCD工艺， 除了关键的 1200V高压 LDM0S器件的开发外，还必须开发具有能 使这些高压器件所在外延岛能得到有效隔离的 隔离结构， 同时，还必须考虑到这些 高压器件铝布线上的高压对硅表面所引起的寄 生效应，如 1200V器件铝布线和硅表 面的寄生开启电压也必须大于 1200V。 发明内容
本发明要解决的技术问题是提供一种高压 BCD工艺中高压器件的隔离结构及 其制造方法，使 BCD高压器件所在外延岛能得到有效隔离， 并提高 BCD工艺中高压 器件如 LDM0S晶体管等器件的击穿电压，而且在最小场 化层的厚度下，使高压器 件铝布线和硅表面的寄生开启电压可以达到 1200V 以上， 从而改善整个高压 BCD 工艺硅表面氧化层台阶的平坦度， 提高产品的可靠性。
为解决上述技术问题， 本发明提供了一种高压 BCD工艺中高压器件的隔离结 构， 包括：
具有第一惨杂类型的半导体衬底；
具有第二惨杂类型的外延层， 位于所述半导体衬底上， 所述第一惨杂类型和 第二惨杂类型相反；
具有第一惨杂类型的隔离区， 贯穿所述外延层并延伸至所述半导体衬底内， 所述隔离区的惨杂浓度与所述外延层的惨杂浓 度为同一数量级；
场氧化层， 位于所述隔离区上。
可选地， 所述高压器件在击穿时所述隔离区和所述高压 器件所在的外延岛电 荷完全耗尽， 所述外延岛指的是相邻隔离区之间的外延层。
可选地， 所述场氧化层的厚度为 600(Tl8000A。
可选地， 所述外延层为叠层结构。
可选地， 所述外延层为 2层的叠层结构， 包括相叠的第一外延层和第二外延 层。
可选地， 所述第一外延层的厚度为 3. (Γΐ5. 0μπι， 电阻率为 1. (Γ10Ω·( Π ; 所述 第二外延层的厚度为 3. (T15. Ομπι, 电阻率为 1. 0〜4. 0Ω· τι。
可选地， 所述第一惨杂类型为 Ρ型， 第二惨杂类型为 Ν型。
可选地， 所述隔离结构还包括：
具有第一惨杂类型的隔离表面区， 位于所述场氧化层下的外延层表面。
本发明还提供了一种高压 BCD工艺中高压器件的隔离结构的制造方法， 包括： 提供具有第一惨杂类型的半导体衬底；
在所述半导体层上形成具有第二惨杂类型的外 延层， 并在所述外延层中形成 具有第一惨杂类型的隔离区，所述隔离层贯穿 所述外延层并延伸至所述半导体衬底 内，所述隔离区的惨杂浓度与所述外延层的惨 杂浓度为同一数量级，所述第一惨杂 类型与第二惨杂类型相反；
在所述隔离区上形成场氧化层。
可选地， 所述场氧化层的厚度为 600(Tl8000A。
可选地， 所述外延层为叠层结构。 可选地， 所述外延层为 2层的叠层结构， 所述外延层和隔离区的形成过程包 括：
对所述半导体衬底进行离子注入， 在其中形成具有第一惨杂类型的第一埋层 和具有第二惨杂类型的第二埋层；
在所述半导体衬底上生长第一外延层， 覆盖所述第一埋层和第二埋层； 使用光刻版定位并在所述第一外延层中注入第 一惨杂类型的离子， 以形成第 一隔离区；
对所述第一隔离区进行退火；
在所述第一外延层上生长第二外延层；
使用光刻版定位并在所述第二外延层中注入第 一惨杂类型的离子， 以形成第 二隔离区；
对所述第二个隔离区进行退火， 使所述第二隔离区、 第一隔离区和第一埋层 相接形成所述隔离区。
可选地， 所述第一埋层中注入的离子为硼离子， 注入能量为 6(Tl00KeV， 剂量 为 lE12〜lE14/cm 2 。
可选地， 所述第一隔离区中注入的离子为硼离子， 注入能量为 6(Tl00KeV， 剂 量为 lE12〜lE14/cm 2 。
可选地， 所述第二隔离区中注入的离子为硼离子， 注入能量为 6(Tl00KeV， 剂 量为 lE12〜lE14/cm 2 。
可选地， 第一外延层的厚度为 3. (Γΐ5. 0μπι， 电阻率为 1. (Γ10Ω·( Π ; 所述第二 外延层的厚度为 3. (T15. Ομπι, 电阻率为 1. 0〜4. 0Ω· τι。
可选地， 所述第一惨杂类型为 Ρ型， 第二惨杂类型为 Ν型。
可选地， 在形成所述场氧化层之前所述方法还包括：
使用掩模板定位并在所述外延层表面注入第一 惨杂类型的离子， 以形成隔离 表面区， 所述场氧化层位于所述隔离表面区上。
可选地， 所述隔离表面区中注入的离子为硼离子， 注入能量为 25〜50KeV， 剂 量为 5E13〜5E14/cm 2 。
与现有技术相比， 本发明具有以下优点：
本发明实施例的高压 BCD工艺中高压器件的隔离结构及其制造方法中 ， 隔离 区的惨杂浓度与外延层的惨杂浓度为同一数量 级，使得隔离区之间的外延岛的浓度 与隔离区接近平衡状态，在器件高压击穿时隔 离区和高压器件所在的外延岛电荷接 近完全耗尽，使得外延岛上的高压器件击穿点 发生在纵向外延结面上， 因此可以提 高诸如 LDM0S晶体管等器件的击穿电压。
进一步地， 本发明实施例中的隔离区的惨杂浓度比常规隔 离结浓度低， 载流 子浓度相应也较低，而且在器件高压击穿时隔 离区中的电荷接近耗尽， 由 M0S电容 CV理论可知， 当载流子浓度较小时， 在相同开启电压下， M0S电容的氧化层厚度较 薄，例如在 1200V量级高压 BCD工艺中， 高压器件铝布线下的场氧化层厚度可以较 小， 隔离结构仍然能够承受 1200V的寄生击穿耐压，从而改善整个高压 BCD工艺硅 表面氧化层台阶的平坦度， 提高产品的可靠性。
另外， 本发明实施例中的隔离结构在纵向分多次形成 ， 由位于半导体衬底中 的埋层、 多个外延层中的隔离区域相接而成， 可以减小隔离区的横向扩散尺寸， 节 省版图面积。此外， 对于 P型惨杂的隔离区， 在场氧化层下方还可以形成 P型惨杂 的隔离表面区，防止在形成场氧化层时的吸硼 作用使得隔离结构的表面杂质浓度降 低而导致隔离结构的漏电现象。 附图说明
图 1是本发明实施例的高压 BCD工艺中高压器件的隔离结构的制造方法的流 程示意图；
图 2至图 8是本发明实施例的高压 BCD工艺中高压器件的隔离结构的制造方 法中各步骤对应的剖面结构示意图。 具体实施方式
下面结合具体实施例和附图对本发明作进一步 说明， 但不应以此限制本发 明的保护范围。
图 1示出了本实施例的高压 BCD工艺中高压器件的隔离结构的制造方法的 流程示意图， 包括：
步骤 S l l， 提供具有第一惨杂类型的半导体衬底；
步骤 S 12， 在所述半导体层上形成具有第二惨杂类型的外 延层， 并在所述 外延层中形成具有第一惨杂类型的隔离区， 所述隔离层贯穿所述外延层并延伸 至所述半导体衬底内， 所述隔离区的惨杂浓度与所述外延层的惨杂浓 度为同一 数量级， 所述第一惨杂类型与第二惨杂类型相反；
步骤 S13， 在所述隔离区上形成场氧化层。
其中第一惨杂类型是 P型和 N型惨杂中的一种， 第二惨杂类型为 P型和 N 型中的另一种， 本实施例中第一惨杂类型为 P型， 第二惨杂类型为 N型， 但本 领域技术人员应当理解， 上述两种惨杂类型可以互换。
下面结合图 1和图 2至图 8对本实施例的高压 BCD工艺中高压器件的隔离 结构的制造方法进行详细说明。
首先参考图 2， 提供 P型惨杂的半导体衬底 10， 在其中形成 P型惨杂的第 一埋层 12和 N型惨杂的第二埋层 11。
其中， 半导体衬底 10 例如可以是 <100>晶向的硅衬底， 电阻率为 ΙΟ^ΟΟΩ-cm, 初始氧化的氧化层厚度为 0. 2〜0. 6μ米之间可选。
第一埋层 12和第二埋层 11的形成过程可以包括： 用光刻版定位出 Ν型惨 杂的第二埋层 11 的区域， 之后进行离子注入， 注入离子例如可以为锑离子， 注入能量为 60KeV， 剂量在 lE15〜2E15/cm 2 之间可选， 之后进行退火， 退火温度 为 120(Tl250°C之间可选， 时间在 0. 5〜2H之间可选； 用光刻版定位出 P型惨杂 的第一埋层 12 的区域， 之后进行离子注入， 注入离子例如可以是硼离子， 注 入能量为 6(Tl00KeV， 剂量在 lE12〜lE14/cm 2 之间可选， 之后进行退火， 退火温 度为 100(Tl l00°C之间可选， 时间在 0. 5〜2H之间可选。 其中， P型惨杂的第一 埋层 12作为隔离区的第一层。
参考图 3， 在半导体衬底 10上生长 N型惨杂的第一外延层 13， 覆盖第一 埋层 12和第二埋层 11。具体包括：在形成第一外延层 13之前，可以用 1 : l(Tl : 20的 HF酸进行清洗， 然后生长第一外延层 13， 其厚度为 3. (Γΐ5. 0μπι， 电阻率 为 1·
参考图 4， 对第一外延层 13进行离子注入， 形成 Ρ型惨杂的第一隔离区 14， 作为隔离区的第二层。 具体包括： 生长薄氧化层， 厚度为 300Α至 600Α之 间可选； 之后使用光刻版定位第一隔离区 14 并进行离子注入， 注入的离子例 如可以是硼离子， 注入能量为 6(T〜100KeV， 剂量为 lE12〜lE14/cm 2 ， 之后进行 退火， 退火温度为 100(Tll00°C之间可选， 时间为 0. 5〜2H之间可选。
参考图 5， 在第一外延层 13上生长 N型惨杂的第二外延层 15。 具体可以 包括： 在生长第二外延层 15之前， 使用 1 : l(Tl : 20的 HF酸进行清洗， 然后 使用外延生长等方法生长第二外延层 15， 其厚度为 3. (Γΐ5. 0μπι， 电阻率为 1. 0^4. ΟΩ-cm o
参考图 6， 对第二外延层 15进行离子注入， 在其中形成 Ρ型惨杂的第二隔 离区 16， 作为隔离区的第三层。 具体可以包括： 生长薄氧化层， 厚度为 300Α〜600Α之间可选； 之后用光刻版定位第二隔离区 16 的区域并进行离子注 入， 注入的离子例如可以是硼离子， 注入能量为 6(Tl00KeV， 剂量为 lE12〜lE14/cm 2 可选， 之后进行退火， 退火温度为 100(Tll00°C之间可选， 时间 在 0. 5〜2H 之间可选， 然后继续在温度为 120CTC的氮气和氧气气氛下各退火 2〜8H， 使得第二隔离区 16、 第一隔离区 14扩散相接形成隔离区并与第一埋层 12接触。 退火推结后的隔离区 （包括第一隔离区 14、 第二隔离区 16 ) 的惨杂 浓度与第一外延层 13和第二外延层 15为同一数量级。
参考图 7， 在第二外延层 15上生长垫氧化层 （其材料可以是 S i0 2 ) 101， 在垫氧化层 101 上形成选择氧化介质层 （其材料可以是 SiN) 102， 垫氧化层 101的厚度为 25CT400A之间可选， 选择氧化介质层 102的厚度为 100(Γΐ50θΑ 之间可选； 之后使用有源区光刻版定位氧化区， 并用干法刻蚀等方法刻蚀出选 择氧化区。
之后使用隔离掩模板进行光刻， 用光刻胶和选择氧化介质层 102作为掩蔽 层， 对第二外延层 15表面进行离子注入， 形成 Ρ型惨杂的隔离表面区 17， 注 入离子可以是硼离子， 注入能量为 25〜50KeV， 剂量为 5E13〜5E14/cm 2 。 其中， 隔离表面区 17可以作为隔离区的第四层。
之后参考图 8， 在隔离表面区 17上形成场氧化层 18， 其形成方法可以是 硅的选择氧化 （L0C0S ) ， 其厚度为 600(Tl8000A， 同时也完成隔离表面区 17 的注入的退火。
需要说明的是， 本实施例中， 第一隔离区 14、 第二隔离区 16都是 Ρ型惨 杂的， 为了防止形成场氧化层 18 的吸硼作用使得隔离结构的表面惨杂浓度减 小， 可以在场氧化层 18下方形成隔离表面区 17， 以加大其惨杂浓度。 如果第 一隔离区 14、 第二隔离区 16选用 N型惨杂的， 则无需形成隔离表面区 17， 在 第二隔离区 16上直接形成场氧化层 18即可。
之后， 可以按照常规 BCD工艺流程继续制作器件， 例如 LDM0S晶体管等。 至此， 本实施例中所形成的隔离结构如图 8所示， 包括： P型惨杂的衬底； N型惨杂的外延层 （本实施例中包括相叠的第一外延层 13和第二外延层 15 ) ， 位于半导体衬底 10上； P型惨杂的隔离区 （本实施例中包括隔离表面区 17、 第二隔离区 16、 第一隔离区 14、 第一埋层 12 ) ， 贯穿整个外延层并延伸至半 导体衬底 10 内， 该隔离区的惨杂浓度与外延层的惨杂浓度为同 一数量级； 场 氧化层 18， 位于隔离区上， 本实施例中具体位于隔离表面区 17之上。
在高压器件击穿时， 隔离区和高压器件所在的外延岛电荷完全耗尽 ， 其中 外延岛指的是相邻隔离区之间的外延层。 需要说明的是， 电荷完全耗尽包括在 误差允许范围内的接近耗尽的情况。
在本实施例中，第一外延层 13和第二外延层 15共同组成了叠层的外延层， 并且在半导体衬底内形成了第一埋层 12，在形成每一外延层之后在其中进行离 子注入形成相应的隔离区域， 之后经过退火推结扩散， 使得每一外延层中的隔 离区域以及第一埋层 12 相接后形成完整的隔离区。 但是， 本领域技术人员应 当理解， 外延层中叠层的数量并不限于 2层， 例如也可以是 1层、 3层等。
本实施例的技术方案可以实现 1200V量级的 LDM0S晶体管和 1200V量级高 压到集成的隔离结构， 适用于 1200V以上的高压 BCD工艺。 其中隔离区通过两 次外延、 两次离子注入来形成， 可以减小横向扩散尺寸， 节省版图面积， 同时 隔离表面区的形成可以防止生长场氧化层时的 吸硼作用使得隔离区表面杂质 浓度变淡而引起的隔离结构漏电现象。
另外， 隔离区的惨杂浓度与外延岛的惨杂浓度可以通 过工艺调节接近平衡 状态， 在器件高压击穿时隔离区和高压器件所在外延 岛电荷接近完全耗尽， 使 得外延岛上的高压器件击穿点发生在纵向外延 结面上， 因此可以提高 1200V高 压 LDM0S晶体管的击穿电压。
此外， 由于整个隔离区的惨杂浓度比常规的隔离结构 小，载流子浓度也小， 而且在器件高压击穿时隔离区中的电荷接近耗 尽， 由 M0S 电容 CV理论可知， 当载流子浓度较小时， 在相同的开启电压下， M0S 电容的氧化层厚度可以做得 较薄， 在 1200V高压 BCD隔离结构上， 也即高压器件铝布线下的场氧化层的厚 度可以较小， 隔离区仍然能够承受 1200V的寄生击穿耐压， 从而改善整个高压 BCD工艺硅表面氧化层台阶的平坦化， 提高产品的可靠性。
本发明虽然以较佳实施例公开如上， 但其并不是用来限定本发明， 任何本 领域技术人员在不脱离本发明的精神和范围内 ， 都可以做出可能的变动和修 改， 因此本发明的保护范围应当以本发明权利要求 所界定的范围为准。