| WO/2019/169390 | INTEGRATION OF GRAPHENE AND BORON NITRIDE HETERO-STRUCTURE DEVICE |
| JPH11154715 | MANUFACTURE OF BICMOS |
| JP2758713 | [Title of Invention] Recording Material |
WANG BO (CN)
LU SHUOJIN (CN)
HU AIBIN (CN)
INST OF MICROELECTRONICS CAS (CN)
JIANGSU CAS IGBT TECHNOLOGY CO LTD (CN)
| CN1411036A | 2003-04-16 | |||
| CN102468284A | 2012-05-23 | |||
| JP2002203963A | 2002-07-19 | |||
| US20040135228A1 | 2004-07-15 | |||
| US7192872B2 | 2007-03-20 |
See also references of EP 2897159A4
北京华沛德权律师事务所 (CN)
| 权 利 要 求 书 1、 一种高压超结 IGBT的制作方法， 其特征在于； 包括如下步骤： 第一步， 分别在 N型， P型村底上刻蚀出沟槽； 第二步， 分别外延 P型， N型单晶硅填充沟槽， 并在填充完毕后， 做正 面的平坦化和减薄； 第三步， 将硅片正面抛光， 然后用酸液处理； 第四步， 将处理过的两硅片精确对准后进行键合； 第五步， 将键合后的硅片背面减薄去除 N层， 露出 N , P间隔排布的形 貌； 第六步， 重复第三步， 第四步， 进行第二次键合； 第七步， 进行正面减薄后， 制作器件的正面； 第八步， 将背面减薄， 再在背面淀积 P型应变 S iGe层作为集电极层； 第九步， 采用金属 Al /T i /Ni /Ag制作背面金属层。 2、 根据权利要求 1所述的制作方法， 其特征在于： 所述第三步中对硅 片用酸液处理是先用 H20-H2S04混合液和去离子水清洗， 再用稀 HF溶液浸 泡， 最后放入 H2S04/H202混合液中处理使硅片表面形成一层亲水层。 3、 根据权利要求 2所述的制作方法， 其特征在于： 所述稀 HF溶液浓 度 5%— 15% , 浸泡 1一 20min; 所述 H2S04/H202 的混合液中 H202含量为 5%— 20% , 处理温度 100 °C— 130 °C ; 4、 根据权利要求 1所述的制作方法， 其特征在于： 所述第四步中的键 合是在温度 1000 °C— 1300 °C条件下， 在 N2，02或惰性气体保护的环境中， 键合 1-10小时。 5、 根据权利要求 1所述的制作方法， 其特征在于： 所述第六步根据实 际电压等级需求重复第三步、 第四步、 第五步骤进行多次键合。 6、 根据权利要求 1所述的制作方法， 其特征在于： 所述第七步中的正 面减薄是将正面的 P型层减薄到厚度小于 10画。 7、 根据权利要求 1所述的制作方法， 其特征在于： 所述第八步中的背 面减薄是将背面的 N型层减薄到厚度小于 20画。 8、 根据权利要求 1所述的制作方法， 其特征在于： 所述第八步中的集 电极层厚度 15_55nm, Ge含量 5%_30%。 9、 根据权利要求 8所述的制作方法， 其特征在于： 所述集电极层中的 应变 SiGe层能用 Ge层替换。 10、 根据权利要求 1所述的制作方法， 其特征在于： 所述第九步中的 背面金属层中的金属 A1层厚度在 0.1— 10画。 |
本发明涉及压控型功率器件制作领域， 特别涉及一种高压超结 IGBT 的制作方法。 背景技术 着优异的表现， 但这种结构工艺实现起来并不容易。 超结的工艺实现难点 主要在如何形成 N , P柱间隔交错排布的格局。 叉指状分布的 N，P柱越长， 器件耐压越高， N，P柱越窄， 柱体可用的掺杂浓度越高， 器件的饱和导通 压降越低， 因此 N，P柱体的高宽比越大， 器件的性能越好。 受工艺条件所 限， 现今的超结多用于 1200V以下的器件， 65 00V的器件需要约 450um厚 的有效超结区， 即 N，P柱体的长度需要 450um以上， 为保证器件性能柱宽 不能太大，一般为几个微米，这样就使得 N , P柱的高宽比达到 1 00: 1以上， 现有工艺很难在控制成本的前提下制造出如此 大高宽比的 N，P柱体。
在专利 US71 92872B2中， 提出了一种超结制作工艺。 在该专利中， N 型掺杂的硅片刻蚀成如城墙垛口般的锯齿状， P型掺杂的硅片也刻蚀成相 似形状， 两硅片的形态互补， 然后将两硅片精确对准， 插在一起形成叉指 状 N , P柱分布， 高温键合成为一体。 此专利形成的 N , P柱受限于一次刻 蚀工艺， 无法做到较大的高宽比， 所以仅适用于 1200V以下的低压器件。 发明内容
本发明所要解决的技术问题是提供一种具有较 大高宽比、 适合高压器 件的高压超结 IGBT的制作方法。
为解决上述技术问题， 本发明提供了一种高压超结 IGBT的制作方法， 包括如下步骤： 第一步， 分别在 N型， P型村底上刻蚀出沟槽；
第二步， 分别外延 P型， N型单晶硅填充沟槽， 并在填充完毕后， 做正 面的平坦化和减薄；
第三步， 将硅片正面抛光， 然后用酸液处理；
第四步， 将处理过的两硅片精确对准后进行键合；
第五步， 将键合后的硅片背面减薄去除 N层， 露出 N, P间隔排布的形 貌；
第六步， 重复第三步， 第四步， 进行第二次键合；
第七步， 进行正面减薄后， 制作器件的正面；
第八步， 将背面减薄， 再在背面淀积 P型应变 SiGe层作为集电极层； 第九步， 采用金属 Al/Ti/Ni/Ag制作背面金属层。
进一步地， 所述第三步中对硅片用酸液处理是先用 H 2 0-H 2 S0 4 混合液和 去离子水清洗， 再用稀 HF溶液浸泡， 最后放入 H 2 S0 4 /H 2 0 2 混合液中处理使 硅片表面形成一层亲水层。
进一步地，所述稀 HF溶液浓度 5%— 15%,浸泡 1一 2Qmin;所述 H 2 S0 4 /H 2 0 2 的混合液中 H 2 0 2 含量为 5%— 20% , 处理温度 100°C— 130°C;
进一步地， 所述第四步中的键合是在温度 1000°C— 1300°C条件下，在 N 2 ，0 2 或惰性气体保护的环境中， 键合 1-10小时。
进一步地， 所述第六步根据实际电压等级需求重复第三步 、 第四步、 第五步骤进行多次键合。
进一步地， 所述第七步中的正面减薄是将正面的 P型层减薄到厚度小 于 10画。
进一步地， 所述第八步中的背面减薄是将背面的 N型层减薄到厚度小 于 20画。
进一步地， 所述第八步中的集电极层厚度 15_55nm, Ge含量 5%_30%。 进一步地， 所述集电极层中的应变 SiGe层能用 Ge层替换。 进一步地， 所述第九步中的背面金属层中的金属 A1层厚度在 0. 1— 10画。 本发明提供的一种高压超结 IGBT的制作方法，是在常规的刻槽再填充 工艺基础上， 引入硅片直接键合技术制作出大高宽比的、 高掺杂的、 间隔 排布的 N， P柱形成的超结结构， 不仅可以不再过度依赖电导调制效应来降 低饱和导通压降， 可降低超结 IGBT的背注剂量，从而使器件的关断损耗得 以降低， 而且， 大高宽比的高掺杂 N， P柱超结结构， 可用于高压功率器件 来提高器件的整体性能。 同时， 硅片直接键合技术会在键合面留下大量缺 陷， 这些缺陷可以减小超结区载流子寿命， 一定程度上也降低了器件的关 断损耗。 附图说明
图 1为本发明实施例提供的高压超结 IGBT的制作方法 N型， P型村底 上刻蚀深槽示意图。
图 2为本发明实施例提供的高压超结 IGBT的制作方法两个不同硅片上 的 N， P柱间隔分布示意图。
图 3为本发明实施例提供的高压超结 I GBT的制作方法两硅片精确对准 键合示意图。
图 4为本发明实施例提供的高压超结 IGBT的制作方法键合后减薄示意 图。
图 5为本发明实施例提供的高压超结 IGBT的制作方法减薄后再次精确 对准键合示意图。
图 6为本发明实施例提供的高压超结 I G B T的制作方法正面工艺和背面 工艺示意图。
具体实施方式 本发明实施例提供的一种高压超结 IGBT的制作方法， 包括如下步骤： 第一步， 分别在 N型， P型村底上刻蚀出沟槽；
第二步， 分别外延 P型， N型单晶硅填充沟槽， 并在填充完毕后， 做正 面的平坦化和减薄；
第三步， 将硅片正面抛光， 然后用酸液处理；
第四步， 将处理过的两硅片精确对准后进行键合；
第五步， 将键合后的硅片背面减薄去除 N层， 露出 N , P间隔排布的形 貌；
第六步， 重复第三步， 第四步， 进行第二次键合；
第七步， 进行正面减薄后， 制作器件的正面；
第八步， 将背面减薄， 再在背面淀积 P型应变 S iGe层作为集电极层； 第九步， 采用金属 Al /T i /Ni /Ag制作背面金属层。
其中， 所述第三步中对硅片用酸液处理是先用 H 2 0-H 2 S( 合液和去离 子水清洗， 再用稀 HF溶液浸泡， 最后放入 H 2 S0 4 /H 2 0 2 混合液中处理使硅片 表面形成一层亲水层。
其中，所述稀 HF溶液浓度 5%— 15% ,浸泡 1一 20min;所述 H 2 S0 4 /H 2 0 2 的 混合液中 H 2 0 2 含量为 5%— 20% , 处理温度 100 °C— 130 °C ;
其中，所述第四步中的键合是在温度 1000 °C—1300 °C条件下，在 N 2 ， 0 2 或惰性气体保护的环境中， 键合 1-10小时。
其中， 所述第六步根据实际电压等级需求重复第三步 、 第四步、 第五 步骤进行多次键合。
其中， 所述第七步中的正面减薄是将正面的 P型层减薄到厚度小于 10画。
其中， 所述第八步中的背面减薄是将背面的 N型层减薄到厚度小于 20um, 若制作半超结结构则背面减薄后遗留 N型层可厚一些， 甚至可以不 进行背面减薄， 将整个 N型层留下来。 其中， 所述第八步中的集电极层厚度 15_55nm, Ge含量 5%_30%。
其中， 所述集电极层中的应变 SiGe层能用 Ge层替换。
其中， 所述第九步中的背面金属层中的金属 A1层厚度在 0.1— 10画。 实施例 1
利用常规的最大刻槽深宽比为 40: 1的刻蚀工艺分别在 N型， P型村底 上刻蚀出宽 1.5画， 深 60画的沟槽， 如图 1; 分别外延 P型， N型单晶硅， 来填充沟槽， 外延的厚度 0.9um。 填充完毕后， 做正面的平坦化和减薄， 将多余的填充物去除， 形成如图 2的形貌； 将硅片的正面抛光成镜面， 用 H 2 0-H 2 S0 4 混合液清洗和用去离子水分别清洗硅片表 面， 然后用 15%的稀 HF 溶液浸泡 20min,再放入 H 2 0 2 含量 20%的 H 2 S0 4 /H 2 0 2 混合液中，处理温度 100 °C, 使表面形成一层亲水层。 将处理过界面的两硅片精确对准， 室温下超 净环境中叠合， 如图 3, 然后将叠合后的硅片放在 1200°C温度下， 在 N 2 ，0 2 或惰性气体保护的环境中， 键合 2小时； 然后进行正面减薄， 将正面的 P 型层减薄到 5画， 再按照常规 IGBT工艺制作器件的正面， 如图 6 (图 6为 图 5中的 E区域的放大显示） ， 将背面的 N型层减薄到厚度为 8画， 再在 背面淀积 P型应变 SiGe层作为集电极层， 厚度 15nm, Ge含量 30%。 背面 金属采用 Al/Ti/Ni/Ag, 其中尤以 Al层较厚， 厚度为 6画， 用以提高短路 耐量。
此工艺制作的超结 IGBT可以适用于 1700V的器件。
实施例 2
利用常规的最大刻槽深宽比为 100: 1的刻蚀工艺分别在 N型， P型村底 上刻蚀出宽 1.5画， 深 150画的沟槽， 如图 1。 分别外延 P型， N型单晶硅， 来填充沟槽， 外延的厚度为 0.9画。 填充完毕后， 做正面的平坦化和减薄， 将多余的填充物去除， 形成如图 2的形貌； 将硅片的正面抛光成镜面， 用 H 2 0-H 2 S0 4 混合液清洗和用去离子水清洗硅片表面， 然后用 10%的稀 HF溶液 浸泡 15min, 再放入 H 2 0 2 含量为 15%的 H 2 S0 4 /H 2 0 2 混合液中， 处理温度 130 °C , 使表面形成一层亲水层。 将处理过界面的两硅片精确对准， 室温下超 净环境中叠合， 如图 3 , 然后将叠合后的硅片放在 1000 °C温度下， 在 N 2 ， 0 2 或惰性气体保护的环境中， 键合 7小时， 将键合后的硅片背面减薄去除 N 层， 露出 N, P间隔排布的形貌， 如图 4 ; 重复第三， 四步， 进行第二次键 合， 形成如图 5所示的形貌。 然后进行正面减薄， 将正面的 P型层减薄到 厚度 6um, 再按照常规 IGBT工艺制作器件的正面， 如图 6 (图 6为图 5中 的 E区域的放大显示 ) , 将背面的 N型层减薄到厚度为 15画， 再在背面淀 积 P型应变 S iGe层作为集电极层， 厚度 55謹， Ge含量 5%。 背面金属采用 Al /T i /N i /Ag , 其中尤以 A1层较厚， 厚度为 700nm, 用以提高短路耐量。
此工艺制作的超结 IGBT可以适用于 6500V的器件。
实施例 3
利用常规的最大刻槽深宽比为 30: 1的刻蚀工艺分别在 N型， P型村底 上刻蚀出宽 2画， 深 60um的沟槽， 如图 1。 分别外延 P型， N型单晶硅， 来填充沟槽， 外延的厚度为 1. 2画。 填充完毕后， 做正面的平坦化和减薄， 将多余的填充物去除， 形成如图 2的形貌； 将硅片的正面抛光成镜面， 用 H 2 0-H 2 S0 4 混合液清洗和用去离子水清洗硅片表面， 然后用 5%的稀 HF溶液 浸泡 l Omin ,再放入 H 2 0 2 含量为 15% 的 H 2 S0 4 /H 2 0 2 混合液中， 处理温度 110 °C , 使表面形成一层亲水层。 将处理过界面的两硅片精确对准， 室温下超 净环境中叠合， 如图 3 , 然后将叠合后的硅片放在 1100 °C温度下， 在 N 2 ， 0 2 或惰性气体保护的环境中， 键合 5小时， 将键合后的硅片背面减薄去除 N 层， 露出 N, P间隔排布的形貌， 如图 4 ; 重复第三， 四步， 进行第二次键 合， 形成如图 5所示的形貌， 继续重复第三， 四步， 进行第三次键合， 完 成后再进行第四次键合， 最终形成 240um高的 N, P型柱。 然后进行正面减 薄， 将正面的 P型层减薄到 5画， 一般是使厚度达到小于 10画， 再按照常 规 IGBT工艺制作器件的正面，如图 6(图 6为图 5中的 E区域的放大显示；)， 将背面的 N型层减薄到厚度为 10画， 再在背面淀积 P型应变 S iGe层作为 集电极层， 厚度 25nm, Ge含量 20%。 背面金属采用 Al/Ti/Ni/Ag, 其中尤 以 A1层较厚， 厚度为 1.2um, 用以提高短路耐量。
此工艺制作的超结 IGBT可以适用于 3300V的器件。
实施例 4
利用常规的最大刻槽深宽比为 50: 1的刻蚀工艺分别在 N型， P型村底 上刻蚀出宽 2.2画， 深 llOum沟槽， 如图 1。 分别外延 P型， N型单晶硅， 来填充沟槽， 外延的厚度 1.4um。 填充完毕后， 做正面的平坦化和减薄， 将多余的填充物去除， 形成如图 2的形貌； 将硅片的正面抛光成镜面， 用 H 2 0-H 2 S0 4 混合液清洗和用去离子水清洗硅片表面， 然后用 5%— 15%的稀 HF 溶液浸泡 1一 20min, 再放入 H 2 0 2 含量为 20% 的 H 2 S0 4 /H 2 0 2 混合液中， 处理 温度 100°C, 使表面形成一层亲水层。 将处理过界面的两硅片精确对准， 室温下超净环境中叠合，如图 3, 然后将叠合后的硅片放在 1000°C温度下， 在 N 2 ，0 2 或惰性气体保护的环境中，键合 8小时， 将键合后的硅片背面减薄 去除 N层， 露出 N, P间隔排布的形貌， 如图 4; 重复第三， 四步， 进行第 二次键合， 形成如图 5所示的形貌。 然后进行正面减薄， 将正面的 P型层 减薄到 5.5画， 再按照常规 IGBT工艺制作器件的正面， 如图 6 (图 6为图 5中的 E区域的放大显示） ， 将背面的 N型层减薄到厚度为 13um, 再在背 面淀积 P型应变 SiGe层作为集电极层， 厚度 15nm, Ge含量 15%。 背面金 属采用 Al/Ti/Ni/Ag, 其中尤以 Al层较厚， 厚度为 1画， 用以提高短路耐 量。
此工艺制作的超结 IGBT可以适用于 4500V的器件。
本发明提供的一种高压超结 IGBT的制作方法在常规的刻槽再填充工艺 基础上， 引入硅片直接键合技术来制造出大高宽比的高 掺杂 N，P柱体， 间 隔排布的 N，P柱形成超结结构。较窄的柱体可以提高柱 可用的掺杂浓度， 从而降低超结器件的饱和导通压降。对于超结 IGBT来讲这还意味着器件不 在过度依赖电导调制效应来降低饱和导通压降 ， 也就是说在相同的饱和导 通压降下，超结 IGBT的背注剂量更低，这也使得器件的关断损 得以降低。 另外， 较长的柱体可以在纵向上有效延长超结区， 提高器件的耐压， 本工 艺所制造出的拥有大高宽比的高掺杂 N，P柱超结结构， 可用于高压功率器 件来提高器件的整体性能。 同时， 硅片直接键合技术（SDB)会在键合面留 下大量缺陷， 这些缺陷可以减小超结区载流子寿命， 一定程度上降低了器 件的关断损耗。
集电极材料采用应变 SiGe材料， p+(SiGe)/n-(Si)异质结主要特点是 禁带上移，即价带带阶远大于导带带阶， AEc=0.02 eV， ΔΕν=0.74xeV, x 为 p+ (SiGe)层中 Ge的含量。 因而空穴的势垒比电子的势垒要高得多，通过 势垒的电流主要是电子电流，空穴电流可以忽 略不计 ,这就使得基区存储的 载流子变少， 器件的关断损耗变小。
背金采用 Al/Ti/Ni/Ag, A1的比热容为 0.88KJ/Kg. °C, 在半导体技 术常用金属中算比较大的， 当 A1层较厚， 几十到几百微米时， A1层的热 容会很大， 这也使得整个芯片的热容增大， 抗热沖击能力增强， 能有效提 高 IGBT的短路耐量。
而非限制， 尽管参照实例对本发明进行了详细说明， 本领域的普通技术人 员应当理解， 可以对本发明的技术方案进行修改或者等同替 换， 而不脱离 本发明技术方案的精神和范围，其均应涵盖在 本发明的权利要求范围当中。