Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
INTEGRATED CIRCUIT COMPRISING A PLURALITY OF CHIPS FORMED BY A HIGH-VOLTAGE TRANSISTOR AND COMPRISING A CHIP FORMED BY A LOW-VOLTAGE TRANSISTOR
Document Type and Number:
WIPO Patent Application WO/2017/203187
Kind Code:
A1
Abstract:
The invention relates to an integrated circuit (3) comprising a plurality of first chips (1, 1'), each of which includes a high-voltage depletion mode transistor, and comprising a second chip (2) that includes a low-voltage enhancement mode transistor, the first chips and second chip each comprising a gate bump contact (13, 13', 23), drain bump contact (11, 11', 21) and source bump contact (12, 12', 22). The source bump contacts (12) of the high-voltage transistors are electrically connected to the drain bump contact (21) of the low-voltage transistor so as to form a central node of the circuit.

Inventors:
MOREAU, Eric (1 Impasse du chêne vert, FROUZINS, 31470, FR)
SUTTO, Thierry (400 route de Fonsorbes, SEYSSES, 31600, FR)
GUILLOT, Laurent (1 rue Jean Jacques Rousseau, SEYSSES, SEYSSES, 31600, FR)
Application Number:
FR2017/051316
Publication Date:
November 30, 2017
Filing Date:
May 26, 2017
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
EXAGAN (7 Parvis Louis Néel, BP 50, Grenoble Cedex 9, 38040, FR)
International Classes:
H01L25/18; H03K17/082
Foreign References:
EP2955844A12015-12-16
US20140175454A12014-06-26
US20140167822A12014-06-19
DE102012101127A12013-08-14
US9268351B22016-02-23
US8624662B22014-01-07
Other References:
YUE WEN ET AL.: "A dual-mode Driver IC with Monolithic Negative Drive-Voltage Capability and Digital Current-Mode Controller for Depletion-Mode GaN HEMT", IEEE TRANSACTION ON POWER ELECTRONIC, vol. 99, 1996
Attorney, Agent or Firm:
BREESE, Pierre (IP TRUST, 2 rue de Clichy, Paris, 75009, FR)
Download PDF:
Claims:
REVENDICATIONS

1. Circuit intégré (3) comportant une pluralité de premières puces (1, l') comprenant chacune un transistor à haute tension en mode déplétion et comportant une deuxième puce

(2) comprenant un transistor à basse tension en mode enrichissement, les premières puces et la deuxième puce comportant respectivement des plots de contact de grille (13, 13', 23), de drain (11, 11', 21) et de source (12, 12', 22) ; les plots de contact de source (12) des transistors à haute tension étant reliés électriquement au plot de contact de drain (21) du transistor à basse tension pour former un nœud milieu du circuit. 2. Circuit intégré (3) selon la revendication 1 dans lequel les premières puces (1, l') et la deuxième puce (2) sont disposées dans un boîtier (4) .

3. Circuit intégré (3) selon l'une des revendications précédentes comportant une pluralité de broches de drain

(31, 31'), chaque broche de drain étant reliée électriquement à un plot de contact de drain (11, 11') d'une première puce (1, l') de la pluralité de premières puces .

4. Circuit intégré (3) selon l'une des revendications précédentes dans lequel les premières puces (1, l') présentent une tension seuil (Vt) comprise dans un intervalle de plus ou moins 10% de la moyenne de leurs tensions seuil.

5. Circuit intégré (3) selon l'une des revendications précédentes dans lequel les premières puces (1, l') sont disposées sur une première plaque de contact (311a) , et la deuxième puce (2) sur une deuxième plaque de contact

(311b) électriquement isolée de la première plaque de contact (311a) .

6. Circuit intégré (3) selon l'une des revendications précédentes comportant de plus une broche de source (32) électriquement reliée au plot de contact de source (22) du transistor à basse tension ; une broche de grille (33) électriquement reliée au plot de contact de grille (23) du transistor à basse tension.

7. Circuit intégré (3) selon l'une des revendications précédentes comprenant au moins une broche kelvin (36) électriquement reliée au plot de contact de source (22) du transistor à basse tension.

8. Circuit intégré (3) selon l'une des revendications précédentes comprenant de plus une broche de point milieu (35) électriquement reliée au nœud milieu du circuit.

9. Circuit intégré (3) selon l'une des revendications précédentes dans lequel le plot de contact de source (22) de la deuxième puce (2) est électriquement relié aux plots de contact de grille des premières puces (1) .

10. Circuit intégré (3) selon l'une des revendications 1 à 8, dans lequel les plots de contact de grille (13, 13') des premières puces (1) sont reliés à des broches de grilles (33, 33' ) du circuit intégré (3) .

11. Circuit intégré (3) selon l'une des revendications précédentes dans lequel des liaisons électriques sont constituées de connexions filaires (5) .

12. Circuit intégré (3) selon l'une des revendications précédentes comprenant un composant passif résistif (9) connecté électriquement entre le plot de contact de grille (23) de la deuxième puce (2) et le plot de contact de source (22) de la deuxième puce (2) .

Description:
CIRCUIT INTEGRE COMPRENANT UNE PLURALITE DE PUCES FORMEES D'UN TRANSISTOR A HAUTE TENSION ET COMPRENANT UNE PUCE FORMEE D'UN

TRANSISTOR A BASSE TENSION

DOMAINE DE L' INVENTION

La présente invention concerne un circuit intégré comprenant une puce formée d'un transistor à haute tension et comprenant une puce formée d'un transistor à basse tension.

ARRIERE PLAN TECHNOLOGIQUE DE L' INVENTION

Les transistors HEMT (transistors à haute mobilité électronique) élaborés sur des matériaux semi-conducteurs III- N sont classiquement « normally on », c'est-à-dire qu'ils présentent une tension de seuil négative et peuvent conduire le courant avec une tension entre la grille et la source de OV. Ces composants avec tensions de seuil négatives sont appelés composants en mode déplétion (« depletion mode » ou « D-mode » selon la terminologie anglo-saxonne) .

Il est préférable pour les applications d'électronique de puissance d'avoir des composants dits « normally off », c'est- à-dire présentant une tension de seuil positive qui ne peuvent donc pas conduire le courant lorsque la tension de grille est à 0 V. Ces composants sont communément appelés composants en mode enrichissement («E-mode») .

La fabrication de composants à haute tension sur matériaux semi-conducteurs III-N en E-mode s'avère complexe et ces composants présentent souvent des performances intrinsèques moindres que les composants similaires en D-mode.

Une alternative à un composant E-mode haute tension simple est de combiner un composant D-mode à haute tension, tel qu'un transistor HEMT D-mode élaboré sur matériaux semi-conducteurs III-N, avec un composant E-mode basse tension, tel qu'un transistor MOSFET (Transistor métal/oxyde/semi-conducteur à effet de champ) E-mode élaboré sur silicium. Deux puces 1,2 comprenant respectivement les composants HEMT et MOSFET sont alors associées pour former un circuit intégré hybride 3, par exemple un circuit intégré de commutation.

La figure la représente le schéma de principe d'un circuit hybride dit « en cascode » associant les composants HEMT et MOSFET. Un circuit intégré 3 mettant en œuvre cette première configuration est représenté sur la figure lb. Le drain 21 et la source 22 d'une puce MOSFET E-mode 2 sont respectivement connectés à la source 12 et à la grille 13 d'une puce HEMT D- mode 1. Cette connexion électrique se fait dans le boitier 4 du circuit intégré 3 comprenant les deux puces électroniques 1,2, habituellement par connexion filaire 5 (« wire bonding » selon la terminologie anglo-saxonne) entre les plots de contact de grille 13,23, de source 12,22 et de drain 11,21 accessibles sur chacune des puces 1,2. Dans le circuit intégré cascode 3, la grille 23 de la puce MOSFET 2 contrôle la mise en mode passant ou bloquant du circuit intégré 3.

Le plot de contact de grille 23 de la puce MOSFET 2 est connecté dans le boitier 4 du circuit intégré 3 à une broche de grille 33. Le plot de contact de source 22 de la puce MOSFET 2 est connecté dans le boitier 4 à une broche de source 32. Enfin, le plot de contact de drain de la puce HEMT 1 est connecté, toujours dans le boitier 4, à une broche de drain 31. Les trois broches 31,32,33 constituent les connexions électriques du circuit intégré 3 à l'extérieur du boitier 4.

La figure le représente le schéma de principe d'un circuit hybride dit « en double commande » associant les composants HEMT et MOSFET. Un circuit intégré 3 mettant en œuvre cette deuxième configuration est représenté sur la figure ld. Selon cette configuration alternative, les puces 1,2 comprenant respectivement les composants HEMT et MOSFET sont simplement connectés en série, le drain 21 de la puce MOSFET E-mode 2 étant connectée à la source 12 de la puce HEMT D-mode 1. Dans cette configuration, le boitier 4 du circuit intégré 3 dispose d'une broche de grille additionnelle 34, électriquement reliée au plot de contact de grille 13 de la puce HEMT D-mode 1 afin de permettre la commande directe de ce transistor.

Pour un exposé détaillé des principes de fonctionnement d'un circuit « cascode » ou d'un circuit « en double commande », on pourra se référer au document « A dual-mode Driver IC with Monolithic Négative Drive-Voltage Capability and Digital Current-Mode Controller for Depletion-Mode GaN HEMT », Yue Wen et Al, IEEE Transaction on Power Electronic, Issue 99, 1996.

Quel que soit la configuration choisie, le circuit intégré 3 est destiné à être placé sur un circuit imprimé pour son interconnexion à d'autres composants.

Comme cela est bien connu en soit, par exemple de US92683512 ou de US8624662, il est usuel de placer, dans le circuit intégré 3, des composants additionnels, tels que des résistances ou des capacités, pour former un dispositif de protection. Ce dispositif de protection a pour fonction de mettre sous contrôle, notamment lors des phases transitoires de commutation, la tension (ou le courant) pouvant se développer (ou circuler) dans certains nœuds du circuit hybride .

La nature du dispositif de protection peut être dépendant de l'application envisagée (par exemple de la fréquence envisagée de commutation, de l'amplitude de la tension à commuter, etc) , ou de la nature des autres composants avec lesquels le circuit intégré 3 peut être relié sur le circuit imprimé . Les circuits intégrés de l'état de la technique mettant en œuvre un circuit hybride n'offrent pas la possibilité d'ajuster la configuration du dispositif de protection qui sont préalablement prévus par le constructeur. De plus, on pourrait souhaiter disposer d'un circuit intégré comprenant un composant E-mode haute tension et un composant D-mode basse tension, qui puisse être utilisé, selon le besoin, dans une configuration « cascode » ou dans une configuration « en double commande ».

D'une manière plus générale, on ne dispose pas aujourd'hui de circuit intégré pour des applications dans le domaine de la commutation de puissance, comprenant un composant E-mode haute tension est un composant D-mode basse tension, qui soit versatile, simple de composition et robuste, c'est à dire qui puisse être utilisé dans une large gamme d'application (présentant des courants, tensions et des fréquences de commutation très variables) et d'environnement (notamment thermique ou électromagnétique) sans en modifier l'architecture interne.

OBJET DE L' INVENTION

La présente invention vise à pallier tout ou partie des inconvénients précités.

BREVE DESCRIPTION DE L' INVENTION

En vue de la réalisation de l'un de ces buts, l'objet de l'invention propose un circuit intégré comportant une pluralité de premières puces comprenant chacune un transistor à haute tension en mode déplétion, et comportant une deuxième puce comprenant un transistor à basse tension en mode enrichissement, les premières puces et la seconde puce comportant respectivement des plots de contact de grille, de drain et de source. Les plots de contact de source des transistors à haute tension sont reliés électriquement au plot de contact de drain du transistor à basse tension pour former un nœud milieu du circuit. Selon d'autres caractéristiques avantageuses et non limitatives de l'invention, prises seules ou selon toute combinaison techniquement réalisable : les premières puces et la deuxième puce sont disposées dans un boîtier ; le circuit intégré comporte une pluralité de broches de drain, chaque broche de drain étant reliée électriquement à un plot de contact de drain d'une première puce de la pluralité de premières puces ; les premières puces présentent une tension seuil comprise dans un intervalle de plus ou moins 10% de la moyenne de leurs tensions seuil ; les premières puces sont disposées sur une première plaque de contact et la deuxième puce sur une deuxième plaque de contact électriquement isolée de la première plaque de contact ; le circuit intégré comporte de plus une broche de source électriquement reliée au plot de contact de source du transistor à basse tension et une broche de grille électriquement reliée au plot de contact de grille du transistor à basse tension ; le circuit intégré comprend au moins une broche kelvin électriquement reliée au plot de contact de source du transistor à basse tension ;

Le circuit intégré comprend une broche de point milieu électriquement reliée au nœud milieu du circuit ; le plot de contact de source de la deuxième puce est électriquement relié aux plots de contact de grille des premières puces ; les plots de contact de grille des premières puces sont reliés à des broches de grille du circuit intégré ; les liaisons électriques sont constituées de connexions filaires ; le circuit intégré comprend un composant passif résistif connecté électriquement entre le plot de contact de grille de la deuxième puce et le deuxième plot de contact de source de la deuxième puce.

BREVE DESCRIPTION DES DESSINS

D'autres caractéristiques et avantages de l'invention ressortiront de la description détaillée de l'invention qui va suivre en référence aux figures annexées sur lesquels :

Les figures la et lb représentent respectivement un schéma de principe et un circuit intégré d'un circuit cascode de l'état de la technique ; les figures le et ld représentent respectivement un schéma de principe et un circuit intégré d'un circuit « en double commande » de l'état de la technique ; les figures 2a et 2b représentent respectivement un premier schéma de principe et un premier circuit intégré conforme à l'invention ; les figures 3a et 3b représentent respectivement un deuxième schéma de principe et un deuxième circuit intégré conforme à l'invention ; les figures 4a à 4c représentent différent modes de mise en œuvre d'un circuit intégré conforme à l'invention comportant composant passif résistif de protection ;

Les figures 5a à 5c représentent un circuit intégré selon un autre aspect de l'invention.

DESCRIPTION DETAILLEE DE L' INVENTION Les figures ont un rôle illustratif uniquement et ne représentent pas les éléments à l'échelle. Par ailleurs, une même référence pourra être utilisée pour des éléments identiques ou remplissant les mêmes fonctions dans les différents modes de réalisation de l'invention ou dans l'état de la technique.

La figure 2a représente un schéma de principe d'un circuit intégré 3 conforme à l'invention. À l'intérieur d'un boîtier 4, représenté par les traits pointillés sur la figure 2a, un transistor haute tension en mode déplétion 1 (qui sera désigné par l'expression « transistor haute tension » dans la suite de cette description) et un transistor basse tension en mode enrichissement 2 (qui sera désigné par l'expression « transistor basse tension » dans la suite de cette description) sont connectés l'un à l'autre en configuration cascode. Plus précisément, la source 12 du transistor haute tension 1 est électriquement connecté au drain 21 du transistor basse tension 2. Cette connexion définit un nœud milieu du circuit. La grille 13 du transistor haute tension 1 est électriquement reliée à la source 22 du transistor basse tension 2.

Une pluralité de nœuds du circuit sont rendus accessibles à l'extérieur du boîtier 4 par l'intermédiaire de broches afin de pouvoir relier électriquement ce circuit à d'autres circuits. On désignera par « broche », dans la suite de cette description, tout élément du circuit intégré 3 émergeant du boîtier 4 et permettant de donner un accès électrique à l'un des nœuds du circuit 3. Il peut ainsi s'agir d'un élément conducteur saillant du boîtier 4 ou d'une simple surface de contact disposée sur l'une des faces du boîtier 4.

Comme cela est représenté sur le schéma de principe de la figure 2a, le circuit 3 comportent une broche de grille 33, une broche de source 32, respectivement électriquement connectées à la grille 23 et à la source 22 du transistor basse tension 2. Ce circuit comporte également une broche de drain 31 électriquement connectée au drain 11 du transistor haute tension 1 et une broche de point milieu 35 permettant de donner un accès électrique au nœud milieu du circuit 3.

Le circuit 3 de la figure 2a peut être utilisé comme commutateur de puissance. À cet effet, la broche de source 32 est reliée à une masse électrique, la broche de drain 31 est reliée à une charge. La commutation du circuit 3 est commandée par un signal de commande appliqué sur la broche de grille 33. Lorsque le signal de commande présente une tension nulle, le circuit 3 est bloquant. Lorsque le signal de commande présente une tension positive (typiquement de quelques volts) le circuit 3 est passant. Plusieurs ampères peuvent alors circuler entre la broche de drain 31 et la broche de source 32 du circuit 3.

Comme cela a été préalablement évoqué dans l'introduction de cette demande, la commutation du circuit 3 entre un état passant et un état bloquant (ou inversement entre un état bloquant et un état passant) peut conduire à l'apparition de courants ou de tensions non contrôlés dans le circuit, notamment au nœud milieu. Ces tensions ou ces courants transitoires peuvent endommager les transistors haute tension 1 et basse tension 2 s'ils dépassent des seuils prédéfinis . Afin de se prémunir de ces phénomènes, le dispositif de la présente description permet de placer, en dehors du boitier 4, un circuit de contre-mesures entre la broche de point milieu 35 et la broche de source 32. Il peut par exemple s'agir d'un circuit comprenant une résistance, éventuellement complétée d'une capacité parallèle, disposé entre les broches précitées 35, 32. Le circuit de contre-mesures permet notamment de limiter la tension transitoire se développant au nœud milieu, et de dériver le courant statique ou transitoire excessif qui pourrait circuler dans le transistor basse tension 2 pendant ces phases de commutation.

Lorsque la fréquence de commutation du signal de commande est importante, par exemple supérieure à 100 kHz, les liaisons électriques internes du circuit (par exemple les liaisons électriques reliant les électrodes des transistors haute et basse tension 1,2 aux broches du boîtier 4) peuvent présenter un comportement inductif. Les variations brusques du courant circulant dans ces liaisons conduisent à la génération d'une tension transitoire importante à leurs bornes. C'est notamment le cas pour la liaison reliant la source 22 du transistor basse tension 2 et la broche de source 32 du circuit. Afin d'éviter d'injecter ces courants et tensions transitoires du côté du circuit de commande, qui peut être relié aux broches de grille 33 et de source 32, ou du côté du circuit de contre-mesures qui peut être relié aux broches de point milieu 35 et de source 32, le circuit prévoit une première broche kelvin 36 électriquement reliée à la source 22 du transistor basse tension 2 par une connexion kelvin.

Comme cela est bien connu en soi, une connexion kelvin, ou connexion de détection de tension, est destinée à être reliée à un circuit présentant une très forte impédance en régime établi, si bien que le courant circulant à travers cette connexion est extrêmement faible. Sur la broche kelvin 36 du boitier 4, on dispose donc d'une mesure de la tension présente au niveau de la source 22 du transistor basse tension 2. Le courant circulant dans la liaison reliant la source 22 à la broche kelvin 36 étant très faible, la mesure de tension n'est pas perturbée par des tensions inductives.

La broche kelvin 36 peut être connectée à un circuit de commande externe au boitier, le circuit de commande étant lui- même connecté à la broche de grille 33. Alternativement ou en complément, la broche kelvin 36 peut être connectée au circuit de contre-mesures externe au boitier, le circuit de contre mesure étant lui-même connecté à la broche de point milieu 35. La disponibilité conjointe de la tension au point milieu au niveau de la broche de point milieu 35 et de la broche kelvin 36, offre la possibilité de former un dispositif de contre- mesure très adapté à l'environnement dans lequel le circuit intégré 3 est placé.

Afin de permettre un montage aisé du circuit intégré 3 sur un circuit imprimé, faciliter la configuration ou le routage des pistes conductrices sur ce circuit et minimiser les boucles de contrôle, on peut choisir de disposer, sur le boîtier 4, la première broche kelvin 36 adjacente à la broche de grille 33 ou disposée sur un même coté du boitier que la broche de grille 33 (comme cela est représenté sur la figure 2a), ou adjacente à la broche de point milieu 35 ou disposée sur un même coté du boitier que la broche de point milieu 35.

Avantageusement, on peut munir le circuit 3 d'une première broche kelvin 36 et d'une seconde broche kelvin 36', de constitutions similaires. On peut dans ce cas disposer, sur le boîtier 4, la première broche kelvin 36 adjacent à la broche de grille 33 (ou disposée sur un même coté du boitier que la broche de grille 33) et la seconde broche kelvin 36' adjacente à la broche de point milieu 35 (ou disposée sur un même coté du boitier que la broche de point milieu 35) . La figure 2b présente un mode de réalisation, sous la forme d'un circuit intégré 3, du circuit schématique représenté sur la figure 2a. Le circuit intégré 3 comportent un boîtier 4, une première puce 1 comprenant un transistor haute tension en mode déplétion et une deuxième puce 2 comprenant un transistor à basse tension en mode enrichissement. La première et la seconde puce 1, 2 comportent respectivement des plots de contact de grille 13, 23, des plots de contact de drain 11, 21 et des plots de contact de source 12, 22. Avantageusement, le transistor haute tension est un transistor HEMT élaboré sur matériaux semi-conducteurs III-N et le transistor basse tension est un transistor MOSFET (Transistor métal/oxyde/semiconducteur à effet de champ) élaboré sur silicium.

Les plots de contact de drain 11, 21 de la première puce 1 et de la deuxième puce 2 sont respectivement connectés à des plaques de contact 311a, 311b soit par une connexion filaire (comme représenté sur la figure 2b) , soit par une connexion verticale présentant un contact de drain au niveau de la face arrière de la première et/ou de la deuxième puce 1, 2 en contact avec les plaques 311a, 311b.

La plaque de contact 311b forme une borne électrique à laquelle le plot de contact de la source 12 de la première puce 1 est électriquement relié, et constitue le point milieu du circuit 3. La plaque de contact 311b est électriquement connectée à la broche de point milieu 35 du circuit intégré 3. La deuxième plaque de contact 311a est quant à elle électriquement connectée à (ou constitue) la broche de drain 31 du circuit intégré 3. Le plot de contact de grille 13 de la première puce 1 est connectée au plot de contact de source 22 de la deuxième puce 2. On forme de la sorte un circuit cascode. Ces plots de contacts 13, 22 sont eux même reliés à la broche de source 32. La broche de grille 33 du circuit 3 est connectée au plot de contact de grille 23 de la deuxième puce 2. Optionnellement , le boîtier 4 du circuit intégré 3 peut comprendre une première et une seconde broche kelvin 36, 36' . La première broche kelvin 36, et lorsqu'elle est présente la seconde broche kelvin 36' , est reliée électriquement au plot de contact de source 22 du transistor à basse tension formé sur la deuxième puce 2.

Comme on l'a vu précédemment, la première broche kelvin 36 peut-être disposée, sur le boitier 4, adjacente à, ou sur un même coté du boitier 4, que la broche de grille 33 ou que la broche de point milieu 35. Lorsque deux broches kelvin 36, 36' sont prévues, l'une peut être disposée adjacente à la broche de grille 33 (ou sur un même coté du boitier 4 que cette broche) et l'autre adjacente à la broche de point milieu 35 (ou sur un même coté du boitier 4 que cette broche) .

Par ailleurs, la broche de point milieu 35 peut-être disposée adjacente à la broche de source 32 pour faciliter l'implantation du circuit de contre-mesure sur le circuit imprimé.

Comme cela est représenté sur la figure 2b, les connexions ou liaisons électriques sont formées (ou comprennent) de connexions filaires 5. Bien que cela ne soit pas représenté sur les figures, ces liaisons ou connexions électriques peuvent également comprendre des éléments passifs, tels que des résistances ou des diodes, qui peuvent être par exemple être intégrés dans l'une des première et deuxième puces 1,2 ou sur une puce complémentaire placée dans le boîtier .

Le boîtier 4 peut également comprendre des circuits additionnels intégrés à l'une des puces 1 ou 2, ou dans la puce complémentaire. Il peut s'agir par exemple d'un circuit de commande de la grille.

Ainsi, on peut munir le circuit intégré 3 d'un composant passif résistif 9 disposé dans le boitier 4 et connecté électriquement entre le plot de contact de grille 23 du transistor basse tension (également appelé deuxième plot de contact de grille 23) et le plot de contact de source 22 du transistor basse tension (également appelé deuxième plot de contact de source 22) .

On contient de la sorte les potentielles défaillances de connexion de grille qui conduiraient à mettre celle-ci à un potentiel flottant et à perdre le contrôle du circuit intégré fonctionnant en tant que commutateur de forte puissance. La présence du composant passif résistif 9, au plus proche de la deuxième puce électronique 2 dont la grille 23 commande le mode passant ou bloquant du circuit intégré 3, permet de ramener le potentiel de la grille 23, s'il est flottant, au potentiel de source (c'est-à-dire à un potentiel proche de 0) et ainsi de basculer en mode bloquant s'il y a perte de contrôle du potentiel de grille. Les défaillances survenant au niveau du circuit imprimé (coupure d'une piste PCB par exemple) sont contenues, ainsi que celles survenant entre le circuit intégré 3 et le circuit imprimé (décrochage d'une broche par exemple) . On forme ainsi un circuit particulièrement robuste et sécurisé, capable de contenir des défaillances pour répondre aux normes de sûreté de fonctionnement établies.

La figure 4a représente un premier mode de mise en œuvre d'un circuit intégré 3 comprenant un composant passif résistif 9 disposé dans le boitier 4 et connecté électriquement entre le deuxième plot de contact de grille 23 et le deuxième plot de contact de source 22. Le composant passif résistif 9 est formé dans une troisième puce 90 reliée électriquement à la deuxième puce 2 par connexion filaire 5. Deux connexions filaires sont ajoutées par rapport à la configuration classique pour relier d'une part, le deuxième plot de contact de grille 23 (de la deuxième puce 2), à un plot de contact de la troisième puce 90 et d'autre part, le deuxième plot de contact de source 22 (de la deuxième puce 2) à un autre plot de contact de la troisième puce 90. La figure 4b représente un deuxième mode de mise en œuvre d'un circuit intégré 3 comprenant un composant passif résistif 9 intégré dans la deuxième puce 2. Cette configuration est très avantageuse en ce qu'elle ne rajoute pas de complexité dans le montage du circuit intégré 3 car aucune connexion filaire supplémentaire n'est requise. Le composant passif résistif 9 peut être réalisé au cours de l'élaboration du transistor basse tension inclus dans la deuxième puce 2, en technologie semi-conducteur, au niveau du substrat (« wafer level ») avant singularisation de la puce 2. La connexion du composant résistif 9 entre le deuxième plot de contact de grille 23 et celui de source 22 peut ainsi être effectuée dans la couche d'interconnexions métalliques, au niveau du substrat. Le composant passif résistif 9 pourra par exemple être formé par un serpentin métallique dont les extrémités sont respectivement connectées aux plots 23 et 22.

La figure 4c représente un troisième mode de mise en œuvre d'un circuit intégré 3 comprenant un composant passif résistif 9 intégré dans la première puce 1. Deux connexions filaires 5 sont ajoutées par rapport à la configuration classique pour relier d'une part, le deuxième plot de contact de grille 23 (de la deuxième puce 2), à un plot de contact de la résistance 9 de la première puce 1 et d'autre part, le deuxième plot de contact de source 22 (de la deuxième puce 2) à un autre plot de contact de la résistance 9.

Dans le cas où la première puce 1 est à base de matériaux III-N, le transistor à haute tension fonctionnant avec un canal de conduction formé dans une couche de gaz électronique à 2 dimensions (Couche 2DEG) , la résistance 9 pourra être avantageusement formée par un segment de ladite couche 2DEG, connecté à ses deux extrémités à des plots de contact.

Dans tous ces modes de mise en œuvre, le composant passif 9 présente avantageusement une résistance supérieure à 100 kilo-ohms. Cette valeur élevée de résistance est requise pour limiter le courant de fuite entre la grille et la source, en mode passant du circuit intégré 3. En considérant une différence de potentiel de l'ordre de 10 Volts entre grille et source, le courant de fuite est estimé à 100 micro-Ampère, ce qui est acceptable, notamment pour des applications de commutation de fortes puissances (650 V - 10 A) .

La valeur de la résistance du composant passif 9 est préférablement choisie inférieure à 1 méga-ohm, pour conserver un temps de réaction en cas de défaillance, acceptable et répondant aux normes de sécurité. En effet, le temps de basculement en mode bloquant, c'est-à-dire le temps que mettra le potentiel de grille flottant à revenir au potentiel de source, est défini par la constante de temps x=RC . R est la résistance entre grille et source, principalement constituée par la résistance de composant passif 9 ; C est la capacité entre grille et source. En considérant que la capacité C est de l'ordre de 100 picofarad dans un composant MOSFET de 30V et que la constante de temps est attendue inférieure ou égale à 100 microsecondes, la résistance du composant passif 9 doit préférablement rester inférieure à 1 méga-ohm.

La figure 3a représente un autre schéma de principe d'un circuit 3 conforme à l'invention.

Contrairement au schéma de principe du circuit intégré 3 de la figure 2a, la source 22 du transistor basse tension 2 n'est pas électriquement reliée à la grille 13 du transistor haute tension 1 à l'intérieur du boîtier 4. La grille 13 du transistor haute tension 1 est, par contre, électriquement connectée à une seconde broche de grille 37 du boîtier 4.

Les autres éléments du circuit 3 sur cette figure 3a sont identiques à ceux du circuit de la figure 2a, et leur description sera donc omise par souci de concision. Le circuit 3 de la figure 3a peut être utilisé pour former un circuit cascode. Il suffit pour cela de connecter, à l'extérieur du boîtier 4, par exemple par l'intermédiaire d'une piste conductrice d'un circuit imprimé sur lequel le circuit 3 est disposé, la broche de source 32 à la seconde broche de grille 37.

Le circuit 3 de la figure 3a peut être également utilisé en double commande. Dans ce cas, un premier circuit de commande peut être connecté à la première broche de grille 33, et un second circuit de commande (ou une sortie additionnelle du premier circuit de commande) connecté à la seconde broche de grille 37. Avantageusement, le circuit de commande associé à la seconde broche de grille 37 est un circuit de commande différentiel, connectée d'une part à la broche de grille 37 et d'autre part à la broche de point milieu 35 du circuit intégré 3. Cette configuration permet d'imposer une tension différentielle entre la grille 13 et la source 12 du transistor haute tension en mode déplétion 1. Une tension différentielle négative permet de bloquer ce transistor, et donc de rendre bloquant le circuit intégré 3. Le circuit de commande associée à la première broche de grille 33 agit dans ce cas comme une commande de sécurité permettant d'assurer le blocage du circuit 3 lors des phases de mise sous tension ou d'extinction du circuit 3 et des circuits périphériques pendant lesquelles l'état bloqué du transistor haute tension ne peut pas être assuré.

La figure 3b représente un mode de réalisation, sous la forme d'un circuit intégré 3, du circuit schématique représenté sur la figure 3a.

Le circuit intégré 3 dispose d'une deuxième broche de grille 37. Celle-ci est électriquement reliée au plot de contact de grille 13 du transistor haute tension de la première puce 1.

Dans le circuit intégré 3 de la figure 3b, le plot de contact de grille 13 du transistor haute tension de la première puce 1 n'est pas électriquement reliée à l'intérieur du boîtier au plot de contact de source 22 de la deuxième puce 2. Les autres éléments et avantages du circuit intégré 3 représenté sur cette figure sont identiques à ceux du circuit intégré de la figure 2b, et leur description sera donc omise par souci de concision.

Similairement à ce qui avait été énoncé pour le circuit intégré de la figure 2b, le boîtier 4 peut également comprendre des circuits ou des composants additionnels, tel qu'un composant passif résistif 9. Ceux-ci peuvent être intégrés à la première puce 1 ou à la deuxième puce 2, ou être disposés sur une puce complémentaire placée dans le boîtier 4, comme cela a été rendu explicite dans les trois modes de mise en œuvre détaillés précédemment.

La figure 5a représente un schéma de principe d'un autre circuit intégré 3 conforme à un autre aspect de 1 ' invention .

À l'intérieur d'un boîtier 4 représenté par des traits pointillés sur cette figure, un transistor basse tension 2 est connecté en configuration cascode à deux transistors haute tension 1, l', eux-mêmes connectés en parallèle l'un de l'autre. Plus précisément, les sources 12, 12' des transistors haute tension 1, l' sont toutes deux électriquement connectées au drain 21 du transistor basse tension 2. On définit de la sorte, similairement aux configurations présentées précédemment, un point milieu du circuit. Les grilles 13, 13' des transistors haute tension 1, l' sont électriquement reliées à la source 22 du transistor basse tension 2. Cette configuration peut être généralisée à plus de deux transistors haute tension 1, l', ces transistors étant tous placés en parallèle les uns des autres, leurs sources électriquement connectées au drain 21 du transistor basse tension 2, et leurs grilles étant électriquement connectées à la source 22 du transistor basse tension 2.

Les transistors haute tension 1, l' présentent des tensions de seuil Vt identiques ou similaires.

De manière surprenante, les inventeurs de la présente demande ont observé que même lorsque les transistors haute tension 1, l' ne présentait pas de caractéristiques exactement identiques (ce qui est très difficile à obtenir car des composants, même issus d'un même lot de fabrication, peuvent toujours présenter de très légères différences), la configuration cascode représentée à la figure 5a reste parfaitement fonctionnelle. De préférence toutefois, on choisira les transistors haute tension 1, l' pour qu'ils présentent une tension seuil Vt comprise dans un intervalle de plus ou moins 10% de leurs tensions seuil moyenne.

Cette configuration contribue à rendre le circuit intégré 3 très versatile, c'est-à-dire qu'il peut être adapté à une très large gamme d'applications. On peut notamment relier, sur un circuit imprimé, un nombre choisi de transistors haute tension 1, l' du circuit intégré 3 selon l'intensité attendue du courant dans l'application. Pour une intensité de courant importante, on pourra par exemple choisir de connecter les deux drains 11, 11' des transistors haute tension 1, l' à la charge, de manière à répartir le courant dans les deux transistors. Cela conduit à un comportement thermique du circuit intégré 2 très favorable, comparé à un circuit intégré dans lequel tout le courant circule dans un unique transistor haute tension. L ' échauffement des puces 1, 1' est en effet moindre et, surtout, réparti sur une plus grande surface ce qui favorise doublement sa dissipation. Le boîtier 4 selon cet aspect de l'invention est avantageusement muni d'une pluralité de broches de drain 31, 31', électriquement isolées les unes des autres, chaque broche de drain étant reliée électriquement à un drain 11, 11' d'un transistor haute tension 1, l'. Cette configuration de brochage permet de relier le circuit intégré 3 au reste des composants d'un circuit imprimé, dans un schéma électrique ou un nombre choisi de puces haute tension 1, l' peut être utilisé. Cette configuration permet également de tester séparément la fonctionnalité de chacune des puces haute tension 1, l' du circuit intégré à l'issue de sa fabrication, ce qui ne serait pas le cas si une unique broche de drain 31 était électriquement reliées aux drains 11, 11' des transistors haute tension 1, l'.

Avantageusement, les premières puces 1, l' comprennent des transistors HEMT élaborés à partir de matériaux III-N et le transistor basse tension 2 est un transistor MOSFET élaboré sur silicium.

Le circuit intégré 3 comporte également une broche de grille 33, de source 32 respectivement connectées à la grille 23 et à la source 22 du transistor haute tension 2. Le circuit intégré 3 est également entièrement compatible avec toutes les caractéristiques du circuit intégré 3 exposées précédemment en relation avec les figures 2b, 3b et 4a à 4c. Bien que cela ne soit pas représenté sur la figure 5a, on peut prévoir une broche de point milieu, une première et/ou une seconde broche Kelvin permettant de composer à l'extérieur du boîtier 4 un circuit de commande ou de contre-mesures adapté à l'environnement applicatifs particuliers dans lequel le circuit 3 est employé. Pour faciliter la réalisation de ces montages, les broches Kelvin peuvent être respectivement placées adjacentes à, ou disposées du même côté du boîtier que, la broche de grille 33 ; ou adjacente à, ou disposées du même côté du boîtier que, la broche de point milieu lorsque celle-ci est présente. On peut prévoir également de placer dans le boitier 4 d'autres composants, tel qu'un composant passif résistif, similairement à ce qui a été décrit précédemment.

De même, plutôt que de former le circuit cascode directement à l'intérieur du boîtier en reliant la source 22 du transistor basse tension 2 aux grilles 13, 13' des transistors haute tension 1, l', on peut préférer connecter électriquement les grilles 13, 13' à des broches libres du boîtier 4 et former ainsi un circuit cascade disposant d'une pluralité de broches de grilles, permettant de contrôler séparément les transistors haute tension et basse tension. Les figures 5b et 5c représente un mode particulier de réalisation du circuit représenté sur la figure 5a.

On retrouve, dans un boîtier 4, une pluralité de premières puces 1, l' comprenant chacune un transistor haute tension en mode déplétion et une deuxième puce 2 comprenant un transistor à basse tension en mode enrichissement. Les premières puces 1, l' et la deuxième puce 2 comportent respectivement des plots de contact de grille 13, 13' , 23, des plots de contact de drain 11, 11', 21 et des plots de contact de source 12, 12', 22.

Sur la figure 5b, le deuxième plot de contact de drain 21 est placé sur la face arrière de la deuxième puce 2 et mis en contact électrique avec une deuxième plaque de contact 311b. Les premières puces 1, l' sont quant à elles disposées sur une première plaque de contact 311a sans que celle-ci ne soit reliée à un quelconque plot de contact de ces premières puces 1, l' . La première plaque de contact 311a et la deuxième plaque de contact 311b sont électriquement isolées l'une de l'autre.

La première plaque de contact 311a peut former une masse électrique du circuit intégré. À cet effet, le deuxième plot de contact de source 22 de la deuxième puce 2 peut être électriquement relié à la plaque de contact 311a.

Dans le cas du circuit 3 représenté sur la figure 5b, les broches sont constituées de simple surface de contact pour un montage « en surface » du circuit intégré 3 (« Surface Mount Package » selon la terminologie anglo-saxonne employée) . Ces surfaces de contact formant les broches peuvent être aménagées sur la face arrière du boîtier 4, le long des côtés de cette face ou sur sa partie centrale. On pourrait bien entendu envisager d'employer une autre technologie de brochage .

Les plots de contact de grille 13, 13' des premières puces 1, l' sont reliés au plot de contact de source 22 de la deuxième puce 2 pour former un circuit cascode. Le plot de contact de source 22 est lui-même relié à la broche de source 32, la broche de grille 33 est connectée au deuxième plot de contact de grille 23 de la deuxième puce 2.

La deuxième plaque de contact 311b est reliée électriquement aux plots de contact de source 12, 12' des premières puces 1, l' et les plots de contact de drain 11, 11' des premières puces 1, l' reliées électriquement aux broches de drain 31, 31' du circuit 3.

Les liaisons et connexions électriques à l'intérieur du boîtier 4 peuvent être formées par des connexions filaires. Le boîtier 4 peut être muni sur sa face arrière d'ouverture permettant d'exposer les première et deuxième plaques de contact 311a, 311b afin de constituer des broches additionnelles sous la forme de surfaces centrales de contact, comme cela a été évoqué précédemment. On a ainsi représenté sur la figure 5c une vue de la face arrière du circuit intégré 3. Sur cette vue, on observe la broche de grille 33, de source 32, et les broches de drain 31, 31' du circuit 3 sur les côtés de la face arrière du boîtier 4. Des ouvertures centrales formées sur ce boîtier 4 expose les plaques de contact 311a, 311b formant alors respectivement des broches de masse, et de point milieu 35 du circuit intégré 3.

Les broches non employées du circuit 3 peuvent être utilisées par exemple pour former les broches de connexion kelvin, ou pour reporter les plots de grille 13, 13' des puces à haute tension 1, l' dans le cas où l'on préfère configurer le circuit 3 en circuit cascade.

L'invention propose donc un circuit intégré 3 pouvant avoir une fonction de commutation de puissance et pouvant présenter une broche de point milieu 35 donnant accès à un nœud milieu du circuit. Il peut être muni de broches Kelvin 36, 36' et comporter une pluralité de premières puces haute tension, ce qui permet de gérer au mieux son échauffement . Ce circuit intégré 3 présente l'avantage d'être très polyvalent, c'est-à-dire qu'il peut se combiner avec d'autres circuits (de commandes ou de contre-mesures) pour une large gamme d'application, la combinaison de ces caractéristiques permettant de configurer ces circuits additionnels aux particularités (fréquence, amplitude des signaux, phases transitoires, intensité de courant...) de l'application.