[1] Champ d’application

[2] L’invention concerne les systèmes hybrides, c’est à dire constitués de deux parties distinctes assemblées par une couche d’assemblage, chaque partie étant réalisée dans un matériau différent. Ces systèmes peuvent être optiques, électroniques ou optoélectroniques en fonction des caractéristiques des parties assemblées. L’invention concerne particulièrement l’intégration d’une pluralité de résonateurs optiques de type métal-isolant-métal sur un circuit intégré de lecture d’un capteur d’image matriciel dans le domaine de l’infrarouge. L’imageur matriciel est composé d’une pluralité de pixels, et chaque pixel comprend un unique résonateur optique.

[3] Problème soulevé

[4] Les systèmes hybrides permettent d’associer deux fonctionnalités réalisées dans des matériaux différents. Il s’agit par exemple :

- d’un détecteur, dans lequel la partie sensible est associée à un circuit de lecture permettant de récolter et traiter le signal à détecter,

- d’un afficheur, par exemple de type électroluminescent, dans lequel la partie émettrice est associée avec un circuit de génération de signaux électriques adaptés à l’émission,

- d’un circuit photonique, avec des émetteurs lasers associés à des couches de traitement des faisceaux émis (guidage, multiplexage/démultiplexage, amplification ...), la/les couches de traitement étant déposées sur un substrat silicium (« Photonic on Silicon »),

- d’un circuit électronique avec des transistors rapides ou de puissance associés à un système de contrôle.

Les deux premiers systèmes hybrides peuvent être qualifiés d’optoélectroniques, le troisième peut être purement optique ou optoélectronique, tandis que le quatrième est purement électronique. [5] Plus particulièrement, le domaine technique concerné est la réalisation de systèmes hybrides optoélectroniques, comprenant : une partie optique basée sur au moins un élément photosensible permettant de générer des porteurs de charges électriques à partir de photons incidents (par exemple matrice de bolomètres, de photodiodes, ou de photoconducteurs) ; et une partie électronique consistant en un circuit de lecture intégré sur un substrat semi-conducteur permettant de lire individuellement le signal de chaque pixel de la partie optique. Un pixel appartenant au système optoélectronique peut contenir un unique élément photosensible ou une pluralité d’éléments photosensibles connectés entre eux.

[6] Il existe des technologies d’imageurs où la couche photosensible est constituée d’une première famille de matériaux semi-conducteurs et le circuit intégré de lecture est réalisé dans un substrat d’une seconde famille de matériaux semi- conducteurs différente de la première. Les photo-détecteurs sont réalisés via des matériaux semi-conducteurs de type lll-V tel que l’arséniure de gallium, arséniure d'indium, nitrure de gallium, antimoniure de gallium, phosphure de bore. Les photodétecteurs peuvent en outre être réalisés via des matériaux semi-conducteurs de type ll-VI. Pour construire un système hybride, il est nécessaire d’assembler les photo-détecteurs et de les interconnecter avec le circuit de lecture intégré sur un substrat en silicium.

[7] La figure 1 illustre une vue en coupe partielle d’un système hybride optoélectronique selon l’état de l’art ayant une partie optique comprenant un réseau de diffraction en métal à l’arrière de chaque pixel. Le dispositif optoélectronique Dis1 illustré sur la figure 1 est un imageur infrarouge à transport vertical. Il se compose d’une partie optique OPTJD1 comprenant au moins un pixel Pxl_D1 et d’une partie électronique consistant en un circuit intégré de lecture ROICJD1 comprenant au moins une électrode enterrée EL_D1 .

[8] Le circuit intégré de lecture ROICJD1 est réalisé au moyen d’une pluralité de transistors et de couches minces en matériaux conducteurs, semi-conducteurs ou diélectriques selon la technologie CMOS (Complementary Metal-Oxide- Semiconductor) sur un substrat en silicium. Pour chaque pixel Pxl_D1 , une électrode enterrée ELJD1 est associée pour lire les signaux générés par les porteurs de charges photo générés par la structure photo détectrice d’un pixel Pxl_D1 .

[9] Concernant la partie optique du dispositif, elle comprend une pluralité de couches C1 ,C2, C3 avec C1 et C3 deux couches conductrices obtenues par le dopage de type N+ d’un matériau semi-conducteur de type lll-V (ou ll-VI) et C2 une couche semi-conductrice (lll-V ou ll-VI) confinée entre les couches C1 et C3. La couche C2 joue le rôle de la structure photo-détectrice du pixel Pxl_D1. Une couche de métal CM est déposée sur la couche conductrice C3 pour former un contact métallique supérieur associé exclusivement à chaque pixel. La structuration de l’interface C3/CM définit un réseau de diffraction. Chaque pixel de la partie optique OPTJD1 est séparé d’un pixel adjacent du détecteur matriciel au moyen d’une barrière en matériau diélectrique BMD. La couche inférieure C1 est commune à une pluralité de pixels et est connectée au potentiel électrique VINF représentant une masse électrique pour tout le dispositif Dis 1 .

[10] Dans le dispositif Dis 1 , la couche métallique C1 est un conducteur transparent (ou peu absorbant) qui laisse passer la lumière. Cela rend l’introduction d’une structure de type MIM (Métal-lsolant-Métal) impossible car dans la structure MIM il est nécessaire d’avoir une couche C1 opaque à la lumière incidente.

[11] Dans le cadre de la description de l’invention, on entend par hybridation l’ensemble d’opérations et de techniques spécifiques pour combiner deux parties ayant des fonctions différentes (par exemple, le circuit de lecture ROIC_D1 et la matrice photo détectrice OPTJD1 ). L’hybridation d’un système optoélectronique induit les problématiques technologiques interdépendantes suivantes : o l’assemblage de la partie optique et la partie électronique mécaniquement sans affecter les performances optiques et/ou électriques du dispositif hybride. o la pixellisation consistant en la création des pixels et la création d’un accès individualisé au signal généré par chacun des pixels de la matrice de la partie optique. o l’interconnexion consistant en la création d’une architecture d’interconnexion électrique entre chacun des pixels Pxl_D1 et l’électrode de lecture associée audit pixel. [12] Dans le cas de l’architecture décrite à la figure 1 , l’hybridation est réalisée pour chaque pixel au moyen d’une bille métallique B1 qui connecte électriquement l’électrode de lecture ELJD1 à la couche de métal CM formant le contact métallique supérieur associé exclusivement au même pixel. La bille B1 est, par exemple, réalisable avec des billes d’indium ou micro-piliers en cuivre permettant à chaque pixel d’avoir un contact individualisé avec le circuit de lecture ROIC. Il faut alors fermer le circuit électrique par un contact commun en face avant du photo détecteur, que doit nécessairement traverser le flux incident. En effet, la couche C1 est nécessairement transparente (ou faiblement absorbante) à l’optique étant du côté de l’onde incidente détectée. Cela rend l’intégration de résonateurs de type MIM dans le dispositif selon l’état de l’art impossible techniquement. Les figures 2a et 2b illustrent deux exemples de résonateurs optiques RO de type MIM (Métal/lsolant/ Métal). Il est possible de réaliser un nano-résonateur optique via une microstructure comprenant une structure photo-détectrice PD réalisée dans un matériau semi-conducteur SC1 , une couche métallique supérieure M1 jouant le rôle d’un élément rayonnant d’antenne sous-longueur d’ondes et une seconde couche métallique réflectrice M2 jouant le rôle de miroir. La structure photo-détectrice PD est confinée entre la couche métallique réflectrice M2 et la couche métallique supérieure M1.

[13] Les solutions techniques selon l’état de l’art des méthodes de pixellisation, d’assemblage et d’interconnexion sur circuit de lecture ne sont pas applicables pour un système optoélectronique basé sur la technologie de résonateurs optiques de type MIM, à cause de la présence du réflecteur métallique en face non incidente. En effet, deux cas se présentent dans les solutions de l’état de l’art : o la face incidente est du côté de la couche métallique miroir commun ce qui entraine une non-compatibilité avec une architecture MIM car le miroir doit être opaque dans une telle structure. o la face incidente est du côté de la couche métallique supérieure et dans ce cas il n’est pas évident de réaliser l’interconnexion entre la partie optique et le circuit de lecture intégré ROIC. [14] L’invention propose une structure de résonateur optique pour les problématiques de pixellisation, d’assemblage et d’interconnexion d’un dispositif optoélectronique comprenant au moins un pixel, chaque pixel étant réalisé via un unique résonateur optique connecté à une unique électrode de lecture du circuit intégré de lecture.

[15] Art antérieur/ Restrictions de l’état de l’art

[16] La demande de brevet américaine US 1998 5773831 A décrit un détecteur d’image infra-rouge comprenant une pluralité de résonateurs optiques qui forment la matrice de détection. L’inconvénient de la solution décrite par cette demande est que la couche photo-détectrice couvre l’intégralité de la surface de la matrice de détection augmentant ainsi la génération de bruit et/ou de courant d’obscurité indésirable.

[17] La demande de brevet américaine US 2011 0156194A1 décrit un détecteur d’image infra-rouge comprenant une pluralité de résonateurs optiques qui forment la matrice de détection. La connexion entre un pixel et le circuit de lecture est réalisée au moyen d’une structure sous forme de clou connecté à une bille métallique. L’inconvénient de la solution décrite par cette demande est que la structure d’interconnexion comprenant des billes métalliques présente une limite physique à l’augmentation de la résolution vu la taille des billes métalliques d’interconnexion. De plus, la couche photo-détectrice couvre l’intégralité de la surface de la matrice de détection augmentant ainsi la génération de bruit et/ou de courant d’obscurité indésirable. De plus, on cite un autre inconvénient lié à la baisse de la performance optique car les photons incidents sur la zone de contact ne seront pas collectés, d’où une perte d’efficacité quantique du détecteur selon l’état de l’art.

[18] Réponse au problème et apport solution

[19] Pour pallier les limitations des solutions existantes en ce qui concerne la pixellisation, l’assemblage et l’interconnexion d’un dispositif optoélectronique comprenant au moins un résonateur optique connecté à une unique électrode de lecture d’un circuit intégré de lecture, l’invention propose plusieurs modes de réalisation d’une architecture d’un résonateur optique basé sur la technologie MIM et compatible avec un système hybride optoélectronique. L’invention propose en outre des procédés de fabrication pour la réalisation des structures de réonateurs optiques. Les procédés proposés par l’invention concernent des procédés compatibles avec une chaine de production silicium pour la technologie CMOS et des procédés de fabrication de plaquettes (« wafer >> en anglais) à base de semiconducteurs de type lll-V ou ll-VI. Avantageusement, la solution technique selon l’invention permet de réaliser une hybridation de détecteurs matriciels dans le domaine de l’imagerie infrarouge (longueur d’onde de 1 pm à 70pm, donc comprenant le THz), et en particulier les spectres du MWIR (mid- wave infrared, 3-5pm) et du LWIR (long-wave infrared, 8-12pm) pour l’imagerie thermique. L’architecture proposée par l’invention permet d’améliorer la performance de ce type de dispotif car l’hybridation du système est adaptée aux contraintes techniques des nano-résonateurs optiques de type MIM.

[20] Résumé /Revendications

[21] L’invention a pour objet un dispositif optoélectronique comprenant au moins un pixel, chaque pixel comprenant : o un résonateur optique comprenant une structure photo-détectrice confinée entre une première couche métallique et une seconde couche métallique réflectrice ; o et un circuit intégré de lecture disposé sur un substrat et comprenant au moins une électrode de lecture enterrée dédiée au pixel et au moins une couche externe métallique ou diélectrique.

Un ensemble comprenant au moins la première couche du résonateur et la couche externe du circuit intégré est dénommé structure planaire d’assemblage. La première couche métallique est connectée à l’électrode de lecture au moyen d’un via métallique traversant la structure du résonateur optique et la structure planaire d’assemblage. Le via métallique est électriquement isolé de la structure photo-détectrice et de la structure planaire d’assemblage.

[22] Selon un aspect particulier de l’invention, le via métallique comporte une couche de passivation interne de matériau diélectrique déposée sur ses parois internes pour l’isoler électriquement de la seconde couche métallique réflectrice et de la structure planaire d’assemblage.

[23] Selon un aspect particulier de l’invention, le via métallique a un diamètre inférieur à la longueur d’onde absorbée par le résonateur optique divisée par le triple de l’indice de réfraction effectif de la structure photo-détectrice.

[24] Selon un aspect particulier de l’invention, la couche métallique réflectrice est commune à tous les pixels.

[25] Selon un aspect particulier de l’invention, la structure planaire d’assemblage comprend la seconde couche métallique réflectrice, une troisième couche métallique connectée à la masse électrique appartenant au circuit intégré de lecture et une couche de passivation en matériau diélectrique appartenant au circuit intégré de lecture.

[26] Selon un aspect particulier de l’invention, au moins une dimension d’un résonateur, choisie parmi largeur, longueur, est comprise dans l’intervalle [À/2n - 50% ; À/2n + 50%] avec À longueur d’onde incidente et n l’indice de réfraction effectif de la structure photo détectrice.

[27] Selon un aspect particulier de l’invention, la hauteur de la structure photodétectrice est comprise dans l’intervalle [À/4n - 50% ; À/2n + 50%] avec À longueur d’onde incidente et n l’indice de réfraction effectif de la structure photo détectrice.

[28] Selon un aspect particulier de l’invention, la première couche métallique couvre la totalité de la surface de la mésa photo-détectrice.

[29] Selon un aspect particulier de l’invention, la première couche métallique couvre une partie de la surface de la structure photo-détectrice. La première couche métallique est intégralement couverte par une couche d’encapsulation en matériau diélectrique.

[30] Selon un aspect particulier de l’invention, l’entrée du via métallique est entourée par un anneau d’arrêt de gravure en un matériau diélectrique.

[31 ] Selon un aspect particulier de l’invention, la distance entre deux pixels adjacents est supérieure ou égale à la longueur d’onde absorbée par le résonateur optique divisée par le double de l’indice de réfraction effectif de la structure photo-détectrice.

[32] Selon un aspect particulier de l’invention, la structure photo détectrice est une couche réalisée en un premier matériau semi-conducteur ll-VI ou lll-V ou un empilement d’une pluralité de couches d’une pluralité de matériaux semi- conducteurs.

[33] Selon un aspect particulier de l’invention, le circuit intégré de lecture est réalisé sur un substrat en silicium.

[34] L’invention a pour objet en outre un procédé de fabrication d’un dispositif optoélectronique, le procédé comprenant les étapes consistant à :

- assembler d’une part une première structure planaire comprenant un premier substrat, un ensemble d’au moins une couche photo-détectrice et une couche métallique réflectrice ; et d’autre part un circuit intégré de lecture déposé sur un deuxième substrat et comprenant au moins une électrode de lecture enterrée et une couche externe métallique ou diélectrique.

Un ensemble comprenant au moins la couche métallique réflectrice et la couche externe du circuit intégré de lecture est dénommé structure planaire d’assemblage ;

- détacher le premier substrat ;

- pour chaque électrode enterrée : réaliser un résonateur optique et connecter ledit résonateur optique à l’électrode enterrée associée au moyen d’un via métallique traversant la structure du résonateur optique et la structure planaire d’assemblage. L’étape de réalisation et de connexion du résonateur optique est réalisée en :

- Gravant un trou d’interconnexion traversant ledit ensemble d’au moins une couche photo-détectrice jusqu’à l’électrode enterrée;

- Réalisant une couche de passivation en diélectrique déposée sur les parois internes du trou d’interconnexion ;

- Déposant un matériau conducteur sur une surface externe dudit ensemble d’au moins une couche photo-détectrice, centrée sur le trou d’interconnexion pour réaliser une première couche métallique ;

- déposant le matériau conducteur pour remplir le trou d’interconnexion du matériau conducteur et pour réaliser le via métallique connectant électriquement ladite première couche métallique à l’électrode enterrée ;

- gravant sélectivement chacune des couches dudit ensemble d’au moins une couche photo-détectrice pour réaliser une structure photo-détectrice du résonateur optique ; la structure photo-détectrice étant confinée entre la couche métallique réflectrice et ladite première couche métallique.

[35] Selon un aspect particulier de l’invention, l’étape de réalisation et de connexion d’un résonateur optique à l’électrode enterrée associée comprend en outre les sous-étapes suivantes : o déposer une couche d’encapsulation en matériau diélectrique couvrant la première couche métallique. o graver sélectivement la couche d’encapsulation pour garder au moins les parties couvrant la première couche métallique.

[36] Selon un aspect particulier de l’invention, le procédé de fabrication d’un dispositif optoélectronique comprend en outre: une étape de dépôt d’une couche d’arrêt de gravure sur une couche externe dudit ensemble d’au moins une couche photo-détectrice préalable à l’étape de réalisation et de connexion d’un résonateur optique à l’électrode enterrée associée ;

- dans cet aspect particulier de l’invention, l’étape de réalisation et de connexion d’un résonateur optique à l’électrode enterrée associée comprend en outre les sous-étapes suivantes : o graver sélectivement la couche d’arrêt de gravure pour réaliser un anneau d’arrêt de gravure entourant l’accès au trou d’interconnexion et une cavité autour dudit anneau d’arrêt de gravure servant à accueillir une partie de la première couche métallique o déposer une couche de matériau conducteur sur le via de manière à le connecter à la première couche métallique.

[37] Selon un aspect particulier de l’invention, le matériau conducteur déposé pour la réalisation de la première couche métallique et du via métallique est l’or ou le platine.

[38] Selon un aspect particulier de l’invention, le matériau conducteur déposé pour la réalisation de la première couche métallique et du via métallique est le cuivre ou l’aluminium ou le tungstène.

[39] Selon un aspect particulier de l’invention, l’étape de réalisation simultanée des trous d’interconnexion et des résonateurs s’effectue par lithographie puis gravure, la technologie de lithographie étant choisie parmi : par faisceau d’électrons ; par nano-impression ; par lithographie optique, et la technologie de gravure étant choisie parmi la gravure ionique, gravure chimique ou plasma.

[40] Brève description des dessins

[41] D’autres caractéristiques et avantages de la présente invention apparaîtront mieux à la lecture de la description qui suit en relation aux dessins annexés suivants.

[42] La figure 1 illustre une vue en coupe partielle d’un système hybride optoélectronique selon l’état de l’art ayant une partie optique comprenant un réseau de diffraction.

[43] La figure 2a illustre une vue en perspective d’un exemple de résonateur optique sous forme cubique.

[44] La figure 2b illustre une vue en perspective d’un exemple de résonateur optique sous forme cylindrique.

[45] La figure 3 illustre un schéma de deux résonateurs optiques intégrés dans un détecteur matriciel d’images dans le domaine de fréquences infrarouges.

[46] La figure 4a illustre un premier mode de réalisation de l’hybridation d’un résonateur optique appartenant à un système hybride optoélectronique. [47] La figure 4b illustre un procédé de fabrication pour réaliser un résonateur optique appartenant à un système hybride optoélectronique selon le premier mode de réalisation.

[48] La figure 5a illustre un deuxième mode de réalisation de l’hybridation d’un résonateur optique appartenant à un système hybride optoélectronique.

[49] La figure 5b illustre un procédé de fabrication pour réaliser un résonateur optique appartenant à un système hybride optoélectronique selon le deuxième mode de réalisation.

[50] La figure 5c illustre une vue en coupe théorique agrandie au niveau d’un trou d’interconnexion passivé réalisé avec le procédé de la figure 5b.

[51] La figure 5d illustre une vue en coupe réaliste agrandie au niveau d’un trou d’interconnexion passivé réalisé avec le procédé de la figure 5b.

[52] La figure 6a illustre un troisième mode de réalisation de l’hybridation d’un résonateur optique appartenant à un système hybride optoélectronique.

[53] La figure 6b illustre un procédé de fabrication pour réaliser un résonateur optique appartenant à un système hybride optoélectronique selon le troisième mode de réalisation.

[54] Nous allons commencer par introduire la structure de base d’un couple de résonateurs optiques RO1 et RO2 non intégrés dans un système hybride. La figure 3 illustre un schéma de deux résonateurs optiques intégrés dans un détecteur matriciel d’images dans le domaine de fréquences infrarouges.

[55] Les résonateurs optiques RO1 et RO2 présentés à la figure 3 reposent sur un substrat SUB en matériau semi-conducteur. Nous nous limitons à ce stade à représenter le substrat SUB pour simplifier la représentation.

[56] Chaque résonateur optique RO1 ou RO2 comprend une structure photodétectrice PD réalisée dans un premier matériau semi-conducteur SC1 et définissant une mesa, une première couche métallique M1 et une seconde couche métallique réflectrice M2. La structure en mesa photo-détectrice SC2 est confinée entre la première couche métallique M1 et la seconde couche métallique réflectrice M2. On entend par « mesa >> une microstructure ou nanostructure correspondant à un volume reposant sur un plan et ayant une surface supérieure plane.

[57] La structure photo-détectrice PD est située dans la cavité photonique que constitue le résonateur optique RO1 (ou RO2). Cette structure est réalisée via un matériau de type lll-V tel que, à titre d’exemple, l’arséniure de gallium, arséniure d'indium, nitrure de gallium, antimoniure de gallium, phosphure de bore, ainsi que leurs alliages ternaires, quaternaires ou quinaires.

[58] Alternativement, il est possible de réaliser des homo-jonctions photo détectrices obtenues via des variations ou gradients de dopage d’une structure en matériau semi-conducteur.

[59] Alternativement, il est possible de réaliser la structure photo-détectrice d’un résonateur optique RO1 (ou RO2) avec un empilement d’une pluralité de couches. L’empilement est composé de matériaux semi-conducteurs différents formant ainsi une hétéro-structure photo détectrice. Les matériaux semi-conducteurs utilisés pour la réalisation de l’empilement des couches de l’hétéro-structure photo détectrice sont de type lll-V tel que, à titre d’exemple, l’arséniure de gallium, arséniure d'indium, nitrure de gallium, antimoniure de gallium, phosphure de bore, ainsi que leurs alliages ternaires ou quaternaires ou quinaires. Le dopage de ces couches (N ou P) permet de définir des architectures de photodiodes ou de photoconducteurs.

[60] Selon un aspect particulier de l’invention, la structure photo détectrice correspond à un ensemble de boites quantiques colloïdales CQD (acronyme du terme anglais Colloidal Quantum Dots).

[61] La couche (ou structure) photo détectrice PD repose sur la couche métallique réflectrice M2 jouant le rôle de miroir.

[62] Généralement, la couche réflectrice M2 est commune à tous les résonateurs optiques RO du dispositif hybride OPT étant connectée électriquement à la masse électrique du dispositif.

[63] Dans un autre mode de réalisation, il est envisageable d’avoir une couche réflectrice M2 dédiée à chaque pixel et donc pour chaque résonateur optique RO puisque chaque résonateur optique constitue un pixel. [64] La couche métallique M1 joue le rôle d’élément rayonnant d’une nano-antenne sous-longueur d’onde pour un résonateur optique tel que décrit à la figure 3. Elle est déposée sur la surface apparente de la mesa photo détectrice PD. Le dimensionnement à l’échelle nanométrique du résonateur lui permet d’absorber des modes particuliers d’une onde incidente du côté de la couche supérieure M1 et ayant une longueur d’onde À dans le domaine de l’infra-rouge.

[65] A titre indicatif, la couche réflectrice M2 et la couche supérieure M1 peuvent être réalisées avec de l’or (Au) ayant une épaisseur de couche variant entre 25nm et 500nm pour la couche réflectrice M2 et une épaisseur de couche variant entre 150nm et 1000nm pour une couche supérieure M1. De plus et à titre d’exemple, il est possible de réaliser les couches métalliques M1 et M2 avec du cuivre, l’aluminium, le palladium, le platine, l’argent et le tungstène.

[66] Avantageusement, si on désigne par n l’indice de réfraction du matériau de la mésa photo détectrice PD, le résonateur RO1 (ou RO2) est dimensionné de la manière suivante : au moins une dimension d’un résonateur (et donc de la couche supérieure M1 ), choisie parmi la largeur ou la longueur, est comprise dans l’intervalle [À/2n - 50% ; À/2n + 50%] et la hauteur de la couche photo détectrice PD est comprise dans l’intervalle [À/4n - 50% ; À/2n + 50%]. De plus, la distance séparant deux résonateurs optiques adjacents est supérieure à À/2n.

[67] Ces intervalles de dimensionnement permettent de réaliser le fonctionnement de résonateur par les microstructures RO1 et RO2 décrites précédemment. En effet, chacun des résonateurs exalte le couplage lumière-matière entre le mode de cavité verticale TMO et la couche photosensible PD, permettant d’exalter la réponse des technologies à faible efficacité quantique, comme les détecteurs inter-sous-bandes à puits quantiques (QWIPs et QCDs) ou les boites quantiques colloïdales ll-VI (CQD).

[68] Pour un résonateur, lorsque la structure est résonante, la lumière est alors guidée et concentrée dans la cavité photo-détectrice PD sous la couche supérieure M1 , permettant de garantir une fonction de transfert de modulation (MTF) optimale, en diminuant (voir supprimant complètement) les phénomènes de diaphonies (crosstalk en Anglais) optiques et électriques entre les résonateurs. Sachant que dans le dispositif hybride OPT, chaque pixel correspond à un ou plusieurs résonateurs connectés entre eux, la structure décrite par la figure 3 permet alors de réduire le pas pixel à sa dimension ultime correspondant à un pas sous-longueur d’onde. De plus, le volume effectif de semi-conducteur est beaucoup plus réduit que dans les dispositifs optoélectroniques planaires. Ainsi, le courant et le bruit d’obscurité sont réduits dans le dispositif OPT comprenant des résonateurs RO. Nous rajoutons que cette architecture est intrinsèquement rapide car elle présente une faible capacité du pixel.

[69] La figure 4a illustre un premier mode de réalisation d’un résonateur optique RO selon l’invention, hybridé avec un circuit intégré de lecture ROIC en connectant la couche métallique supérieure M1 du résonateur RO à une électrode de lecture EL enterrée appartenant au circuit intégré de lecture ROIC.

[70] Un dispositif hybride optoélectronique comprend au moins un pixel Pxl formant une matrice. Dans la solution décrite par l’invention, chaque pixel comprend un résonateur optique RO dont la structure photodétectrice PD est réalisée dans un premier matériau semi-conducteur SC1 généralement de type lll-V. Le dispositif comprend en outre un circuit intégré de lecture ROIC réalisé dans un second matériau semi-conducteur SC2 généralement en silicium et disposé sur un substrat en silicium Sub2. Le circuit de lecture ROIC est généralement réalisé au moyen d’une pluralité de transistors et de couches minces en matériau conducteurs, semi-conducteurs ou diélectriques selon la technologie CMOS (non représentés ici pour simplifier l’illustration) sur le substrat Sub2 en silicium.

[71] La plaquette (« wafer » en Anglais) comprenant les couches composant la partie optique et la plaquette comprenant le circuit de lecture ROIC sont assemblées par une structure planaire d’assemblage SPA comprenant un empilement de couches appartenant au nano-résonateur optique RO ou au circuit intégré de lecture ROIC. Dans l’exemple illustré par la figure 4a, la structure planaire d’assemblage est composée d’un côté de la couche métallique réflectrice M2 appartenant à la partie optique et de l’autre côté de l’empilement de couches composé de la couche métallique M3 connectée à la masse électrique du circuit ROIC et la couche de passivation en diélectrique D2 du circuit ROIC. Plus de détails sur le procédé d’assemblage seront exposés ultérieurement. [72] Alternativement, Il est possible de réaliser un assemblage non pas métal- métal comme illustré sur la figure 4a mais un assemblage diélectrique- diélectrique. La structure planaire d’assemblage SPA dans ce cas est composée de la couche de passivation externe diélectrique de la partie optique et la couche de passivation externe en diélectrique du circuit intégré de lecture ROIC ainsi que la couche métallique miroir M2.

[73] Comme décrit précédemment, le résonateur optique RO comprend une structure photo-détectrice PD réalisée en matériau semi-conducteur de type lll-V et définissant une mesa par exemple, une couche métallique supérieure M1 et une couche métallique réflectrice M2. La structure photo-détectrice PD est confinée entre la couche métallique réflectrice M2 et la couche métallique supérieure M1 jouant le rôle d’élément rayonnant d’une antenne sous-longueur d’onde.

[74] L’hybridation d’un pixel Pxl appartenant au détecteur d’image OPT selon l’invention est réalisée au moyen d’un via métallique de connexion V1 connectant électriquement la couche métallique supérieure M1 du résonateur optique RO (partie optique) appartenant au pixel Pxl à l’électrode de lecture EL associée au même pixel et enterrée dans la plaquette du circuit ROIC (partie électrique). Le via de connexion V1 est traversant à partir de la couche métallique supérieure M1 vers l’électrode enterrée EL en passant par la structure photo détectrice PD et la structure planaire d’assemblage SPA. Cette solution permet de réaliser une pixellisation car elle permet de lire individuellement le signal généré par chaque pixel comprenant un unique résonateur RO traversé par un via V1. Cette solution est compatible avec un assemblage de type « wafer to wafer >> pouvant être traduit par plaquette à plaquette tel que représenté sur la figure 4a à titre indicatif. Cette solution permet de réaliser une interconnexion d’un système hybride permettant la création d’une architecture d’interconnexion entre chacun des pixels Pxl et l’électrode de lecture associée à chaque pixel.

[75] Cette solution est compatible aussi avec un assemblage de type « die to wafer >> pouvant être traduit par puce à plaquette. On entend ici par puce un circuit intégré préalablement fabriqué sur une plaquette de semi-conducteur et préalablement découpé de la plaquette sans montage d’un boitier. Cette solution est compatible aussi avec un assemblage de type « multi-wafer to wafer >> pouvant être traduit par multi-plaquette à plaquette.

[76] Le via de connexion traverse l’axe central A de la structure du résonateur RO à partir de la couche métallique supérieure M1. Le diamètre du via V1 au niveau de l’accès à l’interface avec la couche M1 est inférieur à À/3n avec À la longueur d’onde de résonance et n l’indice de réfraction effectif du premier matériau semi- conducteur SC1. Le via est réalisé au centre du pixel car le mode optique horizontal TM1 a un champ faible au centre. On limite ainsi par ce positionnement la perturbation du fonctionnement du résonateur par le via. On réalise ainsi la pixellisation et l’interconnexion sans dégrader la performance du résonateur optique.

[77] Le via V1 doit traverser la structure planaire d’assemblage comprenant la couche métallique réflectrice connectée à la masse électrique et commune à l’ensemble des pixels de la matrice.

[78] De plus, pour chaque pixel Pxl , le via V1 traversant le résonateur RO associé doit connecter individuellement la couche métallique M1 à l’électrode enterrée de lecture EL.

[79] Ainsi, le via V1 est passivé par le dépôt d’une couche de passivation interne PI de matériau diélectrique déposée sur ses parois internes pour l’isoler électriquement de la seconde couche métallique réflectrice M2 et de la structure planaire d’assemblage SPA. La couche interne de passivation PI assure aussi un rôle de protection optique en isolant le via V1 de la structure photo-détectrice PD pour éviter d’altérer les performances optiques du résonateur RO.

[80] La structure d’un pixel de détecteur matriciel infrarouge selon l’invention décrite à la figure 4a est réalisable via un procédé de fabrication basé sur les étapes technologiques d’une ligne de production pour la fabrication des circuits ou microsystèmes à base de semi-conducteurs lll-V.

[81 ] Par « procédé lll-V >> on entend les procédés trouvés dans des environnements de salle blanche traitant couramment des plaquettes (« wafers >> en anglais) au format 100mm ou inférieurs. Les plaquettes sont souvent traitées individuellement, ou par lot de quelques unités au maximum. Une fraction majoritaire de la manipulation des tranches est manuelle. Les opérations de lithographies se font par des procédés contact ou par projection, avec des résolutions de l’ordre du pm allant jusqu'à 500nm. La structuration des couches et structures métalliques est réalisée par des dépôts de type « lift-off >> ou gravure ionique. Les métaux généralement utilisés sont les métaux nobles comme le platine (Pt), l’or (Au) et l’argent (Ag). Les étapes technologiques de collage et de planarisation de type CMP sont peu courantes avec ce type de procédé.

[82] L’invention propose un procédé de type « procédé lll-V >> pour fabriquer un résonateur optique RO mais aussi pour réaliser l’assemblage, la pixellisation et l’interconnexion du pixel Pxl contenant le résonateur optique fabriqué. Nous nous limiterons à représenter les étapes technologiques du procédé P1 pour deux pixels Pxl1 et Pxl2 pour simplifier la compréhension du procédé. Cependant, les étapes du procédé sont généralisables pour une pluralité de pixels appartenant au même système hybride et elles sont réalisables d’une façon simultanée pour toute la matrice de pixels. Les étapes de ce procédé sont illustrées à la figure 4b.

[83] La première étape 100 du procédé P1 consiste à assembler par une structure planaire d’assemblage SPA, une première structure planaire S1 à un circuit intégré de lecture ROIC préalablement fabriqués. La première structure S1 présente l’échantillon utilisé pour fabriquer la partie optique et comprend un empilement d’une couche en un matériau semi-conducteur de type lll-V (formant une couche photo détectrice) et d’une couche métallique réflectrice M2. Comme expliqué précédemment, il est envisageable d’utiliser pour la partie optique une première structure planaire S1 comprenant un empilement d’une pluralité de couches en différents matériaux semi-conducteurs formant ensemble une hétéro- structure de couches photo-détectrices qui vont servir pour la fabrication des structures photo-détectrices des résonateurs. Nous nous limitons à présenter une seule couche photo détectrice SC1 dans les illustrations suivantes par souci de simplification mais sans perte de généralité. La première structure est déposée sur un premier substrat Subi . Le circuit intégré de lecture ROIC est réalisé dans une plaquette silicium, il est déposé sur un deuxième substrat Sub2 et il comprend deux électrodes de lecture enterrées EL1 et EL2. La première électrode EL1 est destinée à lire le signal du premier pixel Pxl1 ; la seconde électrode EL2 est destinée à lire le signal du premier pixel Pxl2. [84] L’assemblage est réalisé par collage, technique en plein développement et qui constitue un progrès important pour la réalisation d’étapes technologiques dites « above IC », c'est-à-dire d’étapes réalisables directement sur la plaque du circuit de lecture ROIC, typiquement de type CMOS, et de manière collective sur l’ensemble des puces. Cette compatibilité avec les moyens de fabrication CMOS est adaptée à une baisse significative des coûts de production et à la possibilité d’atteindre des motifs technologiques de taille plus fine.

[85] Le résultat de l’étape d’assemblage 100 est illustré dans la vue en coupe 100a où on observe la structure S1 assemblée au circuit de lecture ROIC tel que la structure planaire d’assemblage SPA est constituée de la couche métallique réflectrice M2 appartenant à la première structure S1 et de l’empilement composé d’une couche métallique M3 connectée à la masse électrique du circuit de lecture ROIC et d’une couche de passivation du circuit ROIC notée D2 en matériau diélectrique. L’étape d’assemblage 100 assure alors la connexion électrique de la couche métallique réflectrice M2 à la masse électrique globale du système hybride.

[86] La deuxième étape 200 consiste à détacher le substrat Subi pour garder seulement le substrat Sub2 sur lequel est fabriqué le circuit de lecture ROIC. La structure obtenue suite à la réalisation de l’étape 200 est illustrée dans la vue en coupe 200a.

[87] La troisième étape 300 consiste à réaliser, pour chaque électrode de lecture enterrée EL, un résonateur optique RO et à connecter ledit résonateur optique RO à l’électrode enterrée associée EL. Plus précisément, la connexion est réalisée entre la couche métallique supérieure M1 de chaque résonateur et l’électrode de lecture associée. La connexion est réalisée au moyen d’un via métallique V1 traversant la structure du résonateur optique RO et la structure planaire d’assemblage SPA comme décrit précédemment.

[88] L’étape 300 de réalisation et de connexion du résonateur optique RO1 (et respectivement RO2) comprend une succession de sous-étapes compatibles avec un procédé de type « lll-V >>.

[89] La première sous étape 301 consiste à réaliser un trou d’interconnexion IH traversant de la couche photo-détectrice (ou l’empilement des couches photo- détectrices) du premier matériau semi-conducteur SC1 jusqu’à l’électrode enterrée EL1 en passant par la structure planaire d’assemblage SPA. La sous- étape 301 est, par exemple, réalisée au moyen d’une opération de gravure ionique ou plasma. Les trous d’interconnexion IH obtenus suite à la réalisation de la sous-étape 301 sont illustrés dans la vue en coupe 301a.

[90] La deuxième sous-étape 302 consiste à réaliser une couche de passivation interne PI pour chacun des vias de connexion V1. Cette sous-étape est, par exemple, réalisée en déposant dans un premier temps une couche en diélectrique sur l’ensemble de la plaquette (ou « wafer ») de façon à remplir les trous IH, puis en gravant sélectivement la couche en diélectrique pour garder seulement une partie de la couche déposée couvrant les parois intérieures de chacun des trous IH. Dans l’illustration 302a du résultat de la sous étape de passivation des vias 302, on observe les couches de passivation internes qui couvrent les parois tout en laissant la possibilité d’accès aux électrodes de lecture EL à travers les trous IH.

[91] La troisième sous-étape 303 consiste à déposer un matériau conducteur sur une surface de la couche du premier matériau semi-conducteur SC1 , centrée sur chacun des trous d’interconnexion IH pour réaliser la couche métallique supérieure M1 de chacun des résonateurs RO. Simultanément à la réalisation des couches métalliques supérieures, la sous-étape 303 permet en outre de remplir les trous d’interconnexion IH pour réaliser pour chaque résonateur RO le via métallique V1 connectant électriquement la couche métallique supérieure M1 à l’électrode enterrée EL appartenant au même pixel Pxl.

[92] La sous-étape 303 est, par exemple, réalisée via un procédé de dépôt de type « lift-off ». Il s’agit d’une technique additive utilisée en microtechnique visant à créer des motifs d'un matériau cible (dans ce cas les couches supérieures M1 ) sur la surface d'un substrat (dans ce cas l’empilement des couches M2 et SC2) en utilisant un matériau sacrificiel (généralement une résine photosensible). La structure obtenue suite à la réalisation de la sous-étape 303 est illustrée dans la vue en coupe 303a. on observe les couches supérieures M1 de chacun des résonateurs RO1 et RO2. [93] La quatrième sous-étape 304 consiste à graver sélectivement la couche du premier matériau semi-conducteur SC1 pour réaliser pour chaque résonateur une structure photo-détectrice PD. Sur l’illustration 304a du résultat de cette sous- étape, on observe la structure photo-détectrice PD confinée entre la couche métallique réflectrice M2, connectée à la masse électrique, et la couche métallique supérieure M1 , connectée à l’électrode de lecture EL.

[94] Ainsi, le procédé P1 selon un mode de réalisation de l’invention permet de réaliser au moins un résonateur optique RO selon l’invention formant un pixel Pxl d’un système optoélectronique tout en réalisant l’opération d’hybridation de la partie optique avec la partie électrique du système.

[95] Nous allons dans la partie suivante décrire un second mode de réalisation de la structure de résonateur optique RO selon l’invention compatible avec un « procédé CMOS >> d’une ligne de production en fonderie silicium. Par « procédé CMOS », on entend les procédés trouvés dans des environnements salle blanche traitant des plaquettes (ou « wafer >>) de large format (200mm, 300mm, 450mm). Les plaquettes sont manipulées par des automates, et sont souvent traités par lots de 10 à 25 unités qui se branchent directement sur les équipements. Les opérations de lithographie sont des lithographies de type pas à pas réalisées par projection avec des résolutions largement submicroniques. La structuration des métaux est réalisée par des procédés damascènes comprenant des étapes de dépôt d’une couche isolante suivi par une gravure de la couche d’isolant puis le dépôt du métal dans la cavité créée, et finalement une planarisation de type CMP pour retirer le métal excédentaire. Les structures de métaux peuvent aussi être réalisées par usinage ionique. Les métaux nobles sont moins courants car ils contaminent les structures de type CMOS, à l’exception du cuivre qui est omniprésent, du fait de son utilisation pour la réalisation des niveaux d’interconnexion entre les transistors. La gestion de la contamination par des structures métalliques est réalisée via des étapes de décontamination, et/ou par encapsulation.

[96] L’utilisation d’un procédé de type CMOS pour fabriquer les systèmes hybrides permet un accès à des lignes de production de slilicium et donc à une fabrication présentant un bas coût et de grands volumes. [97] La figure 5a illustre un deuxième mode de réalisation de l’hybridation d’un résonateur optique appartenant à un système hybride optoélectronique, selon l’invention. Ce second mode de réalisation est compatible avec un « procédé CMOS >>.

[98] Le deuxième mode de réalisation du résonateur optique RO diffère du premier mode de réalisation par les caractéristiques suivantes : o la couche métallique supérieure M1 couvre une partie de la surface notée 20A de la structure photo-détectrice PD et non sa totalité comme dans le premier mode de réalisation, o la couche métallique supérieure M1 est encapsulée par une couche d’encapsulation ENC en matériau diélectrique pour éviter la migration du cuivre par exemple contaminant les autres composants du système.

[99] La figure 5b illustre un procédé de fabrication P2 pour réaliser un résonateur optique appartenant à un système hybride optoélectronique selon un deuxième mode de réalisation de l’invention.

[100] Le procédé de fabrication P2 est un « procédé CMOS ». Les étapes d’assemblage 100 et de détachement 200 sont similaires au procédé P1 décrit précédemment.

[101] L’étape 300 de réalisation et de connexion du résonateur optique RO1 (et respectivement RO2) comprend une succession de sous-étapes compatibles avec un procédé de type « CMOS ».

[102] La sous-étape 301 de gravure des trous IH est similaire à celle du procédé P1 décrit précédemment.

[103] La sous-étape 302 de passivation interne des vias V1 reprend le même principe que celle du procédé P1 avec une différence: la gravure sélective de la couche en diélectrique définit des cavités notées Cav au niveau des accès aux trous IH qui vont servir ultérieurement à accueillir les structures métalliques supérieures M1 de chacun des résonateurs. Sur l’illustration 302b du résultat de cette sous-étape, on observe les cavités Cav obtenues suite à l’opération de gravure. [104] La sous-étape 303 de réalisation des couches métalliques supérieures M1 est réalisée par des procédés damascènes comme décrit précédemment. Sur l’illustration 303b, on observe les couches métalliques M1 remplissant les cavités Cav.

[105] Dans le procédé P2, l’étape 300 comprend en outre une sous-étape 305 de dépôt d’une couche d’encapsulation en matériau diélectrique couvrant l’ensemble des couches métalliques supérieures M1. La sous-étape 305 est suivie d’une sous-étape 305’ de gravure sélective de la couche en matériau diélectrique préalablement déposée pour garder au moins les parties couvrant la couche métallique supérieure M1 réalisant ainsi une couche d’encapsulation ENC tel que décrit sur la figure 5a.

[106] La figure 5c illustre une vue en coupe théorique agrandie au niveau d’un trou d’interconnexion passivé réalisé avec le procédé de la figure 5b. D’un autre côté, la figure 5d illustre une vue en coupe réaliste agrandie au niveau d’un trou d’interconnexion passivé réalisé avec le procédé de la figure 5b.

[107] La sous-étape 302 de passivation interne des vias V1 comprend une opération de gravure de la couche en diélectrique pour créer les cavités Cav et ne garder qu’une fine couche de diélectrique au niveau des parois internes d’un trou d’interconnexion IH. La figure 5c illustre une vue en coupe agrandie de la structure idéalement obtenue par cette sous-étape. Cependant, d’un point de vue pratique, la couche en diélectrique est généralement sur-gravée pour éviter les risques de coupe-circuit au niveau de l’accès au via V1 . La structure obtenue par sur-gravure est illustrée sur la figure 5d : dans ce cas plus réaliste, il existe un risque de court-circuit entre la structure photo-détectrice PD et la couche métallique supérieure M1. En effet, la partie supérieure de la structure photodétectrice PD au niveau trou d’interconnexion IH est non couverte par la couche diélectrique. Cette partie sera alors en contact direct avec le métal déposé pour remplir le via V1 affectant ainsi les performances du résonateur optique RO.

[108] Un troisième mode de réalisation de l’architecture d’un résonateur optique selon l’invention permet de tenir compte des contraintes décrites à la figure 5d.

[109] La figure 6a illustre un troisième mode de réalisation de l’hybridation d’un résonateur optique appartenant à un système hybride optoélectronique permettant de surmonter la limitation décrite précédemment. En effet, Le troisième mode de réalisation du résonateur optique RO diffère du second mode de réalisation par la caractéristique suivante : l’entrée du via métallique V1 est entourée par un anneau d’arrêt de gravure AG (pouvant être appelé aussi anneau d’arrêt de polissage) réalisé avec un matériau diélectrique. Cette structure d’anneau permet d’arrêter la gravure de la couche électrique de passivation exactement au niveau des accès aux trous d’interconnexion IH de chacun des vias V1. Cette solution impose la réalisation d’une couche supérieure M1 ayant une épaisseur plus importante dans la zone centrale couvrant l’accès au via V1 et l’anneau d’arrêt de gravure AG et une épaisseur plus faible dans une zone périphérique.

[110] La figure 6b illustre un procédé de fabrication P3 pour réaliser un résonateur optique appartenant à un système hybride optoélectronique selon le troisième mode de réalisation.

[111] Le procédé de fabrication P3 est un « procédé CMOS ». Les étapes d’assemblage 100 et de détachement 200 sont similaires aux procédés P1 et P2 décrits précédemment.

[112] Dans le procédé P3, la troisième étape 400 consiste à déposer une couche d’arrêt de gravure CAG sur la couche du premier matériau semi-conducteur SC1 préalablement à l’étape de réalisation et de connexion 300 d’un résonateur optique RO1 (ou RO2) à l’électrode enterrée associée EL1 (ou EL2).

[113] L’étape 300 de réalisation et de connexion du résonateur optique RO1 (et respectivement RO2) comprend une succession de sous-étapes compatibles avec un procédé de type « CMOS ».

[114] La première sous-étape 301 de gravure des trous IH est similaire à celle du procédé P1 et P2 décrite précédemment.

[115] La deuxième sous-étape 302 de passivation interne des vias V1 est similaire à celle du procédé P1 et P2 décrite précédemment.

[116] La troisième sous-étape 306 consiste à graver sélectivement la couche d’arrêt de gravure CAG (pouvant être appelée aussi couche d’arrêt de polissage) pour réaliser un anneau d’arrêt de gravure AG (ou anneau d’arrêt de polissage) entourant l’accès de chacun des trous d’interconnexions IH et une cavité ENC_CAV1 autour dudit anneau d’arrêt de gravure AG servant à accueillir la couche métallique supérieure M1.

[117] La quatrième sous-étape 303 consiste à déposer un matériau conducteur pour remplir le trou d’interconnexion IH du matériau conducteur et pour réaliser le via métallique V1 connectant électriquement ladite couche métallique supérieure M1 à l’électrode enterrée EL1 (ou EL2). De plus, la sous-étape 303 consiste à déposer un matériau conducteur pour remplir la cavité ENC_CAV1 autour de l’anneau d’arrêt de gravure AG permettant de réaliser une couche métallique supérieure M1 .

[118] La cinquième sous-étape 305 de dépôt d’une couche d’encapsulation en matériau diélectrique est similaire à la sous-étape 305 décrite pour le procédé P2.

[119] La sixième sous-étape 305’ consiste à graver sélectivement la couche d’encapsulation ENC pour découvrir l’accès du via V1 .

[120] La septième étape 307 consiste à déposer une couche de matériau conducteur sur le via V1 de manière à connecter le via V1 à la couche métallique supérieure M1 entourant l’anneau d’arrêt de gravure AG réalisé pendant la quatrième sous-étape 303.

[121] La huitième sous-étape 305 de dépôt d’une couche d’encapsulation en matériau diélectrique est similaire à la sous-étape décrite pour le procédé P2.

[122] La neuvième sous-étape 305’ de gravure de la couche d’encapsulation ENC est similaire à la sous-étape 305’ décrite pour le procédé P2.

[123] La dixième sous-étape 304 consiste à graver sélectivement la couche du premier matériau semi-conducteur SC1 pour réaliser pour chaque résonateur une structure photo-détectrice PD d’une façon similaire aux procédés P1 et P2.

[124] Ainsi, l’architecture de pixels selon l’invention basés sur les résonateurs optiques intégrés avec des circuits de lecture décrite précédemment présente une nouvelle solution pour la réalisation des capteurs d’images matriciels présentant les avantages techniques suivants : o une architecture de matrice de pixels compacte permettant l’obtention d’une haute résolution ; o un système global à volume réduit par rapport aux imageurs de l’état de l’art grâce à l’assemblage direct entre partie optique et partie électrique ; o une performance optique améliorée mettant en oeuvre les avantages des résonateurs optiques ; o une réduction du bruit d’obscurité grâce à la limitation de la surface des zones photo-détectrices en matériaux semi- conducteurs ; o la réduction des phénomènes de diaphonies entre les pixels puisque chaque pixel correspond à un résonateur optique singulier.

[125] En guise de conclusion, l’invention décrite permet de réaliser l’hybridation d’un système optoélectronique ayant au moins un pixel comprenant un résonateur optique de type MIM. La pixellisation et l’interconnexion d’un pixel est réalisée au moyen d’un via de connexion traversant la structure du résonateur optique pour le connecter à l’électrode de lecture enterrée appartenant au circuit de lecture ROIC. Plusieurs modes de réalisation de la structure d’un pixel selon l’invention ont été décrits à titre indicatif sans perte de généralité. L’invention décrite permet en outre de réaliser un procédé de fabrication pour chaque mode de réalisation. Le premier procédé P1 est compatible avec une ligne de production de type « procédé lll-V >>. Le deuxième procédé P2 et le troisième procédé P3 sont compatibles avec une ligne de production de type « procédé CMOS ».