以下、本発明の実施の形態について、添付� ��面を参照して詳細に説明する。
 図1は、本発明の実施の形態に係る積層基板 構造体を示す断面図である。図中11はベース� ��板であるガラス基板を示す。ガラス基板11� �、相互に対向する一対の主面11a,11bを有する� ��ガラス基板11には、導電部材12が埋設されて いる。導電部材12は、主面11b上に形成され、� ��述するシリコン基板15と電気的に接続する� �この導電部材12は、ガラス基板11の主面11a,11b の少なくとも一方の主面(ここでは両主面)で� ��出している。なお、ベース基板としてガラ� ��基板を用いることにより、シリコン基板と� ��接合性を高めることができる。

 導電部材12を構成する材料としては、シ� �コン、Cu,Ni,Coなどの金属、導電性ペーストな どの導電性材料を挙げることができる。導電 部材12をシリコンで構成する場合、シリコン� ��板に突出部を設け、その突出部をガラス基� ��の一方の主面に当接させた状態で両基板を� ��熱下で押圧してガラス基板に突出部を埋設� ��せた後、両面を研磨処理することにより、� ��リコン製の導電部材12を埋設したガラス基� �11を作製することができる。このように、導 電部材12にシリコンを用いることにより、高� ��でも気密性を確保して導通をとることがで� ��る。

 ガラス基板11の主面11bには、導電部材12の 一方の露出部分とそれぞれ電気的に接続する ように導電層である金属層13が形成されてい� ��。金属層13を構成する材料としては、TiN、Au 、Al、Crなどを挙げることができる。

 金属層13上には、金属シリサイド層14が形 成されている。すなわち、金属シリサイド層 14と導電部材12との間に金属層13が設けられた 構成となっている。この金属シリサイド層14� ��、金属がシリサイド化されて得られた層で� ��り、例えば、ガラス基板11と後述するシリ� �ン基板15とを接合する際に、シリサイド化可 能な金属をシリサイド化することにより形成 される。ここで、シリサイド化可能な金属と しては、Ti、Mo、Ni、Pt、Co、Auなどを挙げるこ とができる。特に、シリサイド化可能な金属 としてTiを用いることにより、低温処理で接� ��抵抗を下げることが可能となる。

 導電部材12上に形成された金属層13及び金 属シリサイド層14は、導電部材12とガラス基� �11上に接合されるシリコン基板15とを電気的� ��接続する接続電極を構成する。なお、本実� ��の形態においては、接続電極が2層である場 合について説明しているが、本発明において は、シリコン基板15側に金属シリサイド層14� �設けられていれば、接続電極が1層(すなわち 金属シリサイド層のみ)又は3層以上の構成と� ��っても良い。

 ガラス基板11の主面11b上には、シリコン� �板15が接合されている。これにより、本実施 の形態に係る積層基板構造体が作製される。 本実施の形態に係る積層基板構造体において は、シリコン基板15と導電部材12との間に金� �シリサイド層14が設けられている。なお、上 述したように、金属シリサイド層14は、シリ� ��ン基板15がガラス基板11上に接合される際に 形成される。

 ガラス基板11とシリコン基板15との間の接 合は、陽極接合により行われることが好まし い。これにより、ガラス基板11とシリコン基� ��15との間の接合を確実に行うことができる� �ここで、陽極接合とは、所定の温度(例えば4 00℃以下)で所定の電圧(例えば300V~1kV)を印加� �ることにより、シリコンとガラスとの間に� �きな静電引力が発生して、界面で共有結合� �起こさせる処理をいう。この界面での共有� �合は、シリコンのSi原子とガラスに含まれる O原子との間のSi-O結合である。したがって、� ��のSi-O結合により、シリコンとガラスとが強 固に接合して、両者間の界面で非常に高い密 着性を発揮する。このような陽極接合を効率 良く行うために、ガラス基板11のガラス材料� ��しては、例えば、パイレックス(登録商標)� �ラス、テンパックス(登録商標)ガラスである ことが好ましい。

 上記構成を有する積層基板構造体の製造� ��法においては、少なくとも一方の主面で露� ��した状態で埋め込まれた導電部材を有する� ��ラス基板を準備し、前記導電部材上にシリ� ��イド化可能な金属で構成された金属層を形� ��し、前記金属層に接触するようにしてシリ� ��ン基板を配置した状態で、前記ベース基板� ��前記シリコン基板とを接合する際に、前記� ��リサイド化可能な金属をシリサイド化して� ��記導電部材と前記シリコン基板との間に金� ��シリサイド層を設ける。

 すなわち、図2(a)に示すように、シリコン 基板15を準備する。このシリコン基板15は、� �ォトリソグラフィ及びエッチングなどによ� �厚さが調整されている。次いで、図2(b)に示� ��ように、導電部材12が埋め込まれたガラス� �板11を準備する。このガラス基板11は、シリ� ��ン基板に突出部を設け、その突出部をガラ� ��基板11の一方の主面に当接させた状態で両� �板を加熱下で押圧してガラス基板11に突出部 を埋設させた後、両面を研磨処理することに より作製する。

 次いで、図2(c)に示すように、ガラス基板 11の主面11b上に、スパッタリングや蒸着など� ��より金属層13を形成し、その金属層13上に、 スパッタリングや蒸着などにより、金属シリ サイド層を形成するための金属層14’を形成� ��る。このとき、金属層14’を構成する材料� �はシリサイド化可能な金属を用いる。その� �、図2(d)に示すように、フォトリソグラフィ� ��びエッチングにより金属層13,14’をパター� �ングして、導電部材12上に金属層13,14’の積� ��体を形成する。最後に、金属層13,14’を形� �したガラス基板11の主面11b上にシリコン基板 15を接合する。このとき、接合温度は常温よ� ��も高くなる、例えば陽極接合においては400� ��程度になるので、この熱により金属層14’� �構成するシリサイド化可能な金属がシリコ� �と反応してシリサイド化する。これにより� �金属層13とシリコン基板15との間に金属シリ� ��イド層14が形成される。

 このようにして得られた積層基板構造体� ��、シリコン基板15と導電部材12との間に金属 シリサイド層14が介在されているので、低抵� ��コンタクトを実現することができ、ガラス� ��板11を貫通する導電部材12とそのガラス基板 に接合されるシリコン基板15との間の導電性� ��高くすることができる。

 次に、本発明の効果を明確にするために行� ��た実施例について説明する。
 上記方法により積層基板構造体(導電部材12/ 金属層13/金属シリサイド層14/シリコン基板15) (実施例)を作製した。この積層基板構造体に� ��いて、シリコン基板15と金属シリサイド層14 との間の接触面積を0.003mm ² とし、導電部材12の断面積を0.1mm ² とした。また、比較のために、金属シリサイ ド層14を設けない積層基板構造体(導電部材/� �属層/シリコン基板)(比較例)を作製した。こ� ��らの実施例及び比較例の積層基板構造体に� ��ける抵抗値を測定したところ、実施例の積� ��基板構造体は40ω程度であり、比較例の積層 基板構造体は100kω~200kωであった。このよう� �、金属シリサイド層を有する積層基板構造� �は、低抵抗コンタクトを実現できることが� �った。

 図3は、本発明の実施の形態に係る積層基 板構造体を用いた静電容量型加速度センサを 示す断面図である。図3に示す静電容量型加� �度センサは、本実施の形態に係る積層基板� �造体のシリコン基板15に加工が施されて、可 動電極である錘部15aとこの錘部15aを揺動可能 に支持する梁部15bとが設けられている。また 、錘部15aと所定の間隔をおいて固定電極16が� ��ラス基板11上に形成されている。この固定� �極16はガラス基板11に埋め込まれた導電部材1 2と電気的に接続されている。また、シリコ� �基板15の積層基板構造体側と反対側の主面上 にはガラス基板17が接合されている。このよ� ��に、シリコン基板15をガラス基板11,17で挟み 込むことにより、キャビティ18が構成される� ��このキャビティ18内に錘部15a及び固定電極16 が配置される。これにより、錘部15aと固定電 極16との間に静電容量が発生し、錘部15aの変� ��に対応する容量変化で加速度を測定する。

 このような静電容量型加速度センサにお� ��ては、シリコン基板15と導電部材12との間に 金属シリサイド層14が介在されているので、� ��抵抗コンタクトを実現することができ、直� ��抵抗の小さい静電容量型加速度センサを得� ��ことができる。

 本発明は上記実施の形態に限定されず、� ��々変更して実施することが可能である。例� ��ば、本実施の形態においては、ガラス基板� ��シリコン基板を用いた場合について説明し� ��いるが、本発明においては、ガラス基板や� ��リコン基板以外の基板を用いても良い。ま� ��、本実施の形態においては、静電容量型物� ��量センサが静電容量型加速度センサである� ��合について説明しているが、本発明は、静� ��容量型角速度センサや静電容量型圧力セン� ��にも同様に適用することができる。また、� ��層基板構造体における電極や各層の厚さや� ��質については本発明の効果を逸脱しない範� ��で適宜設定することができる。また、上記� ��施の形態で説明したプロセスについてはこ� ��に限定されず、工程間の適宜順序を変えて� ��施しても良い。その他、本発明の目的の範� ��を逸脱しない限りにおいて適宜変更するこ� ��が可能である。