技术领域

本发明是有关于液晶显示面板， 特别是有关于一种液晶显示面板及其栅极驱动 电路。 背景技术

液晶显示器（Liquid Crystal Display, LCD)具有低辐射、 体积小及低耗能等优点， 已 逐渐取代传统的阴极射线管（Cathode Ray Tube, CRT)显示器， 因而被广泛地应用在笔记型 计算机、 个人数字助理（personal digital assistant ; PDA)、 平面电视， 或移动电话等信 息产品上。 传统液晶显示器的方式是利用外部驱动芯片来 驱动面板上的画素以显示影像， 但 为了减少组件数目并降低制造成本， 近年来逐渐发展成将驱动电路的结构直接制作 于显示面 板上， 例如应用将栅极驱动电路整合于液晶面板 (Gate On Array; G0A)的技术。

请参阅图 1， 中国台湾专利公开的第 201044368号先前技术中一采用 G0A技术的液晶显 示装置 100。 液晶显示装置 100包含一源极驱动电路 110、 一栅极驱动电路 120、 一时序控制 器 130、 数条数据线 DL (1) 〜DL (M) 、 数条栅极线 GL (1) 〜GL (N) ， 以及一像素矩阵。 像素矩阵包含数个像素单元 PX， 每一像素单元 PX 包含一薄膜晶体管（Thin Fi lm Transistor, TFT)开关 TFT、 一液晶电容 CLC 和一储存电容 CST， 分别耦接于相对应的数据 线、 相对应的栅极线， 以及一共同电压 VC0M 。 时序控制电路 130可产生源极驱动电路 110 和栅极驱动电路 120运作所需的信号， 例如起始脉冲信号 VST和频率信号 CK、 XCK o 源极驱 动电路 110可产生对应于显示影像的数据驱动信号 SD (1)〜SD (M)。 栅极驱动电路 120包含 有复数级串接的移位缓存单元 SR (1)〜SR (N) ， 其输出端 OUT (1)〜0UT (N) 分别耦接于 相对应的栅极线 GL (1)〜GL (N) ， 可依据频率信号 CK、 XCK和起始脉冲信号 VST， 依序输 出开启晶体管开关所需的栅极驱动信号 SG (1)〜SG (N) 。 为了提供足够的驱动能力， 移位 缓存单元 SR (1)〜SR (N) 一般会使用大尺寸的输出薄膜晶体管。

请参阅图 2， 中国台湾专利公开第 201112211号公开了先前技术中一液晶显示装置 200 的简化方块示意图。 图 2仅显示了液晶显示装置 200的部分结构， 包含数条栅极线 GL (1)〜 GL (N)、一栅极驱动电路 210和一时序控制器（Timing Control ler) 220。栅极线 GL (1)〜GL (N) 设于液晶显示装置 200的显示区域 230内，可分别依据栅极驱动信号 GS (1)〜GS (N)来驱动画 素。 栅极驱动电路 210设于液晶显示装置 200的非显示区域 240内， 其包含复数级移位缓存 单元 SR (1)〜SR (N)， 可依据时序控制器 220所产生的起始脉冲信号 VST (l)和频率信号 CK、 XCK来输出栅极驱动信号 SG (1)〜SG (N)至相对应的栅极线 GL (1)〜GL (N)，其中 N为正整！：。 液晶显示装置 200采用单边布局单端驱动的架构， 即栅极驱动电路 210设置于栅极线 GL (1) 〜GL (N)的一侧， 并从同一侧来驱动栅极线 GL (1)〜GL (N)。

图 3为先前技术的液晶显示装置 200在运作时的时序图。 在驱动液晶显示装置 200时， 第一级移位缓存单元 SR (1)依据时序控制器 220所产生的起始脉冲信号 VST (1)来输出第一级 栅极驱动信号 GS (1)， 而第二级至第 N级移位缓存单元 SR (2)〜SR (N)则分别依据前一级移位 缓存单元 SR (1)〜SR (N-1)所产生的起始脉冲信号 VST (2)〜VST (N)来输出第二级至第 N级栅 极驱动信号 SG (2)〜SG (N)。 图 3说明了液晶显示装置 200在显示数个画面中两相邻画面 F (N)和 F (N+1)时， 起始脉冲信号 VST (1)〜VST (N)的时序图。

众所周知， 将栅极驱动电路在液晶显示装置（TFT-LCD)面板� ��的技术（G0A ： Gate on Array I GIP : Gate in panel)能降低集成电路（IC)成本， 可减小面板 (Panel)周边基板面积 (Board Area)大小， 但是同时面板上 G0A的复杂电路的稳定性， 信赖性， 功耗等等， 也成了 设计者们很头疼的问题。 一般的 G0A电路输出一个栅极信号（Gate l ine signal)就需要至少 一个移位缓存单元（shift register)实现， 故 N条栅极线（gate l ine) , 就会需要 N个以上 的移位缓存单元（shift register)才能形成完成的电路循环结构。 而外部的信号线也会因为 需要同时进入到 N个以上的移位缓存单元（shift register)而使信号（signal)的功耗及延迟 更严重。

为了降低输入信号的电阻电容失真 (RC distortion) , 提高电路的信赖性， 同时在满足 保证电路驱动的前提下， 进一步简化 G0A的电路， 也能进一步减小电路所占空间， 便有需要 提供一种 G0A电路架构， 能够解决前述问题。 发明内容

有鉴于此， 本发明的主要目的在于提供一种体积小、 可减小输入的频率信号的电阻电容 失真的液晶显示面板及其栅极驱动电路。

为达到上述目的， 本发明提供一种液晶显示面板， 其包含：

N/2+1个串接的第一移位缓存单元， 用以输出 N个栅极信号至 N条栅极线， 其中该 N条 栅极线的 N为大于 2的偶数。

第 N/2个所述第一移位缓存单元由外部输入第 N个起始脉冲信号、 多个频率信号、 一关 闭电压信号及第 N+1个栅极信号， 并输出第 N个栅极信号、 第 N+2个起始脉冲信号及第 N-1 个栅极信号。

第 N/2个所述第一移位缓存单元包含：

场效应晶体管 T1及 T15其均为上拉单元 以输出第 N个栅极信号及第 N-1个栅极信号； 场效应晶体管 T4， 其为进位单元， 以输出第 Ν+2个起始脉冲信号；

场效应晶体管 Τ2、 Τ6、 Τ8及 Tl l， 其均为保持单元， 使该栅极信号的输出保持在所需的 电位；

场效应晶体管 T3、 T5、 T12、 T13及 Τ16， 其均为放电单元， 将高的电位拉至低的电位； 场效应晶体管 Τ14， 其为放电复位单元； 以及

场效应晶体管 Τ10， 其提供起始脉冲信号的信号进入的缓冲作用；

其中场效应晶体管 T1的栅极通过电容分别与场效应晶体管 Τ2、 Τ3的漏极、 场效应晶体 管 T1的源极、场效应晶体管 T15的栅极相连接， 场效应晶体管 T1的栅极与场效应晶体管 Τ5 的漏极、 场效应晶体管 Τ4的栅极、 场效应晶体管 T11的漏极、 场效应晶体管 T13的源极、 场效应晶体管 T14的漏极、 场效应晶体管 T10的源极相连接， 场效应晶体管 T1的漏极分别 与场效应晶体管 Τ4及 Τ6的漏极、 场效应晶体管 T8、 Ti l的栅极相连接， 场效应晶体管 T2 的栅极与场效应晶体管 T6的源极相连接， 场效应晶体管 T2的源极与场效应晶体管 T16、 Τ5、 Τ7、 Τ9、 Τ12、 T14的源极相连接， 场效应晶体管 Τ3的栅极与场效应晶体管 Τ5的栅极相连接， 场效应晶体管 Τ6的栅极与场效应晶体管 Τ8的源极、 场效应晶体管 Τ9的漏极相连接， 场效 应晶体管 Τ7的栅极与场效应晶体管 Τ9的栅极、场效应晶体管 T11的源极、场效应晶体管 T12 的漏极相连接， 场效应晶体管 T10的栅极与场效应晶体管 T10、 T13的漏极相连接， 场效应 晶体管 T12的栅极与场效应晶体管 T13、 T16的栅极相连接， 以及场效应晶体管 T15的源极 与场效应晶体管 T16的漏极相连接。

本发明还提供一种液晶显示面板， 包括上述栅极驱动电路， 该栅极驱动电路为第一栅极 驱动电路。

第 Ν/2个所述第一移位缓存单元由外部输入第 Ν个起始脉冲信号、 多个频率信号、 一关 闭电压信号及第 N+1个栅极信号， 并输出第 Ν个栅极信号、 第 Ν+2个起始脉冲信号及第 N-1 个栅极信号。

第 Ν/2个所述第一移位缓存单元包含：

场效应晶体管 T1及 T15其均为上拉单元 以输出第 Ν个栅极信号及第 N-1个栅极信号； 场效应晶体管 Τ4， 其为进位单元， 以输出第 Ν+2个起始脉冲信号；

场效应晶体管 Τ2、 Τ6、 Τ8及 Tl l， 其均为保持单元， 使该栅极信号的输出保持在所需的 电位；

场效应晶体管 T3、 T5、 T12、 T13及 Τ16， 其均为放电单元， 将高的电位拉至低的电位； 场效应晶体管 Τ14， 其为放电复位单元； 以及

场效应晶体管 Τ10， 其提供起始脉冲信号的信号进入的缓冲作用；

其中场效应晶体管 T1的栅极通过电容分别与场效应晶体管 Τ2、 Τ3的漏极、 场效应晶体 管 T1的源极、场效应晶体管 T15的栅极相连接， 场效应晶体管 T1的栅极与场效应晶体管 Τ5 的漏极、 场效应晶体管 T4的栅极、 场效应晶体管 T11的漏极、 场效应晶体管 T13的源极、 场效应晶体管 T14的漏极、 场效应晶体管 T10的源极相连接， 场效应晶体管 T1的漏极分别 与场效应晶体管 T4及 T6的漏极、 场效应晶体管 T8、 Ti l的栅极相连接， 场效应晶体管 T2 的栅极与场效应晶体管 T6的源极相连接， 场效应晶体管 T2的源极与场效应晶体管 T16、 Τ5、 Τ7、 Τ9、 Τ12、 T14的源极相连接， 场效应晶体管 Τ3的栅极与场效应晶体管 Τ5的栅极相连接， 场效应晶体管 Τ6的栅极与场效应晶体管 Τ8的源极、 场效应晶体管 Τ9的漏极相连接， 场效 应晶体管 Τ7的栅极与场效应晶体管 Τ9的栅极、场效应晶体管 T11的源极、场效应晶体管 T12 的漏极相连接， 场效应晶体管 T10的栅极与场效应晶体管 T10、 T13的漏极相连接， 场效应 晶体管 T12的栅极与场效应晶体管 T13、 T16的栅极相连接， 以及场效应晶体管 T15的源极 与场效应晶体管 T16的漏极相连接。

该液晶显示面板另包含一第二栅极驱动电路， 其包含 N/2+1 个串接的第二移位缓存单 元， 用以输出 Ν个栅极信号至该 Ν条栅极线。

所述第一栅极驱动电路和第二栅极驱动电路分 别位于所述液晶显示面板的右侧和左侧。 第 Ν/2个所述第二移位缓存单元由外部输入第 Ν个起始脉冲信号、 多个频率信号、 一关 闭电压信号及第 N+1个栅极信号， 并输出第 Ν个栅极信号、 第 Ν+2个起始脉冲信号及第 N-1 个栅极信号。

第 Ν/2个所述第二移位缓存单元包含：

场效应晶体管 T1及 T15其均为上拉单元 以输出第 Ν个栅极信号及第 N-1个栅极信号； 场效应晶体管 Τ4， 其为进位单元， 以输出第 Ν+2个起始脉冲信号；

场效应晶体管 Τ2、 Τ6、 Τ8及 Tl l， 其均为保持单元， 使该栅极信号的输出保持在所需的 电位；

场效应晶体管 T3、 T5、 T12、 T13及 Τ16， 其均为放电单元， 将高的电位拉至低的电位； 场效应晶体管 Τ14， 其为放电复位单元； 以及

场效应晶体管 Τ10， 其提供起始脉冲信号的信号进入的缓冲作用；

其中场效应晶体管 T1的栅极通过电容分别与场效应晶体管 Τ2、 Τ3的漏极、 场效应晶体 管 T1的源极、场效应晶体管 T15的栅极相连接， 场效应晶体管 T1的栅极与场效应晶体管 Τ5 的漏极、 场效应晶体管 Τ4的栅极、 场效应晶体管 T11的漏极、 场效应晶体管 T13的源极、 场效应晶体管 T14的漏极、 场效应晶体管 T10的源极相连接， 场效应晶体管 T1的漏极分别 与场效应晶体管 Τ4及 Τ6的漏极、 场效应晶体管 T8、 Ti l的栅极相连接， 场效应晶体管 T2 的栅极与场效应晶体管 T6的源极相连接， 场效应晶体管 T2的源极与场效应晶体管 T16、 Τ5、 Τ7、 Τ9、 Τ12、 T14的源极相连接， 场效应晶体管 Τ3的栅极与场效应晶体管 Τ5的栅极相连接， 场效应晶体管 T6的栅极与场效应晶体管 Τ8的源极、 场效应晶体管 Τ9的漏极相连接， 场效 应晶体管 Τ7的栅极与场效应晶体管 Τ9的栅极、场效应晶体管 T11的源极、场效应晶体管 T12 的漏极相连接， 场效应晶体管 T10的栅极与场效应晶体管 T10、 T13的漏极相连接， 场效应 晶体管 T12的栅极与场效应晶体管 T13、 T16的栅极相连接， 以及场效应晶体管 T15的源极 与场效应晶体管 T16的漏极相连接。

所述液晶显示面板另包含一缓冲电路， 其包含 N/2+1个串接的缓冲单元， 用以输出 Ν个 栅极信号至该 Ν条栅极线。

所述述第一栅极驱动电路和缓冲电路分别位于 所述液晶显示面板的右侧和左侧。

第 Ν/2个所述缓冲单元由外部输入多个频率信号� � 一接地电压信号及第 N+1 个栅极信 号， 并输出第 Ν个栅极信号及第 N-1个栅极信号。

所述缓冲单元包含场效应晶体管 T17、 T18及 T19, 以输出第 Ν个栅极信号及第 N-1个栅 极信号， 该效应晶体管 T17的栅极与效应晶体管 T18的漏极相连接， 效应晶体管 T17的源极 与效应晶体管 T19的漏极相连接， 效应晶体管 T18的源极与效应晶体管 T19的源极相连接。

本发明仅需要 N/2+1个移位缓存单元（shift register)即可实现输出 N个栅极信号至此 N条栅极线。 极大地简化了栅极驱动电路， 减小输入的频率信号（时钟信号）的电阻电容 失真 (RC distortion) , 减小栅极驱动电路所占用的基板 (Board)区域， 提高栅极驱动电路的信赖 性。 附图说明

图 1为先前技术采用 G0A技术的液晶显示装置的示意图；

图 2为先前技术的液晶显示装置的简化方块示意� �；

图 3为先前技术的液晶显示装置在运作时的时序� �；

图 4为本发明第一实施例的液晶显示面板的平面� �意图；

图 5为本发明第一实施例的栅极驱动电路的示意� �；

图 6为本发明第一实施例的移位缓存单元（shift register)示意图；

图 7为本发明第一实施例的移位缓存单元的输入� �号波形时序图；

图 8为本发明第一实施例的移位缓存单元的输出� �号波形时序图；

图 9为本发明第二实施例的液晶显示面板的平面� �意图；

图 10为本发明第三实施例的液晶显示面板的平面� ��意图；

图 11为本发明第三实施例的缓冲 (Buffer)电路的示意图； 以及

图 12为本发明第三实施例的缓冲 (Buffer)单元的示意图。 具体实施方式

为便于对本发明的结构及达到的效果有进一步 的了解，现结合附图并举较佳实施例详细 说明如下。

请参阅图 4， 其为本发明第一实施例的液晶显示面板 310的平面示意图。 液晶显示面板 310具有 N条栅极线 (扫描线) GL (1) ~GL (N)， 以及 M条数据线 DL (1) ~DL (M)。 栅极线 (gate line) GL (1) ~GL (N) 与数据线（data line) DL (1) ~DL (M)定义出 N*M个画素， 其中 N及 M 为大于 2 的偶数。 栅极线 GL (1) ~GL (N)电性连接于第一栅极驱动电路 312， 而数据线 DL (1) ~DL (M)电性连接于源极驱动电路 314。

液晶显示面板 310包含排列为数组的多个画素单元， 各个画素单元至少包括栅极线、数 据线、 薄膜晶体管、 液晶电容以及储存电容。 薄膜晶体管是用来作为画素单元的开关组件， 而栅极线与数据线则是用来提供其所选定的画 素单元适当的操作电压， 以分别驱动各个画素 单元而显示影像。 此外， 液晶电容是由一画素电极（pixel electrode)、 一共享电极（common electrode)及两电极之间的液晶层所构成， 且当施加电压于画素电极与共享电极时， 液晶层 中的液晶分子会依电场方向及大小重新排列， 而使透过液晶显示面板的光线呈现不同的亮度 阶调。

请参阅图 5， 其显示本发明第一实施例的第一栅极驱动电路 312示意图。 栅极驱动电路 包含 N/2+1个串接的第一移位缓存单元 312a， 这些第一移位缓存单元 312a用以输出 N个栅 极信号 G。 _UT (1) ~ G。 _UT (N)至该 N条栅极线 GL (1) ~GL (N)。 本发明仅需要 N/2+1个移位缓存单元 (shift register) 312a即可实现输出 N个栅极信号 G。 _UT (1) ~ G。 _UT (N)至该 N条栅极线 GL (1) ~GL (N)， 其中该 N条栅极线的 N为大于 2的偶数。 极大地简化了栅极驱动电路， 减小输入的频 率信号 CKV1、 CKV2、 CKV3的电阻电容失真 (RC distortion) , 减小栅极驱动电路所占用的基 板 (Board)区域， 提高栅极驱动电路的信赖性。

请参阅图 6， 其为本发明第一实施例的第一移位缓存单元（ shift register) 312a的示意 图。 第 N/2个第一移位缓存单元（shift register) 312a由外部输入起始脉冲信号 STV (N)、 频率信号 CKV1、 CKV2、 CKV3、 关闭电压 Voff信号与栅极信号 G _QUT (N+l)， 通过上述第一移位 缓存单元（shift register) 312a, 输出栅极信号 G _QUT (N)、 起始脉冲信号 STV (N+2)与栅极信号 GOUT (N-I)。场效应晶体管 T1及 T15为上拉单元，以输出栅极信号 G _QUT (N)与栅极信号 G _QUT (N-1)。 场效应晶体管 T4为进位单元， 以输出起始脉冲信号 STV (N+2)。 场效应晶体管 T2、 Τ6、 Τ7、 Τ8、 Τ9及 Ti l为保持单元， 使栅极信号的输出保持在所需的电位。 场效应晶体管 T3、 Τ5、 T12、 T13及 T16为放电单元， 将高 (High)的电位拉至低（Low)的电位。 场效应晶体管 T14为 放电复位 (Reset)单元。 场效应晶体管 T10提供起始脉冲信号 (STV)的信号进入的缓冲作用。 详细而言， 场效应晶体管 T1的栅极（gate electrode)通过电容分别与场效应晶体管 T2、 Τ3 的漏极（drain electrode)、场效应晶体管 T1的源极（source electrode)、场效应晶体管 T15 的栅极相连接； 场效应晶体管 T1的栅极与场效应晶体管 T5的漏极、 场效应晶体管 T4的栅 极、 场效应晶体管 T11的漏极、 场效应晶体管 T13的源极、 场效应晶体管 T14的漏极、 场效 应晶体管 T10的源极相连接。 场效应晶体管 T1的漏极分别与场效应晶体管 T4、 Τ6的漏极、 场效应晶体管 T8、 Ti l的栅极相连接。场效应晶体管 T2的栅极与场效应晶体管 T6的源极相 连接。 场效应晶体管 T2的源极与场效应晶体管 T16、 Τ5、 Τ7、 Τ9、 Τ12、 T14的源极相连接。 场效应晶体管 Τ3的栅极与场效应晶体管 Τ5的栅极相连接。 场效应晶体管 Τ6的栅极与场效 应晶体管 Τ8的源极、 场效应晶体管 Τ9的漏极相连接。 场效应晶体管 Τ7的栅极与场效应晶 体管 Τ9的栅极、 场效应晶体管 T11的源极、场效应晶体管 T12的漏极相连接，可作一输出信 号。 场效应晶体管 T10的栅极与场效应晶体管 T10、 T13的漏极相连接。 场效应晶体管 T12 的栅极与场效应晶体管 T13、 T16的栅极相连接。 场效应晶体管 T15的源极与场效应晶体管 T16的漏极相连接。

图 6中的栅极信号 G。 _UT (N+1) 为一输入信号， 用以作为清空存储电容 Q (N)上的电压值， 可使场效应晶体管 T1的源极和漏极不导通和场效应晶体管 T5的源极和漏极不导通，进而不 输出栅极信号 G。 _UT (N)和 G。 _UT (N-1)。

第一移位缓存单元（shift register) 312a的输入信号波形时序如图 7所示，第一移位缓 存单元（shift register) 312a的输出信号波形如图 8所示。 由于信号输入的移位缓存单元数 目减半， 因此信号的延迟效应也会大大的降低， 提升了栅极驱动电路的信赖性和稳定性。

请参阅图 9， 其为本发明第二实施例的液晶显示面板 410的平面示意图。 第二实施例的 液晶显示面板 300' 大体上类似于第一实施例的液晶显示面板 310， 第二实施例的液晶显示 面板 300' 与第一实施例的液晶显示面板 310的差异为液晶显示面板 300' 采用双边驱动的 设计，分别为第一栅极驱动电路 312和第二栅极驱动电路 312'， 以提升第一及第二栅极驱动 电路 312、 312' 的充电和放电的速度。 在左侧的第二栅极驱动电路 312' 中可设计成与右侧 相同的第一栅极驱动电路 312， 即第二栅极驱动电路 312' 也包含 N/2+1个串接的第二移位 缓存单元， 且第二栅极驱动电路 312' 的第二移位缓存单元大体上类似于第一栅极驱 动电路 312的第一移位缓存单元 312a， 可输出 N个栅极信号至该 N条栅极线， 以提升栅极驱动电路 的驱动能力。

请参阅图 10， 其显示本发明的第三实施例的液晶显示面板 500。第三实施例的液晶显示 面板 500大体上类似于第二实施例的液晶显示面板 300'， 第三实施例的液晶显示面板 500 与第二实施例的液晶显示面板 300' 的差异在液晶显示面板 500左侧仅设计充电和放电的缓 冲（Buffer)电路 520， 即栅极驱动电路 512和缓冲电路 520分别位于液晶显示面板 500的右 侧和左侧， 以提升电路的驱动能力。

请参阅图 11， 其为本发明第三实施例的缓冲 (Buffer)电路 520的示意图。类似地， 要输 出 N条栅极信号 G _QUT (1) ~G _QUT (N)， 仅需要 N/2+1个串接的缓冲（Buffer)单元 520a即可实现输 出 N个栅极信号至该 N条栅极线。请参阅图 12，其为本发明第三实施例的缓冲 (Buffer)单元 520a的示意图。 第 N/2个缓冲（Buffer)单元 520a由外部输入频率信号 CKV2、 CKV3、 接地电 压 VGL信号与栅极信号 Gout (N+1)，通过上述缓冲（Buffer)单元 520a，输出栅极信号 Gout (N) 与栅极信号 Gout (N-l)。 通过场效应晶体管 T17、 T18及 Τ19， 以输出栅极信号 Gout (Ν)与栅 极信号 Gout (N-l)。 详细而言， 场效应晶体管 T17的栅极（gate electrode)与场效应晶体管 T18的漏极（drain electrode)相连接， 场效应晶体管 T17的源极（source electrode)与场效 应晶体管 T19的漏极相连接， 场效应晶体管 T18的源极与场效应晶体管 T19的源极相连接。

综上所述， 仅为本发明为解决问题所采用的技术手段的实 施方式或实施例而已， 并非用 来限定本发明专利实施的范围。 即凡是与本发明权利要求文义相符， 或依本发明专利范围所 做的均等变化与修饰， 均为本发明专利范围所涵盖。